Nothing Special   »   [go: up one dir, main page]

KR100566395B1 - 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법 - Google Patents

레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법 Download PDF

Info

Publication number
KR100566395B1
KR100566395B1 KR1020030092231A KR20030092231A KR100566395B1 KR 100566395 B1 KR100566395 B1 KR 100566395B1 KR 1020030092231 A KR1020030092231 A KR 1020030092231A KR 20030092231 A KR20030092231 A KR 20030092231A KR 100566395 B1 KR100566395 B1 KR 100566395B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
switching
mos transistor
node
Prior art date
Application number
KR1020030092231A
Other languages
English (en)
Other versions
KR20050060582A (ko
Inventor
서진호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030092231A priority Critical patent/KR100566395B1/ko
Priority to US10/859,952 priority patent/US7053656B2/en
Priority to NL1026588A priority patent/NL1026588C2/nl
Priority to CNB2004100698626A priority patent/CN100355208C/zh
Priority to TW093133588A priority patent/TWI304292B/zh
Publication of KR20050060582A publication Critical patent/KR20050060582A/ko
Application granted granted Critical
Publication of KR100566395B1 publication Critical patent/KR100566395B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H03K19/09482—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors using a combination of enhancement and depletion transistors
    • H03K19/09485—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors using a combination of enhancement and depletion transistors with active depletion transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

레벨을 쉬프팅하기 위해, 제 1 스위칭부는 제 1 스위칭 신호에 따라 스위칭한다. 제 2 스위칭부는 제 2 스위칭 신호에 따라 스위칭하여 출력 레벨 신호를 발생시킨다. 레벨 제어부는 제 1 스위칭부 및 제 2 스위칭부의 스위칭 동작에 따라 상기 제 1 노드의 전압을 제어한다. 제 3 스위칭부는 제 3 스위칭 신호에 따라 상기 제 1 스위칭부와 상기 레벨 제어부의 연결을 스위칭한다. 연결 제어부는 상기 제 1 전압 이하의 전압을 가지는 입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시킨다. 제 3 스위칭 신호에 의해 제 1 엔-모스 트랜지스터와 제 1 피-모스 트랜지스터의 연결이 제어되므로, 스태틱 전류가 차단된다.
레벨 쉬프터, 스위칭

Description

레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법{LEVEL SHIFTER AND METHOD OF SHIFTING A LEVEL USING THE SAME}
도 1은 종래의 레벨 쉬프터를 도시한 회로도이다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 레벨 쉬프터를 도시한 블록도이다.
도 3은 도 2에 도시된 상기 레벨 쉬프터의 상세 회로도이다.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 레벨 쉬프터를 도시한 블록도이다.
도 5a는 도 4에 도시된 레벨 쉬프터의 상세 회로도이다.
도 5b는 도 4의 회로에 따른 신호의 흐름을 도시한 타이밍 다이어그램이다.
도 6a는 본 발명의 바람직한 제 3 실시예에 따른 레벨 쉬프터의 상세 회로도이다.
도 6b는 도 6a의 회로에 따른 신호의 흐름을 도시한 타이밍 다이어그램이다.
도 7은 본 발명의 바람직한 제 4 실시예에 따른 레벨 쉬프터를 도시한 블록도이다.
도 8은 도 7에 따른 레벨 쉬프터의 상세 회로도이다.
도 9는 본 발명의 바람직한 제 1 실시예에 따른 레벨 쉬프팅 과정을 도시한 순서도이다.
도 10a는 본 발명의 바람직한 제 1 실시예에 따른 제 3 스위칭 신호의 발생 과정을 도시한 순서도이다.
도 10b는 본 발명의 바람직한 제 2 실시예에 따른 제 3 스위칭 신호의 발생 과정을 도시한 순서도이다.
도 11은 본 발명의 바람직한 제 2 실시예에 따른 레벨 쉬프팅 과정을 도시한 순서도이다.
도 12는 본 발명의 바람직한 일 실시예에 따른 풀업 과정을 도시한 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제 1 스위칭부 30 : 제 2 스위칭부
50 : 제 3 스위칭부 70 : 제 4 스위칭부
90 : 레벨 제어부 110 : 연결 제어부
130 : 제 1 인버터 150 : 제 2 인버터
170 : 제 3 인버터 190 : 풀업부
본 발명은 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법에 관한 것으로, 더욱 상세하게는 스태틱 전류를 차단할 수 있는 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법에 관한 것이다.
레벨 쉬프터는 제 1 레벨을 가지는 입력 신호를 이용하여 제 2 레벨을 가지는 출력신호를 발생시키는 장치를 의미한다.
도 1은 종래의 레벨 쉬프터를 도시한 회로도이다.
도 1을 참조하면, 제 1 엔-모스 트랜지스터(first N MOS transistor : MN11)와 제 2 엔-모스 트랜지스터(second N MOS transistor : MN12)는 높은 문턱 전압을 가지는 두꺼운 게이트 절연층을 가진다. 최근 반도체 공정에서, I/O 전압(
Figure 112003048091436-pat00001
)은 3.3V로 유지되고 있는 반면에 셀 전압(
Figure 112003048091436-pat00002
)은 1.2V 이하로 낮아지고 있다. 그러므로, 상기 셀 전압이 상기 문턱 전압들에 비슷한 수준으로 낮아질 수 있다. 그 결과, 하이 로직을 가지는 제 1 스위칭 신호(제 2 스위칭 신호)가 인가된 경우, 상기 제 1 엔-모스 트랜지스터(상기 제 2 엔-모스 트랜지스터)가 턴-온(turn-on)되지 않을 수도 있다. 그러므로, 셀 전압에 따라 낮아지는 문턱 전압을 가지는 얇은 게이트 절연층을 가지는 상기 제 1 엔-모스 트랜지스터(상기 제 2 엔-모스 트랜지스터)의 사용이 요구된다.
그러나, 상기 레벨 쉬프터는 얇은 게이트 절연층을 가지는 엔-모스 트랜지스터를 사용할 수 없다. 왜냐하면, 얇은 게이트 절연층을 가지는 상기 엔-모스 트랜 지스터를 사용하기 위해서는 상기 엔-모스 트랜지스터의 각 단들의 전압차가 소정의 범위(대략적으로 셀 전압 이하의 전압)에 있어야 함에도 불구하고, 상기 레벨 쉬프터의 상기 제 1 엔-모스 트랜지스터(상기 제 2 엔-모스 트랜지스터)의 소스단과 드레인단 사이의 전압차가 상기 셀 전압을 초과하는 I/O 전압을 가지기 때문이다.
상기 제 1 스위칭 신호의 로직이 로우에서 하이로 변하는 경우, 상기 제 1 엔-모스 트랜지스터는 턴-온(turn-on)된다. 그 결과, 제 1 피-모스 트랜지스터(first P MOS transistor : MP11) 및 2 피-모스 트랜지스터(second P MOS transistor : MP12)가 턴-온(turn-on)된다. 그러므로, 제 1 노드의 신호의 로직이 로우에서 하이로 반전된다.
상기 제 1 노드의 신호의 로직 반전 후에도, 상기 제 1 피-모스 트랜지스터와 상기 제 1 엔-모스 트랜지스터는 계속하여 온(on)되어 있다. 그러므로, 상기 제 1 피-모스 트랜지스터와 상기 제 1 엔-모스 트랜지스터를 통하여 전류가 흐른다. 이하, 이 전류를 스태틱 전류(static current)라 하겠다. 상기 스태틱 전류로 인해 상기 반도체 칩의 소모 전류가 증가된다. 그러므로, 상기 스태틱 전류는 차단되어야 한다.
요컨대, 얇은 게이트 절연층을 가지는 엔-모스 트랜지스터를 사용할 수 있고, 상기 스태틱 전류를 차단할 수 있는 레벨 쉬프터가 요구된다.
본 발명의 제 1 목적은 스태틱 전류를 차단할 수 있는 레벨 쉬프팅 방법을 제공하는 것이다.
본 발명의 제 2 목적은 상기 레벨 쉬프팅 방법을 수행하는데 특히 적합한 레벨 쉬프터를 제공하는 것이다.
본 발명의 제 3 목적은 플로팅 상태에 따른 신호의 로직의 반전을 방지하는 레벨 쉬프팅 방법을 제공하는 것이다.
본 발명의 제 4 목적은 상기 레벨 쉬프팅 방법을 수행하는데 특히 적합한 레벨 쉬프터를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 레벨 쉬프터는 제 1 스위칭부, 제 2 스위칭부, 레벨 제어부, 제 3 스위칭부 및 연결 제어부를 포함한다. 상기 제 1 스위칭부는 접지 전압과 제 1 전압 사이에서 스윙하는 제 1 스위칭 신호에 따라 스위칭한다. 상기 제 2 스위칭부는 제 2 스위칭 신호에 따라 스위칭하여 상기 접지 전압과 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 발생시킨다. 상기 레벨 제어부는 제 1 스위칭부 및 제 2 스위칭부의 스위칭 동작에 따라 상기 제 1 노드의 전압을 제어한다. 상기 제 3 스위칭부는 제 3 스위칭 신호에 따라 상기 제 1 스위칭부와 상기 레벨 제어부의 연결을 스위칭한다. 상기 연결 제어부는 상기 제 1 전압 이하의 전압을 가지는 입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시킨다.
본 발명의 바람직한 일 실시예에 따른 레벨 쉬프터는 트랜지스터 쌍, 전류 미러 및 트랜지스터를 포함한다. 상기 트랜지스터 쌍은 접지 전압에 소스가 공통으로 연결되고, 제 1 전원 전압과 접지 사이의 제 1 전압 스윙폭을 가진 입력 신호와 상기 입력 신호와 위상이 반전된 반전 신호를 입력하여 제 1 노드와 제 2 노드를 서로 상보적으로 구동시킨다. 상기 전류 미러는 상기 제 1 전원 전압과 다른 레벨을 가진 제 2 전원 전압에 소스가 공통으로 연결되고 제 2 노드에 제공되는 전류 신호를 미러한 미러 전류를 상기 제 1 노드에 제공한다. 상기 트랜지스터는 상기 제 3 노드와 상기 제 2 노드 사이에 연결되고, 상기 입력 신호의 상태 천이 시 턴-온(turn-on)되어 상기 전류 미러를 통하여 상기 제 1 노드와 상기 제 2 노드를 소정 레벨로 활성화시킨 다음에 턴-오프(turn-off)되며 제로에 가까운 문턱 전압을 가진다.
본 발명의 바람직한 일 실시예에따른 레벨 쉬프터는 제 1 피-모스 트랜지스터, 제 2 피-모스 트랜지스터, 제 1 노드, 스위칭부, 제 3 엔-모스 트랜지스터 및 연결 제어부를 포함한다(도 3참조). 상기 제 1 피-모스 트랜지스터는 게이트단이 드레인단에 연결되어 있다. 상기 제 2 피-모스 트랜지스터의 게이트는 상기 제 1 피-모스 트랜지스터의 게이트단에 연결되어 있다. 상기 제 1 노드는 상기 제 2 피-모스 트랜지스터의 드레인단에 결합되어 있다. 상기 스위칭부는 접지 전압과 제 1 전압 사이에서 스윙하는 제 1 스위칭 신호를 이용하여 상기 제 1 피-모스 트랜지스터 및 상기 제 2 피-모스 트랜지스터를 스위칭시켜 상기 접지 전압과 제 2 전압 사이에서 스윙하는 제 1 노드의 신호를 발생시킨다. 상기 제 3 엔-모스 트랜지스터는 제 3 스위칭 신호에 따라 스위칭하며, 상기 제 1 피-모스 트랜지스터와 상기 스위칭부 사이에 결합된다. 상기 연결 제어부는 상기 제 1 전압 이하의 전압을 가지는 입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시킨다.
본 발명의 일 실시예에 따른 레벨 쉬프터는 제 1 인버터, 제 1 스위칭부, 제 2 인버터, 레벨 제어부, 제 2 스위칭부, 제 3 스위칭부, 연결 제어부 및 제 3 인버터를 포함한다. 상기 제 1 인버터는 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 인버팅시켜 제 1 스위칭 신호를 발생시킨다. 상기 제 1 스위칭부는 상기 제 1 스위칭 신호에 따라 스위칭한다. 상기 제 2 인버터는 상기 제 1 스위칭 신호를 인버팅시켜 제 2 스위칭 신호를 발생시킨다. 상기 레벨 제어부는 제 1 피-모스 트랜지스터 및 상기 제 1 피-모스 트랜지스터의 게이트가 결합된 제 2 피-모스 트랜지스터를 포함한다. 상기 제 2 스위칭부는 상기 제 2 스위칭 신호에 따라 스위칭하여 상기 제 1 노드의 전압을 변화시킨다. 상기 제 1 스위칭부 및 제 2 스위칭부의 동작에 따라 상기 제 2 피-모스 트랜지스터의 드레인단에 결합된 제 1 노드의 전압을 제어한다. 상기 제 3 스위칭부는 제 3 스위칭 신호에 따라 상기 제 1 스위칭부와 상기 제 1 피-모스 트랜지스터 사이의 연결을 스위칭한다. 상기 연결 제어부는 제 1 전압 이하의 전압을 가지는 상기 입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시킨다. 상기 제 3 인버터는 상기 제 1 노드의 전압에 따라 상기 접지 전압과 제 2 전압 사이에서 스윙하는 제 2 전압을 가지는 출력 레벨 신호를 발생시킨다.
본 발명의 바람직한 일 실시예에 따른 레벨 쉬프터는 입력 단자, 출력 단자, 입력부, 트랜지스터 쌍, 전류 미러, 트랜지스터 및 출력부를 포함한다. 상기 입력 단자는 제 1 전원 전압과 접지 전압 사이에서 제 1 전압 스윙 폭을 가지는 입력 신호를 수신한다. 상기 출력 단자는 상기 제 1 전원 전압과 다른 레벨을 가지는 제 2 전원 전압과 상기 접지 전압 사이에서 제 2 전압 스윙폭을 가지는 출력 신호를 발생시킨다. 상기 입력부는 상기 입력 단자와 연결되고, 상기 제 1 전원 전압을 이용하여 상기 입력 신호와 위상이 반대인 반전 신호와 위상이 동상인 비반전 신호를 각각 출력하고, 상기 입력 신호의 상태 천이를 검출하는 검출 신호를 발생시킨다. 상기 트랜지스터 쌍은 상기 접지 전압에 소스가 공통으로 연결되고 상기 반전 신호와 비반전 신호를 입력하여 제 1 노드와 제 2 노드를 서로 상보적으로 구동시킨다. 상기 전류 미러는 상기 제 2 전원 전압에 소스가 공통으로 연결되고 제 2 노드에 제공되는 전류 신호를 미러한 미러 전류를 상기 제 1 노드에 제공한다. 상기 트랜지스터는 상기 제 3 노드와 상기 제 2 노드 사이에 연결되고, 상기 상태 천이 검출 신호에 응답하여 동작하며 제로 문턱 전압을 가진다. 상기 출력부는 상기 제 2 전원 전압을 이용하여 상기 제 1 노드의 전압 신호를 위상 반전시켜 상기 출력 단자에 제공한다.
본 발명의 일 실시예에 따른 레벨 쉬프터는 제 1 인버터, 제 1 엔-모스 트랜지스터, 제 2 인버터, 제 1 피-모스 트랜지스터, 제 2 피-모스 트랜지스터, 제 2 엔-모스 트랜지스터, 연결 제어부, 제 3 엔-모스 트랜지스터, 제 4 엔-모스 트랜지스터, 제 3 인버터 및 제 3 피-모스 트랜지스터를 포함한다. 상기 제 1 인버터는 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 반전시켜 제 1 스위칭 신호를 발생시킨다. 상기 제 1 엔-모스 트랜지스터는 상기 제 1 스위칭 신호에 따라 스위칭한다. 상기 제 2 인버터는 상기 제 1 스위칭 신호를 반전시켜 제 2 스위칭 신호를 발생시킨다. 상기 제 1 피-모스 트랜지스터는 상기 제 1 엔-모스 트랜지스터의 스위칭 동작에 따라 스위칭하며, 게이트단이 드레인단에 결합되어 있다. 상기 제 2 피-모스 트랜지스터는 상기 제 1 엔-모스 트랜지스터의 스위칭 동작에 따라 스위칭하여 제 1 노드의 전압을 변화시키고, 상기 제 1 피-모스 트랜지스터의 게이트 단에 게이트가 결합되어 있다. 상기 제 2 엔-모스 트랜지스터는 상기 제 2 스위칭 신호에 따라 스위칭하여 상기 제 1 노드의 전압을 변화시킨다. 상기 연결 제어부는 상기 입력 레벨 신호를 이용하여 제 3 스위칭 신호를 발생시킨다. 상기 제 3 엔-모스 트랜지스터는 상기 제 3 스위칭 신호에 따라 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터 사이의 연결을 스위칭한다. 상기 제 4 엔-모스 트랜지스터는 제 4 스위칭 신호에 따라 스위칭하며, 상기 제 2 엔-모스 트랜지스터와 상기 제 1 노드 사이에 결합되어 있다. 상기 제 3 인버터는 상기 제 1 노드의 전압에 따라 상기 접지 전압과 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 발생시킨다. 상기 제 3 피-모스 트랜지스터는 상기 출력 레벨 신호를 이용하여 상기 제 1 노드를 풀업시킨다.
본 발명의 일 실시예에 따른 레벨 쉬프팅 방법은 제 1 전압 이하의 전압을 가지는 입력 레벨 신호를 이용하여 제 3 스위칭 신호를 발생시킨다. 상기 제 3 스위칭 신호를 이용하여 제 2 노드와 제 3 노드의 연결을 턴-온(turn-on)시킨다. 상기 제 2 노드가 상기 제 3 노드에 연결된 경우, 접지 전압과 상기 제 1 전압 사이 에서 스윙하는 제 1 스위칭 신호 및 제 2 스위칭 신호를 이용하여 상기 접지 전압과 제 2 전압 사이에서 스윙하는 제 2 전압을 가지는 출력 레벨 신호를 발생킨다.
본 발명의 일 실시예에 따른 레벨 쉬프팅 방법은 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 인버팅시켜 제 1 스위칭 신호를 발생시킨다. 상기 제 1 스위칭 신호를 인버팅시켜 제 2 스위칭 신호를 발생시킨다. 상기 입력 레벨 신호를 이용하여 제 3 스위칭 신호를 발생시킨다. 상기 제 3 스위칭 신호를 이용하여 제 2 노드와 제 3 노드의 연결을 턴-온(turn-on)시킨다. 상기 제 2 노드가 상기 제 3 노드에 연결된 경우, 상기 제 1 스위칭 신호 및 상기 제 2 스위칭 신호를 이용하여 상기 접지 전압과 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 발생시킨다.
본 발명의 일 실시예에 따른 레벨 쉬프팅 방법은 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 반전시켜 제 1 스위칭 신호를 발생시킨다. 상기 제 1 스위칭 신호를 반전시켜 제 2 스위칭 신호를 발생시키며, 상기 입력 레벨 신호를 이용하여 제 3 스위칭 신호를 발생시킨다. 상기 제 3 스위칭 신호를 이용하여 제 2 노드와 제 3 노드의 연결을 턴-온(turn-on)시킨다. 상기 제 2 노드가 상기 제 3 노드에 연결된 경우, 상기 제 1 스위칭 신호 및 상기 제 2 스위칭 신호를 이용하여 제 1 노드의 전압을 변화시킨다. 상기 변화된 제 1 노드의 전압에 따라 상기 접지 전압과 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 제 3 노드에 발생시키며, 상기 출력 레벨 신호를 풀업시켜 상기 제 1 노드의 전압을 상기 변화된 상태로 유지시킨다.
본 발명에 따른 레벨 쉬프터는 제 3 스위칭 신호를 이용하여 제 1 엔-모스 트랜지스터와 제 1 피-모스 트랜지스터의 연결을 제어하므로, 스태틱 전류를 차단할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명에 따른 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법의 바람직한 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 바람직한 제 1 실시예에 따른 레벨 쉬프터를 도시한 블록도이다.
도 2를 참조하면, 본 발명의 레벨 쉬프터는 제 1 스위칭부(10), 제 2 스위칭부(30), 제 3 스위칭부(50), 제 4 스위칭부(70), 레벨 제어부(90) 및 연결 제어부(110)를 포함한다.
제 1 스위칭부(10)는 제 1 스위칭 신호에 따라 스위칭한다. 상기 제 1 스위칭 신호는 접지 전압과 셀 전압(
Figure 112003048091436-pat00003
) 사이에서 스윙하는 전압이다.
제 2 스위칭부(30)는 제 2 스위칭 신호에 따라 스위칭한다. 본 발명의 일 실시예에 따른 상기 제 2 스위칭 신호는 상기 제 1 스위칭 신호의 로직과 반대의 로직을 가진다.
레벨 제어부(90)는 제 1 스위칭부(10)와 제 2 스위칭부(30)의 스위칭 동작에 따라 제 1 노드의 전압을 제어하여 상기 접지 전압과 I/O 전압(
Figure 112003048091436-pat00004
) 사이에서 스윙하는 신호를 상기 제 1 노드에 발생시킨다.
제 3 스위칭부(50)는 제 3 스위칭 신호에 따라 제 1 스위칭부(10)와 레벨 제어부(90)의 연결을 스위칭한다. 상기 제 1 노드의 신호를 발생시키기 위해, 제 3 스위칭부(50)는 제 1 스위칭부(10)에 의해 제 3 노드가 로우 로직일 때, 제 1 스위칭부(10)와 레벨 제어부(90)의 연결을 턴-온(turn-on)시킨다. 이어서, 소정의 시간 후, 제 3 스위칭부(50)는 제 1 스위칭부(10)와 레벨 제어부(90)의 연결을 턴-오프(turn-off)시킨다.
제 4 스위칭부(70)는 제 4 스위칭 신호에 따라 제 2 스위칭부(30)와 레벨 제어부(90)의 연결을 스위칭한다.
연결 제어부(110)는 입력 레벨 신호를 이용하여 이하의 스태틱 전류(static current)를 차단하는 상기 제 3 스위칭 신호를 발생시킨다. 본 발명의 일 실시예에 따른 상기 입력 레벨 신호는 상기 접지 전압과 상기 셀 전압(
Figure 112003048091436-pat00005
) 사이에서 스윙한다. 또한, 상기 입력 레벨 신호는 상기 제 1 스위칭 신호의 로직과 반대의 로직을 가진다.
상기 제 1 노드의 신호는 상기 접지 전압과 상기 I/O 전압(
Figure 112003048091436-pat00006
) 사이에서 스윙한다. 상기 제 1 노드의 신호는 상기 제 1 스위칭 신호와 동일한 로직을 가진다.
이상에서 살펴본 바와 같이, 상기 제 1 스위칭 신호가 하이 로직일 때, 본 발명의 상기 레벨 쉬프터는 레벨 제어부(90)와 제 1 스위칭부(10) 사이에 발생하는 상기 스태틱 전류를 차단하도록 상기 입력 레벨 신호를 이용하여 제 3 스위칭부(50)의 스위칭 동작을 제어한다.
도 3은 도 2에 도시된 상기 레벨 쉬프터의 상세 회로도이다.
도 3에 도시된 바와 같이, 제 1 스위칭부(10)는 제 1 엔-모스 트랜지스터(first N MOS transistor : MN11)를 포함한다.
제 2 스위칭부(30)는 제 2 엔-모스 트랜지스터(second N MOS transistor : MN12)를 포함한다.
레벨 제어부(90)는 제 1 피-모스 트랜지스터(first P MOS transistor : MP11)와 제 2 피-모스 트랜지스터(second P MOS transistor : MP12)를 포함한다. 상기 제 1 피-모스 트랜지스터는 동일한 전압을 가지는 드레인단과 게이트단을 포함한다. 즉, 레벨 제어부(90)는 미러 구조를 가진다.
제 3 스위칭부(50)는 제 3 엔-모스 트랜지스터(third N MOS transistor : MN31)를 포함한다. 상기 제 3 엔-모스 트랜지스터는 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터 사이에 배치된다. 본 발명의 일 실시예에 따른 상기 제 3 엔-모스 트랜지스터는 두꺼운 게이트 절연층을 가지면서 "0"에 가까운 문턱 전압을 가진다. 본 발명의 일 실시예에 따른 상기 제 3 엔-모스 트랜지스터의 문턱전압은 0이다.
제 4 스위칭부(70)는 제 4 엔-모스 트랜지스터(fourth N MOS transistor : MN32)를 포함한다. 상기 제 4 엔-모스 트랜지스터는 상기 제 2 엔-모스 트랜지스터와 상기 제 2 피-모스 트랜지스터 사이에 배치된다. 본 발명의 일 실시예에 따른 상기 제 4 엔-모스 트랜지스터는 두꺼운 게이트 절연층을 가지면서 "0"에 가까운 문턱 전압을 가진다. 본 발명의 일 실시예에 따른 상기 제 3 엔-모스 트랜지스터의 문턱전압은 0이다.
이하에서는, 상기 제 1 내지 제 4 엔-모스 트랜지스터들과 상기 제 1 내지 2 피-모스 트랜지스터들의 문턱전압들을 각기 제 1 내지 제 6 문턱전압이라 하겠다.
상기 레벨 쉬프터의 동작을 설명하기 위해, 상기 입력 레벨 신호의 로직이 하이에서 로우로 변하는 경우를 예로 하겠다.
상기 입력 레벨 신호의 로직이 하이인 경우, 상기 제 1 스위칭 신호의 로직은 상기 입력 레벨 신호의 반전 신호이므로 로우이다. 또한, 상기 제 2 스위칭 신호의 로직은 하이이다. 그러므로, 상기 제 1 엔-모스 트랜지스터는 턴-오프(turn-off)되고, 상기 제 2 엔-모스 트랜지스터는 턴-온(turn-on)된다. 이 때, 상기 제 4 문턱전압이 0에 가까운 값이므로, 상기 제 4 엔-모스 트랜지스터는 턴-온(turn-on)된다. 그 결과, 상기 제 1 노드의 신호의 로직이 로우가 된다.
상기 입력 레벨 신호의 로직이 하이에서 로우로 변화된 경우, 상기 제 1 스위칭 신호의 로직은 하이이고, 상기 제 3 스위칭 신호는 연결 제어부(110)에 의해 제어되는 일정 시간 동안만 하이를 유지한다. 또한, 상기 제 2 스위칭 신호의 로직은 로우이다. 그러므로, 상기 제 1 엔-모스 트랜지스터 및 상기 제 3 엔-모스 트랜지스터는 턴-온(turn-on)된다. 반면에, 상기 제 2 엔-모스 트랜지스터는 턴-오프(turn-off)된다. 그 결과, 제 2 노드의 전압이 강하하여 상기 제 1 피-모스 트랜지스터 및 상기 제 2 피-모스 트랜지스터가 턴-온(turn-on)된다. 이 때, 상기 제 1 피-모스 트랜지스터의 게이트와 드레인의 전압이 동일하므로, 상기 제 1 피- 모스 트랜지스터는 포화상태(saturation) 영역에서 동작한다. 상기 제 2 노드의 전압은 제 1 엔-모스 트랜지스터와 제 1 피-모스 트랜지스터의 전류 구동 능력의 비율에 따라 결정되고, I/O 전압(
Figure 112003048091436-pat00007
)으로부터 상기 제 5 문턱 전압을 뺀 값 보다 낮은 전압을 가지게 된다. 반면에, 상기 제 2 엔-모스 트랜지스터는 턴-오프(turn-off)되고 상기 제 2 피-모스 트랜지스터는 턴-온(turn-on)되므로, 상기 제 1 노드의 신호의 전압은 상기 I/O 전압(
Figure 112003048091436-pat00008
)까지 승압된다. 즉, 본 발명의 레벨 쉬프터는 상기 접지 전압과 상기 셀 전압 사이에서 스윙하는 상기 제 1 스위칭 신호를 레벨 쉬프팅시켜 상기 접지 전압과 상기 I/O 전압 사이에서 스윙하는 상기 제 1 노드의 신호를 발생시킨다.
이상에서 살펴본 바와 같이, 상기 입력 레벨 신호의 로직이 하이에서 로우로 변하는 경우, 상기 제 1 노드의 신호의 로직은 로우에서 하이로 변한다. 이 때, 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터가 상기 제 1 노드의 신호의 로직이 로우에서 하이로 변한 후에도 계속 온(on)되어 있으면 전류가 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터를 통하여 흐른다. 이 전류가 상기 스태틱 전류(static current)이다. 상기 스태틱 전류로 인해 상기 반도체 칩의 소모 전류가 증가된다. 그러므로, 상기 스태틱 전류는 차단되어야 한다.
상기 스태틱 전류를 차단하기 위해, 본 발명의 레벨 쉬프터는 상기 제 1 노드의 신호의 로직 반전 후 상기 제 3 스위칭 신호를 이용하여 상기 제 3 엔-모스 트랜지스터를 턴-오프(turn-off)시킨다. 그러므로, 연결 제어부(110)는 상기 제 1 노드의 신호의 로직이 반전되기 전까지는 상기 제 3 엔-모스 트랜지스터를 온(on)시키는 상기 제 3 스위칭 신호를 발생시킨다. 반면에, 연결 제어부(110)는 상기 제 1 노드의 신호의 로직 반전 후 상기 제 3 엔-모스 트랜지스터를 오프(off)시키는 상기 제 3 스위칭 신호를 발생시킨다. 그 결과, 상기 스태틱 전류가 차단된다.
최근 반도체 공정은 약 1.0~1.8V인 상기 셀 전압(
Figure 112003048091436-pat00009
)과 약 2.5~3.3V인 상기 I/O 전압(
Figure 112003048091436-pat00010
)을 사용한다. 얇은 게이트 절연층을 가지는 엔-모스 트랜지스터를 사용하기 위해서는 상기 엔-모스 트랜지스터의 각 단들의 전압차가 상기 셀 전압(
Figure 112003048091436-pat00011
) 이내에 있어야 한다.
종래의 레벨 쉬프터는 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터를 연결하는 상기 제 3 엔-모스 트랜지스터를 포함하고 있지 않다. 그 러므로, 상기 제 1 엔-모스 트랜지스터의 소스와 드레인 사이의 전압차(
Figure 112003048091436-pat00012
)가 상기 셀 전압(
Figure 112003048091436-pat00013
)을 초과한다. 그 결과, 종래의 레벨 쉬프터는 얇은 게이트 절연층을 가지는 상기 제 1 엔-모스 트랜지스터와 상기 제 2 엔-모스 트랜지스터를 사용하지 못한다.
그러나, 본 발명의 레벨 쉬프터는 상기 제 3 엔-모스 트랜지스터로 인해 상기 제 1 엔-모스 트랜지스터의 소스와 드레인 사이의 전압차가 상기 제 3 스위칭 신호의 하이 로직 값보다 제 3 문턱 전압 보다 작은 값을 가지게 된다. 그 결과, 본 발명의 레벨 쉬프터는 얇은 게이트 절연층을 가지는 상기 제 1 엔-모스 트랜지스터를 사용할 수 있다.
또한, 본 발명의 레벨 쉬프터는 상기 셀 전압이 인가되는 상기 제 4 엔-모스 트랜지스터로 인해 얇은 게이트 절연층을 가지는 상기 제 2 엔-모스 트랜지스터를 사용할 수 있다.
이상에서 살펴본 바와 같이, 본 발명의 레벨 쉬프터는 종래의 레벨 쉬프터에 비하여 상기 스태틱 전류를 차단할 수 있고, 얇은 게이트 절연층을 가지는 엔-모스 트랜지스터를 제 1 스위칭부(10)의 스위칭 소자로서 사용할 수 있다.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 레벨 쉬프터를 도시한 블록도이다.
도 4를 참조하면, 상기 레벨 쉬프터는 제 1 스위칭부(10), 제 2 스위칭부(30), 제 3 스위칭부(50), 제 4 스위칭부(70), 레벨 제어부(90), 연결 제어부(110), 제 1 인버터(130), 제 2 인버터(150) 및 제 3 인버터(170)를 포함한다.
제 1 인버터(130), 제 2 인버터(150) 및 제 3 인버터(170)이외의 구성요소는 도 2에 도시된 구성요소와 동일하고 동일한 기능을 수행하므로, 이하 설명을 생략한다. 동일한 구성요소에 대하여 동일한 참조부호를 사용한다.
제 1 인버터(130)는 상기 접지 전압과 상기 셀 전압 사이에서 스윙하는 입력 레벨 신호를 이용하여 제 1 스위칭부(10)를 스위칭하는 제 1 스위칭 신호를 발생시킨다.
제 2 인버터(150)는 상기 제 1 스위칭 신호를 인버팅시켜 제 2 스위칭부(30)를 스위칭시키며 상기 접지 전압과 상기 셀 전압 사이에서 스윙하는 제 2 스위칭 신호를 발생시킨다.
제 3 인버터(170)는 제 1 노드의 신호를 인버팅시켜 상기 접지 전압과 상기 I/O 전압 사이에서 스윙하는 출력 레벨 신호를 발생시킨다.
본 발명의 레벨 쉬프터는 상기 접지 전압과 상기 셀 전압 사이에서 스윙하는 상기 입력 레벨 신호를 레벨 쉬프팅시켜 상기 접지 전압과 상기 I/O 전압 사이에서 스윙하는 상기 출력 레벨 신호를 발생시킨다.
도 5a는 도 4에 도시된 레벨 쉬프터의 상세 회로도이다.
연결 제어부(110) 이외의 구성요소는 도 3에 도시된 회로와 동일하고 동일한 기능을 수행하므로, 이하 설명을 생략한다. 동일한 구성요소에 대하여 동일한 참조부호를 사용한다.
도 5a를 참조하면, 연결 제어부(110)는 1개의 인버터와 1개의 노워 게이트(NOR gate)를 포함한다.
상기 인버터는 상기 입력 레벨 신호를 수신한다.
상기 노워 게이트는 상기 인버터 및 상기 제 3 엔-모스 트랜지스터에 결합되어 있다. 상기 노워 게이트는 상기 입력 레벨 신호와 상기 인버팅된 입력 레벨 신호를 부논리합시켜 상기 제 3 스위칭 신호를 발생시킨다.
도 5b는 도 5a의 회로에 따른 신호의 흐름을 도시한 타이밍 다이어그램이다.
도 5b를 참조하면, 상기 입력 레벨 신호의 로직은 하이 로직에서 로우 로직으로 T1에서 변한다. 그 결과, 상기 제 1 스위칭 신호는 로우 로직에서 하이 로직으로 T2에서 변한다. 또한, 제 2 스위칭 신호는 하이 로직에서 로우 로직으로 변한다.
상기 입력 레벨 신호의 로직이 하이에서 로우로 반전되는 경우, 상기 인버팅된 입력 레벨 신호는 딜레이(delay)로 인해 T3에서 로우에서 하이로 반전된다. 그 결과, 상기 제 3 스위칭 신호는 딜레이(delay)로 인해 T2와 T5 사이의 구간에서 하이 로직을 가진다. 그러므로, 상기 제 3 엔-모스 트랜지스터는 T2와 T5사이에서 온(on)되고, T5 후 턴-오프(turn-off)된다. 그 결과, 본 발명의 레벨 쉬프터는 상기 제 1 노드의 신호의 로직 반전 후 발생되는 상기 스태틱 전류를 차단한다.
상기 제 3 스위칭 신호의 로직이 로우인 경우(T2 이전 경우), 제 2 노드의 신호는 이전의 상태를 유지한다. 이어서, 상기 제 3 스위칭 신호의 로직이 로우에서 하이로 반전되는 경우, 상기 제 1 엔-모스 트랜지스터와 상기 제 3 엔-모스 트랜지스터가 턴-온(turn-on)되므로, 상기 제 2 노드의 신호의 전하가 그라운드(ground)로 방전된다. 다만, 상기 제 2 피-모스 트랜지스터의 게이트가 드레인에 연결되어 있으므로, 상기 제 2 노드의 신호의 전압이 상기 I/O 전압으로부터 상기 제 5 문턱 전압을 뺀 값보다 조금 낮게까지 하강한다. 또한, 상기 제 3 노드의 경우 제 3 엔-모스 트랜지스터가 온(on)되어 있고, 상기 제 3 엔-모스 트랜지스터의 게이트에 인가되는 전압이 상기 셀 전압이므로, 상기 제 3노드의 신호의 전압은 상기 셀 전압으로부터 상기 제 3 문턱 전압을 뺀 값까지 승압한다. 계속하여, T4 시점에서 상기 제 3 스위칭 신호의 로직이 하이에서 로우로 반전되는 경우, 상기 제 3 엔-모스 트랜지스터가 턴-오프(turn-off)된다. 그 결과, 상기 제 1 피-모스 트랜지스터에 의해 상기 제 2 노드의 신호는 승압되어 최종적으로 상기 I/O 전압을 가진다. 또한, 상기 제 3 노드는 상기 제 1 엔-모스 트랜지스터에 의해 그라 운드(ground)로 방전된다.
상기 입력 레벨 신호의 로직이 하이에서 로우로 반전되는 경우, T2에서 T4 시간동안 온(on) 상태로 되는 상기 제 2 피-모스 트랜지스터에 의해 상기 제 1 노드가 로직 로우에서 로직 하이로 반전된다. 그 결과, 최종 출력(Y)은 로직 하이에서 로직 로우로 반전된다.
상기 입력 레벨 신호의 로직이 로우에서 하이로 반전되는 경우, 상기 제 3 엔-모스 트랜지스터는 계속 오프(off)된 상태를 유지하고, 상기 제 2 스위칭 신호가 로직 로우에서 하이로 변함에 따라 상기 제 2 엔-모스 트랜지스터가 온(on)되어 상기 제 1 노드를 그라운드(ground)로 방전하게 된다. 그 결과, 최종 출력(Y)은 로직 로우에서 하이로 반전된다.
도 6a는 본 발명의 바람직한 제 3 실시예에 따른 레벨 쉬프터의 상세 회로도이다.
연결 제어부(110) 이외의 구성요소는 도 5a에 도시된 회로와 동일하고 동일한 기능을 수행하므로, 이하 설명을 생략한다. 동일한 구성요소에 대하여 동일한 참조부호를 사용한다.
도 6a를 참조하면, 연결 제어부(110)는 제 1 인버터와 제 2 인버터를 포함한다. 상기 제 1 인버터는 입력 레벨 신호를 인버팅시킨다.
상기 제 2 인버터는 상기 인버팅된 입력 레벨 신호를 다시 인버팅시킨다. 그 결과, 제 3 스위칭 신호는 상기 입력 레벨 신호와 동일한 로직을 가진다.
즉, 본 발명의 연결 제어부(110)는 상기 인버터들을 이용하여 상기 입력 레 벨 신호를 딜레이(delay)시킨다.
도 6b는 도 6a의 회로에 따른 신호의 흐름을 도시한 타이밍 다이어그램이다.
도 6b를 참조하면, 상기 입력 레벨 신호의 로직이 하이 로직에서 로우 로직으로 T1에서 변한다.
상기 제 3 스위칭 신호는 딜레이된 상기 입력 레벨 신호이다. 상기 입력 레벨 신호의 하강 에지(falling edge) 부분이 T5까지 딜레이된다. 그 결과, 상기 제 3 스위칭 신호는 T5까지 하이 로직을 가진다. 그러므로, 상기 제 3 엔-모스 트랜지스터는 T5까지 온(on)되고, T5 후 턴-오프(turn-off)된다. 그 결과, 본 발명이 레벨 쉬프터는 상기 스태틱 전류를 차단한다.
도 6a와 다른 점은 상기 입력 레벨 신호가 로직 하이인 구간 동안 제 3 스위칭 신호가 로직 하이를 유지하는 점인데, 상기 입력 레벨 신호가 로직 하이인 경우 상기 제 1 스위칭 신호는 로직 로우를 유지하고, 상기 제 1 엔-모스 트랜지스터는 그 구간 동안 오프(off)되어 있다. 따라서, 상기 제 3 스위칭 신호가 로직 하이를 가지더라도 로직 반전에는 전혀 영향을 미치지 못한다. 또한, 이후에 상기 입력 레벨 신호가 로직 하이에서 로직 로우로 반전하는 경우 T5 시간까지 상기 제 3 스위칭 신호는 로직 하이를 유지하는데, 그 동안 상기 제 1 엔-모스 트랜지스터의 동작에 의해 로직 반전이 일어나게 된다.
그 이외의 신호들은 도 5b에 도시된 신호의 흐름과 동일하므로 이하 생략하겠다.
도 7은 본 발명의 바람직한 제 4 실시예에 따른 레벨 쉬프터를 도시한 블록 도이다.
도 7을 참조하면, 상기 레벨 쉬프터는 제 1 스위칭부(10), 제 2 스위칭부(30), 제 3 스위칭부(50), 제 4 스위칭부(70), 레벨 제어부(90), 연결 제어부(110), 제 1 인버터(130), 제 2 인버터(150), 제 3 인버터(170) 및 풀업부(190)를 포함한다.
풀업부(190) 이외의 다른 구성요소는 도 4의 구성요소와 동일하고 동일한 기능을 수행하므로, 이하에서는 설명을 생략하겠다.
풀업부(190)는 출력 레벨 신호를 이용하여 제 1 노드를 풀업시킨다. 도 5a와 도 6a에서 상기 입력 레벨 신호가 로직 하이에서 로직 로우로 반전된 경우, 일정 시간 동안에만 레벨 제어부가 동작을 하여 상기 제 1 노드의 전압을 로직 하이로 로직 반전을 일어나도록 한다. 그 이후에는 상기 제 2 피-모스 트랜지스터와 상기 제 2 엔-모스 트랜지스터가 동시에 오프(off)된 상태를 유지한다. 그러므로, 상기 제 1 노드는 플로우팅(floating) 상태가 된다. 상기 제 2 엔-모스 트랜지스터를 통한 누설 전류(leakage current)가 상기 제 2 피-모스 트랜지스터를 통한 누설 전류보다 큰 경우, 오랜 시간이 경과하면 그라운드(ground)로 방전될 수 있다. 이를 방지하기 위해, 상기 출력 레벨 신호의 로직이 로우일 때 풀업부(190)를 동작시켜 상기 제 1 노드의 전압을 로직 하이로 유지할 수 있도록 한다.
도 8은 도 7에 따른 레벨 쉬프터의 상세 회로도이다.
도 8을 참조하면, 풀업부(190)는 제 3 피-모스 트랜지스터를 포함한다. 상기 제 3 피-모스 트랜지스터의 소스단에는 상기 I/O 전압이 인가된다.
상기에서 설명한 바와 같이, 상기 출력 레벨 신호가 로직 로우를 출력하는 경우, 풀업부(190)는 상기 제 3 피-모스 트랜지스터가 온(on)되어 상기 제 1 노드의 전압을 로직 하이로 유지하는 역할을 한다.
도 9는 본 발명의 바람직한 제 1 실시예에 따른 레벨 쉬프팅 과정을 도시한 순서도이다.
도 9를 참조하면, 연결 제어부(110)는 상기 입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시킨다(S100).
상기 제 3 스위칭 신호에 따라 상기 제 3 엔-모스 트랜지스터가 턴-온(turn-on)된다(S120). 그 결과, 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터의 연결이 턴-온(turn-on)된다.
상기 제 1 스위칭 신호와 상기 제 2 스위칭 신호를 이용하여 상기 제 1 노드의 신호를 발생시킨다(S140).
상기 제 1 노드의 신호의 로직의 반전이 발생된 후, 상기 제 3 엔-모스 트랜지스터가 턴-오프(turn-off)된다(S160). 그 결과, 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터의 연결이 끊어지게 된다.
도 10a는 도 9의 제 1 실시예에 따른 제 3 스위칭 신호의 발생 과정을 도시한 순서도이다.
도 10a를 참조하면, 상기 인버터는 상기 입력 레벨 신호를 인버팅시킨다(S200).
상기 노워 게이트는 상기 입력 레벨 신호와 상기 인버팅된 입력 레벨 신호를 부논리합시켜 상기 제 3 스위칭 신호를 발생시킨다(S220).
도 10b는 도 9의 제 1 실시예에 따른 또 다른 제 3 스위칭 신호의 발생 과정을 도시한 순서도이다.
도 10b를 참조하면, 상기 제 1 인버터는 상기 입력 레벨 신호를 인버팅시킨다(S300).
상기 제 2 인버터는 상기 인버팅된 입력 레벨 신호를 다시 인버팅시켜 상기 제 3 스위칭 신호를 발생시킨다(S320).
도 11은 본 발명의 바람직한 제 2 실시예에 따른 레벨 쉬프팅 과정을 도시한 순서도이다.
도 11을 참조하면, 제 1 인버팅부(130)는 상기 입력 레벨 신호를 인버팅하여 상기 제 1 스위칭 신호를 발생시킨다(S400).
제 2 인버팅부(150)는 상기 제 1 스위칭 신호를 인버팅하여 상기 제 2 스위칭 신호를 발생시킨다(S420).
연결 제어부(110)는 상기 입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시킨다(S440).
상기 제 3 스위칭 신호에 따라 상기 제 3 엔-모스 트랜지스터가 턴-온(turn-on)된다(S460).
상기 제 1 스위칭 신호와 상기 제 2 스위칭 신호를 이용하여 상기 제 1 노드의 신호를 발생시킨다(S480).
제 3 인버터(170)는 상기 제 1 노드의 신호를 인버팅하여 상기 출력 레벨 신 호를 발생시킨다(S500).
상기 제 3 스위칭 신호에 따라 상기 제 3 엔-모스 트랜지스터가 턴-오프(turn-off)된다(S520).
도 12는 본 발명의 바람직한 일 실시예에 따른 풀업 과정을 도시한 순서도이다.
도 12를 참조하면, 제 3 인버터(170)는 상기 제 1 노드의 신호를 인버팅하여 상기 출력 레벨 신호를 발생시킨다(S600).
상기 제 3 스위칭 신호에 따라 상기 제 3 엔-모스 트랜지스터가 턴-오프(turn-off)된다(S620).
상기 제 1 피-모스 트랜지스터와 상기 제 2 피-모스 트랜지스터가 턴-오프(turn-off)된다(S640).
풀업부(190)는 상기 출력 레벨 신호를 이용하여 상기 제 1 노드를 풀업시킨다(S660). 그 결과, 상기 제 1 노드의 신호의 전압이 상기 I/O 전압으로 유지된다.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 레벨 쉬프터 및 이를 이용하는 레벨 쉬프팅 방법은 제 3 엔-모스 트랜지스터의 스위칭 동작을 이용하여 제 1 엔-모스 트랜지스터와 제 1 피-모스 트랜지스터의 연결을 제어하므로, 스태틱 전류를 차단할 수 있는 장점이 있다.
아울러, 본 발명에 따른 레벨 쉬프터 및 이를 이용하는 레벨 쉬프팅 방법은 제 3 엔-모스 트랜지스터를 이용하여 제 1 엔-모스 트랜지스터와 제 1 피-모스 트랜지스터를 연결하므로, 얇은 게이트 절연층을 가지는 제 1 엔-모스 트랜지스터를 사용할 수 있는 장점이 있다.

Claims (50)

  1. 얇은 게이트 절연층을 갖고, 접지 전압과 제 1 전압 사이에서 스윙하는 제 1 스위칭 신호에 따라 스위칭하는 제 1 엔-모스 트랜지스터;
    얇은 게이트 절연층을 갖고, 상기 제 1 스위칭 신호와 반대의 로직을 갖고 상기 접지 전압과 상기 제 1 전압 사이에서 스윙하는 제 2 스위칭 신호에 따라 스위칭하는 제 2 엔-모스 트랜지스터;
    상기 제 1 엔-모스 트랜지스터 및 상기 제 2 엔-모스 트랜지스터의 스위칭 동작에 따라 제 1 노드에 상기 제1 전압보다 큰 제2 전압과 상기 접지 전압 사이에서 스윙하는 출력 레벨 신호를 출력하는 레벨 제어부;
    제 3 스위칭 신호에 따라 상기 제 1 엔-모스 트랜지스터와 상기 레벨 제어부의 연결을 스위칭하는 제 3 스위칭부;
    제 4 스위칭 신호에 따라 상기 제 2 엔-모스 트랜지스터와 상기 레벨 제어부의 연결을 스위칭하는 제 4 스위칭부; 및
    입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시키는 연결 제어부를 포함하고,
    상기 제 3 및 제 4 스위칭 신호는 상기 접지 전압과 상기 제1 전압 사이에서 스윙하는 것을 특징으로 하는 레벨 쉬프터.
  2. 제 1 항에 있어서, 상기 연결 제어부는,
    상기 입력 레벨 신호를 인버팅시키는 인버터; 및
    상기 인버터의 출력단에 결합하여 상기 입력 레벨 신호와 상기 인버터의 출력 신호를 수신하는 노워 게이트(NOR gate)를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  3. 제 1 항에 있어서, 상기 연결 제어부는,
    상기 입력 레벨 신호를 인버팅시키는 제 1 인버터; 및
    상기 제 1 인버터의 출력단에 결합된 제 2 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  4. 제 1 항에 있어서, 상기 입력 레벨 신호를 인버팅시켜 상기 제 1 스위칭 신호를 출력하는 제 1 인버터; 및
    상기 제 1 스위칭 신호를 인버팅시켜 상기 제2 스위칭 신호를 출력하는 제 2 인버터를 더 포함하는 것을 특징으로 하는 레벨 쉬프터.
  5. 제 1 항에 있어서, 상기 제 4 스위칭부는 제 1 문턱전압을 가지는 1개의 엔-모스 트랜지스터(N MOS transistor)를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  6. 제 5 항에 있어서, 상기 제 1 문턱전압은 0인 것을 특징으로 하는 레벨 쉬프터.
  7. 제 5 항에 있어서, 상기 제 4 스위칭 신호는 상기 제 1 전압을 가지는 것을 특징으로 하는 레벨 쉬프터.
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서, 상기 제 3 스위칭부는 제 2 문턱 전압을 가지는 제 3 엔-모스 트랜지스터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  11. 제 10 항에 있어서, 상기 제 2 문턱 전압은 0인 것을 특징으로 하는 레벨 쉬프터.
  12. 삭제
  13. 제 1 항에 있어서, 상기 제 2 스위칭 신호는 상기 제 1 스위칭 신호의 로직과 반대의 로직을 가지는 것을 특징으로 하는 레벨 쉬프터.
  14. 제 1 항에 있어서, 상기 레벨 제어부는,
    드레인단에 연결된 게이트단을 가지는 제 1 피-모스 트랜지스터; 및
    상기 제 1 피-모스 트랜지스터의 상기 게이트단에 게이트가 연결된 제 2 피- 모스 트랜지스터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  15. 제 14 항에 있어서, 상기 제 1 피-모스 트랜지스터 및 상기 제 2 피-모스 트랜지스터들의 소스단들에 상기 제 2 전압이 인가되는 것을 특징으로 하는 레벨 쉬프터.
  16. 제 15 항에 있어서, 상기 제 1 전압은 3.3V 미만의 전압이며, 상기 제 2 전압은 3.3V인 것을 특징으로 하는 레벨 쉬프터.
  17. 접지 전압에 소스가 공통으로 연결되고, 제 1 전원 전압과 접지 사이의 제 1 전압 스윙 폭을 가진 입력 신호와 상기 입력 신호와 위상이 반전된 반전 신호를 입력하여 제 1 노드와 제 2 노드를 서로 상보적으로 구동하는 얇은 게이트 절연층을 갖는 트랜지스터 쌍;
    상기 제 1 전원 전압보다 큰 제 2 전원 전압에 소스가 공통으로 연결되고 제 3 노드에 제공되는 전류 신호를 미러한 미러 전류를 상기 제 2 노드에 제공하는 전류 미러; 및
    상기 제 3 노드와 상기 제 1 노드 사이에 연결되고, 상기 입력 신호의 상태 천이 시 턴-온(turn-on)되어 상기 전류 미러를 통하여 상기 제 2 노드를 소정 레벨로 활성화시킨 다음에 턴-오프(turn-off)되는 제로 문턱 전압을 가지는 트랜지스터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  18. 제 2 전압과 소스가 연결되고, 게이트단이 드레인단에 연결된 제 1 피-모스 트랜지스터;
    상기 제 2 전압과 소스가 연결되고, 상기 제 1 피-모스 트랜지스터의 게이트단에 게이트가 연결된 제 2 피-모스 트랜지스터;
    상기 제 2 피-모스 트랜지스터의 드레인단에 결합된 제 1 노드;
    접지 전압과 상기 제 2 전압보다 작은 제 1 전압 사이에서 스윙하는 제 1 스위칭 신호를 이용하여 상기 제 1 피-모스 트랜지스터 및 상기 제 2 피-모스 트랜지스터를 스위칭시켜 상기 접지 전압과 제 2 전압 사이에서 스윙하는 상기 제 1 노드의 신호를 발생시키는 스위칭부;
    제 2 스위칭 신호에 따라 스위칭하며, 상기 제 1 피-모스 트랜지스터와 상기 스위칭부 사이에 결합되는 제 1 엔-모스 트랜지스터; 및
    상기 제 1 전압 이하의 전압을 가지는 입력 레벨 신호를 이용하여 상기 제 2 스위칭 신호를 발생시키는 연결 제어부를 포함하고,
    상기 스위칭부는 얇은 게이트 절연층을 갖는 트랜지스터 쌍을 포함하는 것을 특징으로 하는 레벨 쉬프터.
  19. 제 18 항에 있어서, 상기 연결 제어부는,
    상기 입력 레벨 신호를 인버팅시키는 인버터; 및
    상기 인버터의 출력단에 결합되며, 상기 입력 레벨 신호 및 상기 인버팅된 입력 레벨 신호를 수신하는 노워 게이트(NOR gate)를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  20. 제 18 항에 있어서, 상기 연결 제어부는,
    상기 입력 레벨 신호를 인버팅시키는 제 1 인버터; 및
    상기 인버팅된 입력 레벨 신호를 다시 인버팅하는 제 2 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  21. 제 18 항에 있어서, 상기 제 1 엔-모스 트랜지스터는 두꺼운 게이트 절연층을 가지며 제 1 문턱전압을 가지는 것을 특징으로 하는 레벨 쉬프터.
  22. 제 21 항에 있어서, 상기 제 1 문턱 전압은 0인 것을 특징으로 하는 레벨 쉬프터.
  23. 제 18 항에 있어서, 상기 스위칭부와 상기 제 2 피-모스 트랜지스터 사이의 연결을 제어하며 제 2 문턱전압을 가지는 제 2 엔-모스 트랜지스터를 더 포함하는 것을 특징으로 하는 레벨 쉬프터.
  24. 제 23 항에 있어서, 상기 제 2 문턱전압은 0인 것을 특징으로 하는 레벨 쉬프터.
  25. 제 23 항에 있어서, 상기 제 2 엔-모스 트랜지스터는 두꺼운 게이트 절연층을 가지는 것을 특징으로 하는 레벨 쉬프터.
  26. 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 인버팅시켜 제 1 스위칭 신호를 발생시키는 제 1 인버터;
    얇은 게이트 절연층을 갖고, 상기 제 1 스위칭 신호에 따라 스위칭하는 제 1 엔-모스 트랜지스터;
    상기 제 1 스위칭 신호를 인버팅시켜 제 2 스위칭 신호를 발생시키는 제 2 인버터;
    제 1 피-모스 트랜지스터 및 상기 제 1 피-모스 트랜지스터의 게이트단에 게이트가 결합된 제 2 피-모스 트랜지스터를 포함하며, 상기 제 1 엔-모스 트랜지스터의 동작에 따라 상기 제 2 피-모스 트랜지스터의 드레인단에 결합된 제 1 노드의 전압을 제어하는 레벨 제어부;
    얇은 게이트 절연층을 갖고, 상기 제 2 스위칭 신호에 따라 스위칭하여 상기 제 1 노드의 전압을 변화시키는 제 2 엔-모스 트랜지스터;
    제 3 스위칭 신호에 따라 상기 제 1엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터 사이의 연결을 스위칭하는 제 3 스위칭부;
    상기 입력 레벨 신호를 이용하여 상기 제 3 스위칭 신호를 발생시키는 연결 제어부; 및
    상기 제 1 노드의 전압에 따라 상기 접지 전압과 상기 제 1 전압보다 큰 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 발생시키는 제 3 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  27. 제 26 항에 있어서, 상기 연결 제어부는,
    상기 입력 레벨 신호를 인버팅시키는 인버터; 및
    상기 인버터의 출력단에 결합하여 상기 입력 레벨 신호와 상기 인버터의 출력 신호를 수신하는 노워 게이트(NOR gate)를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  28. 제 26 항에 있어서, 상기 연결 제어부는,
    상기 입력 레벨 신호를 인버팅시키는 제 1 인버터; 및
    상기 제 1 인버터의 출력단에 결합된 제 2 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  29. 제 26 항에 있어서, 제 4 스위칭 신호에 따라 스위칭하며 상기 제 2 엔-모스 트랜지스터와 상기 제 1 노드 사이에 결합되는 제 4 스위칭부를 더 포함하는 것을 특징으로 하는 레벨 쉬프터.
  30. 제 26 항에 있어서, 상기 출력 레벨 신호를 이용하여 상기 제 1 노드를 풀업시키는 풀업부를 더 포함하는 것을 특징으로 하는 레벨 쉬프터.
  31. 제 30 항에 있어서, 상기 풀업부는,
    제 3 피-모스 트랜지스터를 포함하며, 상기 제 3 피-모스 트랜지스터의 소스 단에 제 2 전압이 인가되는 것을 특징으로 하는 레벨 쉬프터.
  32. 제 26 항에 있어서, 상기 제 3 스위칭부는 제 1 문턱 전압을 가지는 제 3 엔-모스 트랜지스터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  33. 제 32 항에 있어서, 상기 제 1 문턱 전압은 0인 것을 특징으로 하는 레벨 쉬프터.
  34. 삭제
  35. 제 1 전원 전압과 접지 전압 사이에서 제 1 전압 스윙폭을 가지는 입력 신호를 수신하는 입력 단자;
    상기 제 1 전원 전압보다 큰 제 2 전원 전압과 상기 접지 전압 사이에서 제 2 전압 스윙폭을 가지는 출력 신호를 발생시키는 출력 단자;
    상기 입력 단자와 연결되고, 상기 제 1 전원 전압을 이용하여 상기 입력 신호와 위상이 반대인 반전 신호와 위상이 동상인 비반전 신호를 각각 출력하고, 상기 입력 신호의 상태 천이를 검출하는 검출 신호를 발생시키는 입력부;
    얇은 게이트 절연층을 갖고, 상기 접지 전압에 소스가 공통으로 연결되고 상기 반전 신호와 비반전 신호를 입력하여 제 1 노드와 제 2 노드를 서로 상보적으로 구동시키는 트랜지스터 쌍;
    상기 제 2 전원 전압에 소스가 공통으로 연결되고 제 3 노드에 제공되는 전류 신호를 미러링한 미러 전류를 상기 제 2 노드에 제공하는 전류 미러;
    상기 제 3 노드와 상기 제 1 노드 사이에 연결되고, 상기 상태 천이 검출 신호에 응답하여 동작하는 제로 문턱 전압을 가지는 트랜지스터; 및
    상기 제 2 전원 전압을 이용하여 상기 제 2 노드의 전압 신호를 위상 반전시켜 상기 출력 단자에 제공하는 출력부를 포함하고,
    상기 상태 천이 검출 신호는 상기 제 1 전원 전압과 상기 접지 전압 사이에서 스윙하는 것을 특징으로 하는 레벨 쉬프터.
  36. 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 반전시켜 제 1 스위칭 신호를 발생시키는 제 1 인버터;
    얇은 게이트 절연층을 갖고, 상기 제 1 스위칭 신호에 따라 스위칭하는 제 1 엔-모스 트랜지스터;
    상기 제 1 스위칭 신호를 반전시켜 제 2 스위칭 신호를 발생시키는 제 2 인버터;
    상기 제 1 엔-모스 트랜지스터의 스위칭 동작에 따라 스위칭하며, 게이트단이 드레인단에 결합된 제 1 피-모스 트랜지스터;
    상기 제 1 엔-모스 트랜지스터의 스위칭 동작에 따라 스위칭하여 제 1 노드의 전압을 변화시키고, 상기 제 1 피-모스 트랜지스터의 게이트 단에 게이트가 결합된 제 2 피-모스 트랜지스터;
    얇은 게이트 절연층을 갖고, 상기 제 2 스위칭 신호에 따라 스위칭하여 상기 제 1 노드의 전압을 변화시키는 제 2 엔-모스 트랜지스터;
    상기 입력 레벨 신호를 이용하여 상기 접지 전압과 상기 제 1 전압 사이에서 스윙하는 제 3 스위칭 신호를 발생시키는 연결 제어부;
    상기 제 3 스위칭 신호에 따라 상기 제 1 엔-모스 트랜지스터와 상기 제 1 피-모스 트랜지스터 사이의 연결을 스위칭하는 제 3 엔-모스 트랜지스터;
    제 4 스위칭 신호에 따라 스위칭하며, 상기 제 2 엔-모스 트랜지스터와 상기 제 1 노드 사이에 결합된 제 4 엔-모스 트랜지스터; 및
    상기 제 1 노드의 전압에 따라 상기 접지 전압과 상기 제1 전압보다 큰 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 발생시키는 제 3 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  37. 제 36 항에 있어서, 상기 연결 제어부는,
    상기 입력 레벨 신호를 반전시키는 제 4 인버터; 및
    상기 반전된 입력 레벨 신호를 반전시켜 상기 제 3 스위칭 신호를 발생시키는 제 5 인버터를 포함하는 것을 특징으로 하는 레벨 쉬프터.
  38. 제 1 전압 이하의 전압을 가지는 입력 레벨 신호를 이용하여 접지 전압과 상기 제1 전압 사이에서 스윙하는 제 1 스위칭 신호를 발생시키는 단계;
    상기 제 1 스위칭 신호를 이용하여 제 1 노드와 제 2 노드의 연결을 턴-온(turn-on)시키는 단계; 및
    상기 제 1 노드가 상기 제 2 노드에 연결된 경우, 상기 접지 전압과 상기 제 1 전압 사이에서 스윙하는 제 2 스위칭 신호 및 제 3 스위칭 신호를 이용하여 상기 접지 전압과 상기 제 1 전압보다 큰 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  39. 제 38 항에 있어서, 상기 제 1 스위칭 신호를 이용하여 상기 제 1 노드와 상기 제 2 노드의 연결을 턴-오프(turn-off)시키는 단계를 더 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  40. 제 38 항에 있어서, 상기 제 1 스위칭 신호를 발생시키는 단계는,
    상기 입력 레벨 신호를 인버팅시키는 단계; 및
    상기 입력 레벨 신호와 상기 인버팅된 입력 레벨 신호를 부논리합시켜 상기 제 1 스위칭 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  41. 제 38 항에 있어서, 상기 제 1 스위칭 신호를 발생시키는 단계는,
    상기 입력 레벨 신호를 인버팅시키는 단계; 및
    상기 인버팅된 입력 레벨 신호를 재인버팅시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  42. 제 38 항에 있어서, 상기 출력 레벨 신호를 발생시키는 단계는,
    상기 제 2 스위칭 신호를 이용하여 여기 상태를 가지는 상기 출력 레벨 신호를 발생시키는 단계; 및
    상기 제 3 스위칭 신호를 이용하여 기저 상태를 가지는 상기 출력 레벨 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  43. 제 38 항에 있어서, 상기 제 3 스위칭 신호는 상기 제 2 스위칭 신호의 로직과 반대되는 로직을 가지는 것을 특징으로 하는 레벨 쉬프팅 방법.
  44. 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 인버팅시켜 제 1 스위칭 신호를 발생시키는 단계;
    상기 제 1 스위칭 신호를 인버팅시켜 제 2 스위칭 신호를 발생시키는 단계; 상기 입력 레벨 신호를 이용하여 상기 접지 전압과 상기 제 1 전압 사이에서 스윙하는 제 3 스위칭 신호를 발생시키는 단계;
    상기 제 3 스위칭 신호를 이용하여 제 1 노드와 제 2 노드의 연결을 턴-온(turn-on)시키는 단계; 및
    상기 제 1 노드가 상기 제 2 노드에 연결된 경우, 상기 제 1 스위칭 신호 및 상기 제 2 스위칭 신호를 이용하여 상기 접지 전압과 상기 제 1 전압보다 큰 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 제 3 노드에 발생시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  45. 제 44 항에 있어서, 상기 제 3 스위칭 신호를 이용하여 상기 제 1 노드와 상기 제 2 노드의 연결을 턴-오프(turn-off)시키는 단계를 더 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  46. 제 44 항에 있어서, 상기 제 3 스위칭 신호를 발생시키는 단계는,
    상기 입력 레벨 신호를 인버팅시키는 단계; 및
    상기 입력 레벨 신호와 상기 인버팅된 입력 레벨 신호를 부논리합시켜 상기 제 3 스위칭 신호를 발생시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  47. 제 44 항에 있어서, 상기 제 3 스위칭 신호를 발생시키는 단계는,
    상기 입력 레벨 신호를 인버팅시키는 단계; 및
    상기 인버팅된 입력 레벨 신호를 재인버팅시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  48. 제 44 항에 있어서, 상기 출력 레벨 신호를 발생시키는 단계는,
    상기 제 1 스위칭 신호 및 상기 제 2 스위칭 신호를 이용하여 제 3 노드의 신호를 발생시키는 단계; 및
    상기 제 3 노드의 신호를 인버팅시켜 상기 출력 레벨 신호를 발생시키는 단 계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  49. 제 48 항에 있어서, 상기 출력 레벨 신호를 이용하여 상기 제 3 노드를 풀-업(pull-up)시키는 단계를 더 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
  50. 접지 전압과 제 1 전압 사이에서 스윙하는 입력 레벨 신호를 반전시켜 제 1 스위칭 신호를 발생시키는 단계;
    상기 제 1 스위칭 신호를 반전시켜 제 2 스위칭 신호를 발생시키는 단계; 상기 입력 레벨 신호를 이용하여 상기 접지 전압과 상기 제 1 전압 사이에서 스윙하는 제 3 스위칭 신호를 발생시키는 단계;
    상기 제 3 스위칭 신호를 이용하여 제 2 노드와 제 3 노드의 연결을 턴-온(turn-on)시키는 단계;
    상기 제 2 노드가 상기 제 3 노드에 연결된 경우, 상기 제 1 스위칭 신호 및 상기 제 2 스위칭 신호를 이용하여 제 1 노드의 전압을 변화시키는 단계;
    상기 변화된 제 1 노드의 전압에 따라 상기 접지 전압과 상기 제 1 전압보다 큰 제 2 전압 사이에서 스윙하는 출력 레벨 신호를 제 3 노드에 발생시키는 단계; 및
    상기 출력 레벨 신호를 풀업시켜 상기 제 1 노드의 전압을 상기 변화된 상태로 유지시키는 단계를 포함하는 것을 특징으로 하는 레벨 쉬프팅 방법.
KR1020030092231A 2003-12-17 2003-12-17 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법 KR100566395B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030092231A KR100566395B1 (ko) 2003-12-17 2003-12-17 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법
US10/859,952 US7053656B2 (en) 2003-12-17 2004-06-03 Level shifter utilizing input controlled zero threshold blocking transistors
NL1026588A NL1026588C2 (nl) 2003-12-17 2004-07-06 Niveauverschuiver, die gebruikmaakt van invoergestuurde blokkingstransistor met nuldrempel.
CNB2004100698626A CN100355208C (zh) 2003-12-17 2004-07-13 采用输入控制零阈值阻塞晶体管的电平转接器
TW093133588A TWI304292B (en) 2003-12-17 2004-11-04 Level shifter utilizing input controlled zero threshold blocking transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092231A KR100566395B1 (ko) 2003-12-17 2003-12-17 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법

Publications (2)

Publication Number Publication Date
KR20050060582A KR20050060582A (ko) 2005-06-22
KR100566395B1 true KR100566395B1 (ko) 2006-03-31

Family

ID=34675756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092231A KR100566395B1 (ko) 2003-12-17 2003-12-17 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법

Country Status (5)

Country Link
US (1) US7053656B2 (ko)
KR (1) KR100566395B1 (ko)
CN (1) CN100355208C (ko)
NL (1) NL1026588C2 (ko)
TW (1) TWI304292B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149902B1 (ko) * 2008-11-17 2012-06-11 미쓰비시덴키 가부시키가이샤 레벨 시프트 회로

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121654A (ja) * 2004-09-21 2006-05-11 Renesas Technology Corp レベル変換回路
KR100678458B1 (ko) * 2004-12-24 2007-02-02 삼성전자주식회사 레벨 쉬프트 회로 및 이의 동작 방법
US7205819B2 (en) * 2005-01-25 2007-04-17 Via Technologies, Inc. Zero-bias-power level shifting
JP2006279203A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd レベル変換回路
WO2007048447A1 (fr) * 2005-10-27 2007-05-03 Semtech Neuchâtel SA Circuit de conversion de niveau de tension
US20080084238A1 (en) * 2006-10-06 2008-04-10 Himax Technologies Limited Latch-type level shift circuit
US7834662B2 (en) * 2006-12-13 2010-11-16 Apple Inc. Level shifter with embedded logic and low minimum voltage
US20080211541A1 (en) * 2007-03-02 2008-09-04 Texas Instruments Incorporated Precision voltage level shifter based on thin gate oxide transistors
US7468615B1 (en) * 2007-03-28 2008-12-23 Xilinx, Inc. Voltage level shifter
KR100896188B1 (ko) * 2007-05-25 2009-05-12 삼성전자주식회사 레벨 변환 플립-플롭, 및 레벨 변환 플립-플롭의 동작 방법
US7446566B1 (en) 2007-10-16 2008-11-04 Freescale Semiconductor, Inc. Level shifter
US7982500B2 (en) * 2007-12-03 2011-07-19 Glacier Microelectronics Low-noise PECL output driver
US7768309B2 (en) * 2007-12-03 2010-08-03 Luich Thomas M Low-noise PECL output driver
US7884643B2 (en) * 2008-07-10 2011-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Low leakage voltage level shifting circuit
US8102728B2 (en) 2009-04-07 2012-01-24 Apple Inc. Cache optimizations using multiple threshold voltage transistors
JP5468882B2 (ja) * 2009-07-03 2014-04-09 セイコーインスツル株式会社 Ｃｍｏｓ入力バッファ回路
TWI395403B (zh) * 2010-05-20 2013-05-01 Orise Technology Co Ltd 轉壓器
US8912823B2 (en) 2011-12-08 2014-12-16 Intel Corporation Voltage compensated level-shifter
US8610462B1 (en) * 2011-12-21 2013-12-17 Altera Corporation Input-output circuit and method of improving input-output signals
US8510701B2 (en) * 2012-01-16 2013-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Over stress verify design rule check
US9054694B2 (en) 2012-05-31 2015-06-09 Agency for Science, Technology Research Circuit arrangements and methods of operating the same
TWI487283B (zh) * 2012-06-27 2015-06-01 Himax Analogic Inc 驅動電路
KR101538157B1 (ko) * 2013-02-22 2015-07-22 주식회사 하이딥 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치
US9385714B2 (en) * 2013-09-30 2016-07-05 Skyworks Solutions, Inc. Self-leveling logic receiver
US9503091B2 (en) * 2013-11-20 2016-11-22 Globalfoundries Inc. Wordline decoder circuits for embedded charge trap multi-time-programmable-read-only-memory
TWI539751B (zh) 2014-08-19 2016-06-21 聯詠科技股份有限公司 位準轉換器
CN105446405B (zh) * 2014-08-26 2017-06-09 联咏科技股份有限公司 位准转换器
CN107707246A (zh) * 2017-08-23 2018-02-16 大家传承网络科技（深圳）有限公司 面向物联网的亚阈值cmos电平转换电路及实现方法
KR102519602B1 (ko) * 2018-12-17 2023-04-07 에스케이하이닉스 주식회사 레벨 쉬프터 및 이를 포함하는 드라이버 회로
US10892750B2 (en) 2018-05-31 2021-01-12 SK Hynix Inc. Semiconductor apparatus
US10707845B2 (en) * 2018-11-13 2020-07-07 Marvell International Ltd. Ultra-low voltage level shifter
KR102613516B1 (ko) 2019-01-24 2023-12-13 삼성전자주식회사 레벨 시프터 및 그 동작 방법
CN110504954A (zh) * 2019-09-30 2019-11-26 上海华力微电子有限公司 电平转换电路
CN114284989B (zh) * 2021-12-22 2023-03-24 北京奕斯伟计算技术股份有限公司 电位转换器及其输出级的控制方法和过流保护电路
CN118573171B (zh) * 2024-07-26 2024-10-29 深圳市微源半导体股份有限公司 缓冲电路、芯片及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3449750B2 (ja) * 1993-06-25 2003-09-22 ソニー株式会社 パルスレベル変換回路を内蔵したアクティブマトリクス型液晶表示装置
JP3468803B2 (ja) 1993-09-24 2003-11-17 三菱重工業株式会社 グリッパ着脱装置
US5434822A (en) * 1994-07-07 1995-07-18 Intel Corporation Apparatus and method for adjusting and maintaining a bitline precharge level
US6036278A (en) * 1994-11-29 2000-03-14 Glenn Boyer Technologies, Inc. Multi durometer wheel for in-line skates
US5922151A (en) * 1994-12-12 1999-07-13 The Hyper Corporation Polyurethane skate wheel with shaped foam core
US5908519A (en) * 1994-12-12 1999-06-01 The Hyper Corporation Hollow core in-line skate wheel having contour conforming polyurethane wall
US5698993A (en) * 1996-03-28 1997-12-16 Industrial Technology Research Institute CMOS level shifting circuit
JPH1084274A (ja) 1996-09-09 1998-03-31 Matsushita Electric Ind Co Ltd 半導体論理回路および回路レイアウト構造
US6227622B1 (en) * 1997-06-20 2001-05-08 K-2 Corporation Multilayer skate wheel
KR100266633B1 (ko) * 1997-10-10 2000-09-15 김영환 레벨 쉬프터 회로
US6176554B1 (en) * 1999-08-09 2001-01-23 Chuan-Hai Huang Roller skate wheel
US6556061B1 (en) * 2001-02-20 2003-04-29 Taiwan Semiconductor Manufacturing Company Level shifter with zero threshold device for ultra-deep submicron CMOS designs
US6656061B2 (en) * 2001-06-05 2003-12-02 Sumitomo Rubber Industries, Ltd. Solid golf ball
US6496044B1 (en) * 2001-12-13 2002-12-17 Xilinx, Inc. High-speed output circuit with low voltage capability
ITTO20020816A1 (it) * 2002-09-19 2004-03-20 Atmel Corp Specchio di corrente a bassa tensione a dinamica rapida con
US6650168B1 (en) * 2002-09-30 2003-11-18 Taiwan Semiconductor Manufacturing Company High-speed level shifter using zero-threshold MOSFETS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149902B1 (ko) * 2008-11-17 2012-06-11 미쓰비시덴키 가부시키가이샤 레벨 시프트 회로

Also Published As

Publication number Publication date
CN100355208C (zh) 2007-12-12
KR20050060582A (ko) 2005-06-22
CN1630193A (zh) 2005-06-22
US20050134312A1 (en) 2005-06-23
NL1026588C2 (nl) 2005-06-21
US7053656B2 (en) 2006-05-30
TW200524284A (en) 2005-07-16
TWI304292B (en) 2008-12-11

Similar Documents

Publication Publication Date Title
KR100566395B1 (ko) 레벨 쉬프터 및 이를 이용한 레벨 쉬프팅 방법
KR100657829B1 (ko) 보상 회로를 구비한 레벨 쉬프터 및 디지털 회로
US5723986A (en) Level shifting circuit
JP3341681B2 (ja) 半導体集積論理回路
JP2000114935A (ja) 順序回路
EP1083659B1 (en) Level shifter
KR0163775B1 (ko) 출력 트랜지스터에 연결된 게이트 전류제어 트랜지스터의 게이트 전압 제어 회로를 갖는 출력 버퍼 회로
US6351149B1 (en) MOS transistor output circuit
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
JP2006054886A (ja) ロー漏洩電流を持つレベルシフタ
JP3910124B2 (ja) レベルシフト回路
JP2583684B2 (ja) プルダウン抵抗コントロール入力回路及び出力回路
US20060076987A1 (en) Multi-threshold CMOS system having short-circuit current prevention circuit
JPH11103240A (ja) クロック信号レベル変換機能付ラッチ回路及びフリップフロップ回路
KR101004670B1 (ko) 파워 게이팅 회로 및 이를 포함하는 반도체 장치
JP3519284B2 (ja) 半導体集積論理回路及びその制御方法
JP2001036398A (ja) レベルシフタ回路
KR100568545B1 (ko) 신호 구동회로
US7015734B1 (en) Phase-frequency detector and charge pump with feedback
US6300801B1 (en) Or gate circuit and state machine using the same
JP2857590B2 (ja) 半導体装置の雑音特性強化回路
KR100197984B1 (ko) 매칭 딜레이 회로
JP2001077680A (ja) ドライバ回路
US20090015313A1 (en) Level Shift Circuit and Semiconductor Integrated Circuit Including the Same
KR100907017B1 (ko) 반도체 메모리 장치의 레벨 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 15