KR100559030B1 - 반도체 소자의 구리 금속 배선 형성 방법 - Google Patents
반도체 소자의 구리 금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR100559030B1 KR100559030B1 KR1019980061354A KR19980061354A KR100559030B1 KR 100559030 B1 KR100559030 B1 KR 100559030B1 KR 1019980061354 A KR1019980061354 A KR 1019980061354A KR 19980061354 A KR19980061354 A KR 19980061354A KR 100559030 B1 KR100559030 B1 KR 100559030B1
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- semiconductor device
- layer
- metal wiring
- forming
- Prior art date
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 239000010949 copper Substances 0.000 title claims abstract description 44
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 20
- 239000002184 metal Substances 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000010410 layer Substances 0.000 claims abstract description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 16
- 239000012790 adhesive layer Substances 0.000 claims abstract description 11
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000010936 titanium Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 18
- 230000004888 barrier function Effects 0.000 abstract description 11
- 230000008054 signal transmission Effects 0.000 abstract description 3
- 238000009736 wetting Methods 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 구리 금속 배선 형성 공정시 타이타늄 접착층(Ti-wetting layer)을 형성하고, 접착층상에 화학기상증착(CVD)법으로 알루미늄 시드층(Al-seed layer)을 형성한 후, 전기도금법으로 구리를 증착하므로써, 공정 특성상 단차 피복성(step coverage)이 우수하여 콘택의 단차가 커지더라도 공정 마진을 충분히 확보할 수 있고, 기존의 구리 시드층 적용 시에 구리의 확산을 방지하기 위해 필요한 Ta계 확산 방지막의 높은 비저항으로 인한 저항 증가 문제를 해결할 수 있어 반도체 소자의 신호전달 속도를 증가 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관하여 기술된다.
Description
본 발명은 반도체 소자의 구리 금속 배선 형성 방법에 관한 것으로, 특히 접착층(wetting layer)으로 타이타늄(Ti)을 증착하고, 시드층(seed layer)으로 알루미늄을 증착하고, 이후 진공 파괴 없이 전기도금법으로 구리를 증착하므로써, 공정 특성상 단차 피복성(step coverage)이 우수하여 콘택의 단차가 커지더라도 공정 마진을 충분히 확보할 수 있고, 기존의 구리 시드층 적용 시에 구리의 확산을 방지하기 위해 필요한 Ta계 확산 방지막의 높은 비저항으로 인한 저항 증가 문제를 해결할 수 있어 반도체 소자의 신호전달 속도를 증가 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
일반적으로, 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속 배선을 사용하고 있다. 금속 배선 재료로 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더 이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 전류 영동(EM) 저항은 더욱 큰 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료로 구리가 최근에 관심의 대상이 되고 있으며, 그 이유로는 구리의 녹는점이 1080℃로서 비교적 높을 뿐만 아니라 (알루미늄; 660℃, 텅스텐; 3400℃), 비저항은 1.7μΩ㎝로서(알루미늄;2.7μΩ㎝, 텅스텐; 5.6μΩ㎝) 매우 낮기 때문이다.
따라서, 구리를 이용하여 알루미늄 금속 배선을 대체하면 구리가 알루미늄보다 40%정도 낮은 비저항으로 인하여 시정수 지연(RC delay time))을 줄여주어 소자의 동작 속도를 증가시키며, 전류 영동에 대한 저항이 10배정도 높아져 소자의 신뢰성을 향상시킬 수 있다.
최근에 구리를 이용한 배선 매립 방법으로 전기도금을 이용한 방법이 높은 증착 속도 및 경제적인 장점으로 인하여 실용화를 위한 집중적인 연구가 이루어지고 있는데, 기존의 전기도금법을 이용하는 구리 금속 배선 형성 공정을 도 1a 내지 도 1c를 참조하여 설명하면 다음과 같다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(11)이 제공되고, 기판(11) 상에 금속 배선 형성을 위한 절연층(12)을 형성한다. 절연층(12)의 일부분을 식각 하여 기판(11)이 노출되는 콘택홀(13)을 형성한다. 콘택홀(13)을 포함한 절연층(12) 상에 구리 확산 방지막(14)을 형성한다.
도 1b를 참조하면, 확산 방지막(14) 상에 구리 시드층(15)을 형성한다.
도 1c를 참조하면, 진공 파괴 후에 프리-클리닝(pre-cleaning) 공정을 실시하고, 전기도금법으로 구리 매립층(16)을 형성한다.
이후, 패터닝 공정으로 구리 금속 배선을 형성한다.
상기한 종래 방법에서, 전기도금법에 적용되는 구리 시드층(15) 형성 전에 구리의 확산을 방지하기 위한 확산 방지막(14)을 형성하여야 한다. 확산 방지막(14)은 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 텅스텐나이트라이드(WN), 타이타늄나이트라이드(TiN) 등을 사용한다. 이러한 물질은 높은 비저항을 갖고 있어 그 두께를 200Å 이하로 조절하여 형성하여야 하는데, 얇으면서 균일한 두께를 구현하기어려운 문제가 있다. 즉, 종래 방법은 알루미늄을 이용한 매립 방법보다 비저항이 높은 별도의 확산 방지막이 필요하여 구리 매립 고유의 비저항 감속 효과가 거의 없어지며, 또한 시드층으로서 구리를 증착 하는 단계와 프리-클리닝 단계가 필요하여 공정 단계가 증가하고 단가 상승의 주 원인이 되는 문제점을 가지고 있다.
따라서, 본 발명은 구리 시드층 적용으로 인한 구리의 확산과 Ta계 확산 방지막의 높은 비저항으로 인한 저항 증가 문제를 해결하여 반도체 소자의 신호전달 속도를 증가 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 구리 금속 배선 형성 방법은 다마신 패턴을 갖는 절연층이 형성된 기판이 제공되는 단계; 상기 다마신을 포함한 절연층 상에 접착층으로 타이타늄을 증착 하는 단계; 상기 타이타늄 접착층상에 시드층으로 알루미늄을 증착 하는 단계; 및 전기도금법으로 시드층 상에 구리 매립층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(21)이 제공되고, 기판(21) 상에 금속 배선 형성을 위한 절연층(22)을 형성한다. 절연층(22)의 일부분을 식각 하여 트랜치(trench; 23A)와 콘택홀(contact hole; 23B)을 갖는 다마신 패턴(damascene pattern; 23)을 형성한다.
상기에서, 본 발명의 실시예는 듀얼다마신 형성 방법으로 다마신 패턴(23)을 형성하여 적용하였으나, 싱글 다마신 패턴과 일반적인 콘택홀을 형성하여 사용할 수도 있다.
도 2b를 참조하면, 다마신 패턴(23)을 포함한 절연층(22) 상에 접착층(wetting; 24)으로 타이타늄(Ti)을 물리기상증착 스퍼터링 공정이나 화학기상증착 공정으로 약 100Å 두께로 증착 하여 형성한다.
도 2c를 참조하면, 접착층(24) 상에 시드층(25)으로 알루미늄(Al)을 금속-유기 화학기상증착(MOCVD)법으로 1000 내지 1500Å 두께로 증착 하여 형성한다. 이때 사용하는 플라즈마 전력은 10 내지 1000W로 한다.
도 2d를 참조하면, 진공 파괴 및 프리-클리닝 단계 없이 바로 전기도금법으로 시드층(25) 상에 구리 매립층(26)을 형성한다.
이후, 화학기계적 연마 공정을 실시하여 다마신 패턴(23)에 구리 금속 배선을 형성한다. 다마신 패턴(23) 대신 콘택홀일 경우에는 패터닝 공정으로 구리 금속 배선을 형성한다.
한편, 본 발명의 실시예는 접착층(24)으로 타이타늄을 약 100Å 두께로 증착 하여 형성하였으나, 타이타늄 대신에 주로 확산 방지막으로 사용되는 탄탈륨(Ta), 탄탈륨나이트라이드(TaN), 텅스텐나이트라이드(WN), 타이타늄나이트라이드(TiN) 등을 증착 하여 형성할 수 있으며, 다마신 패턴(23)의 콘택홀(23B) 내측벽에 증착 되는 두께가 50Å을 넘지 않도록 한다. 이와 같이 얇은 50Å의 두께로 형성할 경우 현재 사용되고 있는 장비로는 두께 균일성을 확보하기 어려우나 시드층으로 알루미늄을 사용하기 때문에 구리가 확산되는 것을 억제시킬 수 있다. 이들 물질로 된 확산 방지막을 접착층(24) 대신 사용할 경우 알루미늄 시드층(25)은 다마신 패턴(23)의 콘택홀(23B) 내측벽에 증착 되는 두께가 100Å 이내가 되도록 조절한다.
상술한 바와 같이, 본 발명은 전기도금법을 이용한 구리 금속 배선 형성 공정시 타이타늄 접착층(Ti-wetting layer)을 형성하고, 접착층상에 금속-유기 화학기상증착(MOCVD)법으로 알루미늄 시드층(Al-seed layer)을 형성한 후, 전기도금법으로 구리를 증착하므로써, 공정 특성상 단차 피복성(step coverage)이 우수하여 콘택의 단차가 커지더라도 공정 마진을 충분히 확보할 수 있고, 기존의 구리 시드층 적용 시에 구리의 확산을 방지하기 위해 필요한 Ta계 확산 방지막의 높은 비저항으로 인한 저항 증가 문제를 해결할 수 있으며, 구리 시드층을 적용할 때보다 구리 확산으로 인한 소자의 불량 가능성을 최소화할 수 있어 반도체 소자의 신호전달 속도를 증가 및 신뢰성을 향상시킬 수 있다.
도 1a 내지 도 1c는 종래 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 구리 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 기판 12, 22: 절연층
13: 콘택홀 23: 다마신 패턴
23A: 트랜치 23B: 콘택홀
14: 확산 방지막 24: 접착층
15: 구리 시드층 25: 알루미늄 시드층
16, 26: 구리 매립층
Claims (4)
- 다마신 패턴을 갖는 절연층이 형성된 기판이 제공되는 단계;상기 다마신을 포함한 절연층 상부에 접착층으로 타이타늄을 증착 하는 단계;상기 타이타늄 접착층 상부에 시드층으로 알루미늄을 증착 하는 단계; 및전기도금법으로 시드층 상부에 구리 매립층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 접착층은 타이타늄을 물리기상증착 스퍼터링 공정이나 화학기상증착 공정으로 약 100Å의 두께로 증착 하여 형성되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 시드층은 알루미늄을 금속-유기 화학기상증착 공정으로 1000 내지 1500Å의 두께로 증착 하여 형성되는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
- 제 1 항에 있어서,상기 알루미늄 시드층을 형성한 후 진공 파괴 및 프리-클리닝 없이 상온에서 상기 구리 매립층을 형성하는 것을 특징으로 하는 반도체 소자의 구리 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061354A KR100559030B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 소자의 구리 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061354A KR100559030B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 소자의 구리 금속 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044851A KR20000044851A (ko) | 2000-07-15 |
| KR100559030B1 true KR100559030B1 (ko) | 2006-06-16 |
Family
ID=19568106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061354A KR100559030B1 (ko) | 1998-12-30 | 1998-12-30 | 반도체 소자의 구리 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100559030B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10686073B2 (en) | 2015-03-02 | 2020-06-16 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365643B1 (ko) * | 2000-10-09 | 2002-12-26 | 삼성전자 주식회사 | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 |
| KR20020032698A (ko) * | 2000-10-26 | 2002-05-04 | 박종섭 | 반도체 소자의 구리 배선 형성 방법 |
| KR100705406B1 (ko) * | 2001-06-19 | 2007-04-10 | 삼성전자주식회사 | 전기 도금층 형성 방법 및 장치 |
| KR100805843B1 (ko) * | 2001-12-28 | 2008-02-21 | 에이에스엠지니텍코리아 주식회사 | 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템 |
| KR101133120B1 (ko) * | 2004-12-07 | 2012-04-06 | 삼성테크윈 주식회사 | 반도체 패키지용 기판의 제조방법 |
| KR100731083B1 (ko) * | 2005-07-28 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자 |
| KR102497595B1 (ko) | 2016-01-05 | 2023-02-08 | 삼성전자주식회사 | 패키지 기판, 이를 제조하는 방법 및 패키지 기판을 포함하는 패키지 장치 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883796A (ja) * | 1994-07-14 | 1996-03-26 | Matsushita Electric Ind Co Ltd | 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法 |
| KR19980065711A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 금속배선의 형성방법 |
| KR19980087540A (ko) * | 1997-05-30 | 1998-12-05 | 포만 제프리 엘 | 복수 레벨 상호 접속 형성 방법 |
| KR19990011475A (ko) * | 1997-07-23 | 1999-02-18 | 윤종용 | 반도체 장치의 금속배선 및 그 형성방법 |
-
1998
- 1998-12-30 KR KR1019980061354A patent/KR100559030B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0883796A (ja) * | 1994-07-14 | 1996-03-26 | Matsushita Electric Ind Co Ltd | 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法 |
| KR19980065711A (ko) * | 1997-01-14 | 1998-10-15 | 김광호 | 금속배선의 형성방법 |
| KR19980087540A (ko) * | 1997-05-30 | 1998-12-05 | 포만 제프리 엘 | 복수 레벨 상호 접속 형성 방법 |
| KR19990011475A (ko) * | 1997-07-23 | 1999-02-18 | 윤종용 | 반도체 장치의 금속배선 및 그 형성방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10686073B2 (en) | 2015-03-02 | 2020-06-16 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
| US11211490B2 (en) | 2015-03-02 | 2021-12-28 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
| US11764299B2 (en) | 2015-03-02 | 2023-09-19 | Samsung Electronics Co., Ltd. | FinFETs having step sided contact plugs and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044851A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100215846B1 (ko) | 반도체장치의 배선형성방법 | |
| KR100559030B1 (ko) | 반도체 소자의 구리 금속 배선 형성 방법 | |
| KR100301248B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| KR100866138B1 (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| KR100283110B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100462762B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100424714B1 (ko) | 반도체소자의 구리 배선 형성 방법 | |
| KR100190064B1 (ko) | 금속 배선 형성 방법 | |
| KR100710201B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| KR100467495B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100744669B1 (ko) | 구리를 사용한 대머신 금속배선 형성 방법 | |
| KR100283107B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100720401B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20000044849A (ko) | 반도체 소자의 구리 합금 배선 형성 방법 | |
| KR100720402B1 (ko) | 듀얼 다마센 공정을 이용한 금속 배선 형성 방법 | |
| KR100257154B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100257153B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100451767B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100223748B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100546173B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |