KR100546723B1 - 반도체 소자의 폴리레지스터 형성방법 - Google Patents
반도체 소자의 폴리레지스터 형성방법 Download PDFInfo
- Publication number
- KR100546723B1 KR100546723B1 KR1020030101879A KR20030101879A KR100546723B1 KR 100546723 B1 KR100546723 B1 KR 100546723B1 KR 1020030101879 A KR1020030101879 A KR 1020030101879A KR 20030101879 A KR20030101879 A KR 20030101879A KR 100546723 B1 KR100546723 B1 KR 100546723B1
- Authority
- KR
- South Korea
- Prior art keywords
- polyresist
- forming
- polysilicon
- electrode
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 229910021332 silicide Inorganic materials 0.000 description 8
- 239000010410 layer Substances 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 폴리레지스터 형성방법에 관한 것으로, 보다 자세하게는 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 방법에 관한 것이다.
본 발명의 반도체 소자의 폴리레지스터 형성방법은 소자분리막이 구비된 반도체 기판에 버퍼 산화막을 형성하는 단계; 상기 버퍼 산화막의 상부에 폴리레지스터 물질을 증착하는 단계; 상기 폴리레지스터 물질을 부분식각하여 폴리레지스터 영역을 형성하는 단계; 상기 폴리레지스터 영역을 포함한 반도체 기판에 게이트 산화막 및 폴리실리콘을 증착하는 단계; 상기 폴리실리콘을 부분식각하여 게이트 전극 및 폴리레지스터 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 하여 LDD 영역을 형성하는 단계; 및 상기 게이트 전극과 폴리레지스터 전극의 측벽부에 스페이서를 형성하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 폴리레지스터 형성방법은 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 효과가 있다.
폴리레지스터
Description
도 1a 내지 도 1c는 종래기술에 의한 폴리레지스터 형성방법의 공정 단면도.
도 2a 내지 도 2e는 본 발명에 의한 폴리레지스터 형성방법의 공정 단면도.
본 발명은 반도체 소자의 폴리레지스터(polyresistor) 형성방법에 관한 것으로, 보다 자세하게는 비정질(amorphous) 실리콘이나 도핑된 폴리실리콘(doped polysilicon)을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 방법에 관한 것이다.
일반적으로 아날로그 반도체 장치는 로우와 하이의 두 가지 상태만의 신호를 갖는 디지탈 반도체 장치와는 다르게 여러 상태의 정보를 저장하기 위해서 회로의 필요한 각각의 노드(node)에 레지스터와 캐패시터(capacitor)를 첨가하게 되며, 이러한 레지스터의 저항값과 캐패시터의 용량은 전압의 변화에 따라 변화가 큰 경우 불량이 발생된다. 그러므로 모오스 전계효과 트랜지스터(metal-oxide-semiconductor field effect transistor)와 폴리 레지스터가 결합된 아날로그 반도체 장치에서는 레지스터가 특정 저항값을 갖도록 요구된다.
또한, 일반적으로 반도체 소자가 초고집적화 될수록 기생저항(parasitic resistance) 효과를 줄이기 위해 게이트 전극과 소오스/드레인 전극에 선택적으로 금속층이나 금속 실리사이드층을 형성하는 자기 정렬 방식의 실리사이드(self-aligned silicide) 즉 살리사이드(sailcide) 구조를 도입하게 되는데, 이러한 살리사이드 구조가 레지스터로 사용되는 폴리실리콘상에도 형성되므로써 특정 저항값을 갖는 레지스터를 형성하기 위해서는 별도의 공정을 추가하여 이러한 레지스터상에는 실리사이드가 형성되지 않도록 해야 한다.
도 1a부터 도 1c는 종래의 실시 예에 따라 아날로그용 폴리레지스터를 제조하는 과정을 나타내는 공정 단면도이다.
먼저, 도 1a에 도시한 바와 같이, 반도체 기판(1)에 소자 분리막(2)을 형성한 다음, 상기 소자 분리막(2) 상부에는 폴리실리콘을 증착하고 소정의 불순물을 이온주입하여 특정 저항값을 가지는 폴리 레지스터(24)를 형성한다. 액티브 영역에는 게이트 산화막(3), 게이트 전극(4)과 소오스/드레인 전극(5)을 형성한다. 이 후, 전면에 산화막을 소정 두께로 증착한 다음, 비등방성 식각하여 게이트의 측벽과 폴리레지스터의 측벽, 캐패시터의 측벽에 스페이서 산화막(12)을 형성한다. 이 후, 전면에 층간 절연막(100)을 형성하고, 소자 분리막의 가장자리 소정 부분을 포함한 소오스/드레인 및 게이트 전극 영역을 노출시킨다.
다음, 도 1b와 같이, 전면에 Ti, Cr, Ni 등과 같은 고융점 금속막을 소정두께로 전면에 증착한 다음, 열처리 공정을 통하여 실리콘 영역에 실리사이드막(300)을 형성하고, 산화막 상의 반응하지 않은 금속은 식각하여 제거함으로써, 소오스/드레인 및 게이트 영역에 실리사이드를 형성한다. 상기한 실리사이드 형성공정을 살리사이드 공정이라 한다.
다음, 도 1c와 같이, 전면에 층간 절연막(6)을 소정 두께로 증착한 다음, 소자 분리막 위에 형성된 폴리 레지스터의 상부 소정 부분과 상부 캐패시터 상의 소정 부분, 소오스 드레인 영역에 형성된 실리사이드의 소정 부분을 노출시키는 콘택홀을 형성하고, 상기 노출된 부분과 전기적으로 연결되는 금속배선(7A, 7B, 7C, 7D, 7E)을 형성한다.
상기한 종래의 방법에 따르면 레지스터 물질로서 폴리실리콘을 증착하고 불순물을 이온주입하여 폴리레지스터를 형성하였다. 하지만, 상기 폴리실리콘 물질은 낮은 저항을 실현하기 위해 이온주입을 고농도로 실시하여야 하기 때문에 소오스/드레인 및 게이트를 형성하기 위한 공정과 동시에 실시되지 못하고 별도의 공정으로 진행하여야 한다. 따라서 공정이 복잡해 지고, 낮은 저항의 폴리레지스터 형성이 어렵다는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로 써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소자분리막이 구비된 반도체 기판에 버퍼 산화막을 형성하는 단계; 상기 버퍼 산화막의 상부에 폴리레지스터 물질을 증착하는 단계; 상기 폴리레지스터 물질을 부분식각하여 폴리레지스터 영역을 형성하는 단계; 상기 폴리레지스터 영역을 포함한 반도체 기판에 게이트 산화막 및 폴리실리콘을 증착하는 단계; 상기 폴리실리콘을 부분식각하여 게이트 전극 및 폴리레지스터 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 하여 LDD 영역을 형성하는 단계; 및 상기 게이트 전극과 폴리레지스터 전극의 측벽부에 스페이서를 형성하는 단계로 이루어진 반도체 소자의 폴리레지스터 형성방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 2a는 실리콘 기판(1)에 소자분리막(2)을 형성하고 버퍼 산화막(3) 그리고 비정질 실리콘(4)이나 도핑된 폴리실리콘(4)을 순차적으로 증착하여 패턴(5)을 형성하는 단계이다.
다음, 도 2b는 상기 패턴에 의해 형성된 폴리레지스터에 추가적인 이온주입 공정을 실시하는 단계이다. 이 단계는 상기 폴리레지스터의 저항을 더 낮추기 위해 선택적으로 실행되는 단계이다.
다음, 도 2c는 게이트 산화막(6)과 폴리실리콘(7)을 순차적으로 증착하고 패턴(8)을 형성하는 단계이다.
다음, 도 2d는 상기 패턴을 식각마스크로 하여 건식식각을 실시하여 게이트 전극과 폴리레지스터를 형성하는 단계이다. 이후 종래의 트랜지스터 공정과 동일하게 LDD(lightly doped drain) 영역(9)을 형성하기 위한 이온주입을 실시한다.
다음, 도 2e는 게이트 전극과 폴리레지스터 전극의 측벽에 스페이서(spacer, 10)를 형성하는 단계이다. 이후 소오스/드레인 영역을 형성하기 위한 이온주입 공정, 실리사이드 형성공정 등의 단계는 종래의 트랜지스터 제조공정과 동일하다.
상술한 바와 같이 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 이후 이온주입을 실시하지 않고도 낮은 저항의 폴리레지스터를 형성할 수 있고, 추가적인 이온주입 단계를 실시할 경우에는 더욱 낮은 저항의 폴리레지스터를 형성할 수 있다. 또한 소오스/드레인 및 게이트 전극을 형성하는 종래의 트랜지스터 제조공정과 동시에 진행할 수 있어서, 공정의 단순화에 기여할 수 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 폴리레지스터 형성방법은 비정질 실리콘이나 도핑된 폴리실리콘을 증착하여 폴리레지스터를 형성함으로써 폴리레지스터의 낮은 저항을 실현하고 공정을 단순화 할 수 있는 효과가 있다.
Claims (5)
- 반도체 소자의 폴리레지스터 형성방법에 있어서,소자분리막이 구비된 반도체 기판에 버퍼 산화막을 형성하는 단계;상기 버퍼 산화막의 상부에 폴리레지스터 물질을 증착하는 단계;상기 폴리레지스터 물질을 부분식각하여 폴리레지스터 영역을 형성하는 단계;상기 폴리레지스터 영역을 포함한 반도체 기판에 게이트 산화막 및 폴리실리콘을 증착하는 단계;상기 폴리실리콘을 부분식각하여 게이트 전극 및 폴리레지스터 전극을 형성하는 단계;상기 게이트 전극을 마스크로 하여 LDD 영역을 형성하는 단계; 및상기 게이트 전극과 폴리레지스터 전극의 측벽부에 스페이서를 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
- 제 1항에 있어서,상기 폴리레지스터 영역을 형성하는 단계는 상기 폴리레지스터 물질을 부분 식각한 후 별도의 이온주입 공정을 더 추가하여 실시함을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
- 제 2항에 있어서,상기 별도의 이온주입 공정으로 폴리레지스터의 저항이 더욱 낮아짐을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
- 제 1항에 있어서,상기 폴리레지스터 물질은 비정질 실리콘 또는 도핑된 폴리실리콘임을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
- 제 1항에 있어서,상기 게이트 전극 및 폴리레지스터 전극을 형성하는 단계는 게이트 산화막을 식각정지막으로 하여 폴리실리콘을 부분식각하여 동시에 형성됨을 특징으로 하는 반도체 소자의 폴리레지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101879A KR100546723B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 폴리레지스터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101879A KR100546723B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 폴리레지스터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069626A KR20050069626A (ko) | 2005-07-05 |
| KR100546723B1 true KR100546723B1 (ko) | 2006-01-26 |
Family
ID=37260001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101879A KR100546723B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 폴리레지스터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100546723B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8012821B2 (en) | 2009-02-03 | 2011-09-06 | Samsung Electronics Co., Ltd. | Semiconductor embedded resistor generation |
-
2003
- 2003-12-31 KR KR1020030101879A patent/KR100546723B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050069626A (ko) | 2005-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3946545B2 (ja) | Ｃｍｏｓ薄膜トランジスタの製造方法 | |
| US7256095B2 (en) | High voltage metal-oxide-semiconductor transistor devices and method of making the same | |
| US7494865B2 (en) | Fabrication method of metal oxide semiconductor transistor | |
| KR19990047737A (ko) | 반도체소자 및 이의 제조방법 | |
| JP2002280459A (ja) | 集積回路の製造方法 | |
| US7141469B2 (en) | Method of forming poly insulator poly capacitors by using a self-aligned salicide process | |
| JPH08330511A (ja) | 半導体装置とその製造方法 | |
| US7094694B2 (en) | Semiconductor device having MOS varactor and methods for fabricating the same | |
| KR100546723B1 (ko) | 반도체 소자의 폴리레지스터 형성방법 | |
| KR100563095B1 (ko) | 반도체 소자의 실리사이드 형성방법 | |
| KR100596879B1 (ko) | 반도체 소자의 폴리레지스터형성방법 | |
| JPH10144918A (ja) | 半導体装置及びその製造方法 | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR100386452B1 (ko) | 반도체 장치의 제조방법 | |
| KR100399893B1 (ko) | 아날로그 소자의 제조 방법 | |
| KR20050071119A (ko) | 반도체 소자의 폴리레지스터형성방법 | |
| US7186603B2 (en) | Method of forming notched gate structure | |
| KR100661229B1 (ko) | 반도체 소자의 핀형 트랜지스터 제조 방법 | |
| KR101102775B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000073372A (ko) | 반도체 소자의 제조방법 | |
| KR0161724B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100501542B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100215836B1 (ko) | 반도체 소자의 제조방법 | |
| US7253472B2 (en) | Method of fabricating semiconductor device employing selectivity poly deposition | |
| KR100460269B1 (ko) | 반도체 소자의 ｍｏｓ 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111220 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |