KR100532981B1 - 반도체소자 식각방법 - Google Patents
반도체소자 식각방법 Download PDFInfo
- Publication number
- KR100532981B1 KR100532981B1 KR10-1999-0048797A KR19990048797A KR100532981B1 KR 100532981 B1 KR100532981 B1 KR 100532981B1 KR 19990048797 A KR19990048797 A KR 19990048797A KR 100532981 B1 KR100532981 B1 KR 100532981B1
- Authority
- KR
- South Korea
- Prior art keywords
- titanium nitride
- fuse
- film
- insulating film
- etching
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 24
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자 식각방법에 관한 것으로, 종래 기술에 있어서 와이어 본딩시(Wire bonding) 금속배선을 형성하는 알루미늄 상부의 티타늄질화막과 퓨즈 상부의 금속간절연막을 동시에 식각하기 위해서는 각기 별도의 식각공정이 필요함으로써 제조공정의 증가로 인해 제작비용이 상승하는 것은 물론, 알루미늄의 손실을 줄이면서 티타늄질화막만을 식각할 경우에는 퓨즈 상부의 금속간절연막이 과도하게 식각되는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 와이어 본딩시 금속 패드(pad)를 열어주기 위해 혼합기체의 플라즈마(Plasma)를 이용하여 금속배선 상부의 티타늄질화막은 물론, 퓨즈 상부에 증착된 금속간절연막을 동시에 식각하는 식각방법을 제공하여, 혼합기체의 플라즈마를 이용하여 알루미늄 상부의 티타늄질화막을 퓨즈 상부에 증착된 금속간절연막과 동시에 식각함과 아울러 상기 퓨즈 상부에는 적정한 두께의 절연막이 형성되도록 함으로써, 공정을 단순화하여 소자의 제작비용을 절감하는 효과가 있다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 와이어 본딩(Wire bonding)시 금속 패드(Pad)를 열어주기 위해 혼합기체의 플라즈마(Plasma)를 이용하여 금속배선 상부의 티타늄질화막(TiN)은 물론, 퓨즈 상부에 증착된 금속간절연막을 동시에 식각하는 반도체소자 식각방법에 관한 것이다.
일반적으로, 반도체 메모리는 기판 상부에 LOCOS 공정을 통해 필드산화막을 형성하여 격리영역과 액티브(Active) 영역을 정의하고, 상기 기판의 상부전면에 게이트산화막과 다결정실리콘을 순차적으로 형성한 후 게이트 패터닝을 실시하여 액티브영역 상에 게이트를 형성하고, 상기 게이트가 형성된 기판 상에 이온주입을 통해 소스/드레인을 형성하고, 상기 구조물의 상부 전면에 절연층을 증착한 후 그 절연층에 콘택홀 및 전극과 커패시터를 형성하여 완성한다.
이후, 패키지(Package) 공정 중의 하나인 와이어 본딩시, 상기와 같이 소자가 형성된 기판 상의 금속 패드를 열어주기 위해 금속배선으로 사용하고 있는 알루미늄 상부의 티타늄질화막을 제거하는데, 이때 알루미늄의 손실을 방지하면서 퓨즈 상부에 증착된 금속간절연막을 적정 두께로 유지하는 공정은 매우 까다롭다.
그래서, 여러 가지 화학공정이 실시되고 있는데, 그 중에서 미국특허 제4,675,073호("TiN Etch Process")에서는 "CF4" 기체만을 이용한 티타늄질화막 식각공정이 소개된 바 있다.
여기서, 일반적인 반도체소자 식각방법을 첨부한 도1의 단면도를 참조하여 상세히 설명하면 다음과 같다.
소자가 형성된 반도체 메모리의 주변영역 기판(1) 상에 식각차단막(2)과 제1층간절연막(3)을 형성한 다음, 상기 구조물의 상부의 일측에 티타늄으로 퓨즈(4)를 패터닝한다.
그리고, 상기 퓨즈(4)가 형성된 구조물의 상부 전면에 제2층간절연막(5)을 증착한 다음, 상기 제2층간절연막(5) 상부에 포토레지스트를 도포하고, 노광 및 현상하여 적층된 절연막(3,5) 및 식각차단막(2)의 일부를 노출시키는 패턴을 형성하고, 그 노출된 상기 적층된 절연막(3,5) 및 식각차단막(2)의 일부를 식각하여 그 하부의 고농도 소스/드레인(미도시)를 노출시키는 콘택홀을 형성한다.
그리고, 상기 콘택홀에 제1티타늄질화막(8)과 도전성물질(14)을 순차적으로 채워 소자의 특정영역과 선택적으로 접속되는 제1콘택을 형성한다.
그리고, 상기 제1콘택과 접속되도록 제2층간절연막(5) 상부에 제1알루미늄(9)과 제2티타늄질화막(10)이 적층된 제1금속배선을 패터닝한다.
그리고, 상기 구조물 상부에 금속간절연막(6)을 증착한 다음, 상기 금속간절연막(6) 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 금속간절연막(6)의 일부를 노출시키는 패턴을 형성하고, 그 노출된 상기 금속간절연막(6)의 일부를 식각하여 그 하부의 제1금속배선이 노출되도록 콘택홀을 형성한다.
그리고, 상기 콘택홀에 제3티타늄질화막(11)과 도전성물질(14)을 순차적으로 채워 상기 제1금속배선과 선택적으로 접속된 제2콘택을 형성한다.
그리고, 상기 제2콘택과 접속되도록 금속간절연막(6) 상부에 제2알루미늄(12)과 제4티타늄질화막(13)이 적층된 제2금속배선을 패터닝한다.
여기서, 티타늄질화막(8,10,11,13)은 알루미늄(9,12)과 절연막(5,6) 사이의 비저항을 출이기 위해 600Å 두께로 증착한다.
그리고, 상기 금속배선이 형성된 구조물의 상부 전면에 PETEOS 산화막(7)을 적층하고 포토레지스트를 이용한 노광을 실시하는데, 포토레지스트를 도포한 후 제2금속배선 및 퓨즈(4)의 상부에 적층된 PETEOS 산화막(7)의 일부를 선택적으로 식각한 다음, 제4티타늄질화막(13)과 상기 선택적으로 식각된 퓨즈(4) 상부의 금속간절연막(6)을 각각 별도의 식각공정으로 식각하고, 포토레지스트를 제거한 후 세정을 실시한다.
여기서, 상기 PETEOS 산화막(7)을 식각할 때 제2알루미늄(12) 상부의 제4티타늄질화막(13)도 함께 식각할 경우, 상기 제4티타늄질화막(13)은 식각이 이루어지지 않은 채 상기 PETEOS 산화막(7) 및 금속간절연막(6)이 과도하게 식각되거나 상기 제4티타늄질화막(13)이 식각되면서 제2알루미늄(13)도 함께 손실되므로, 상기 제4티타늄질화막(13)과 금속간절연막(6)은 각각 별도의 공정으로 식각하게 된다.
즉, 상기에서와 같이 종래의 기술에 있어서 와이어 본딩시 금속배선을 형성하는 알루미늄 상부의 티타늄질화막과 퓨즈 상부의 금속간절연막을 동시에 식각하기 위해서는 각기 별도의 식각공정이 필요함으로써 제조공정의 증가로 인해 제작비용이 상승하는 것은 물론, 알루미늄의 손실을 줄이면서 티타늄질화막만을 식각할 경우에는 퓨즈 상부의 금속간절연막이 과도하게 식각되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 혼합기체의 플라즈마를 이용하여 금속배선을 형성하는 알루미늄 상부의 티타늄질화막을 식각함과 아울러 퓨즈 상의 금속간절연막을 동시에 식각하는 반도체소자 식각방법을 제공함에 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은 소자가 형성된 반도체 메모리의 주변영역 기판 상부에 퓨즈, 층간절연막, 콘택, 제1금속배선을 형성한 다음, 상기 구조물 상부 전면에 금속간절연막을 증착하는 공정과; 상기 금속간절연막이 증착된 구조물에 콘택을 형성한 다음, 알루미늄과 티타늄질화막이 적층된 제2금속배선을 패터닝 하고, 상기 금속배선이 형성된 구조물 상부 전면에 PETEOS 산화막을 적층하는 공정과; 상기 PETEOS 산화막의 일부를 선택적으로 식각한 다음, 상기 PETEOS 산화막이 식각된 구조물을 플라즈마 식각장비 내에 CF4+CHF3+Ar 가스를 이용한 플라즈마에 노출시켜, 알루미늄 상부의 티타늄질화막과 퓨즈 상부의 금속간절연막을 선택적으로 식각하는 공정으로 이루어진 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명 반도체소자 식각방법을 첨부한 도1의 단면도를 참조하여 상세히 설명하면 다음과 같다.
소자가 형성된 반도체 메모리의 주변영역 기판(1) 상에 식각차단막(2)과 제1층간절연막(3)을 형성한 다음, 상기 구조물의 상부의 일측에 티타늄으로 퓨즈(4)를 패터닝한다.
그리고, 상기 퓨즈(4)가 형성된 구조물의 상부 전면에 제2층간절연막(5)을 증착한 다음, 상기 제2층간절연막(5) 상부에 포토레지스트를 도포하고, 노광 및 현상하여 적층된 절연막(3,5) 및 식각차단막(2)의 일부를 노출시키는 패턴을 형성하고, 그 노출된 상기 적층된 절연막(3,5) 및 식각차단막(2)의 일부를 식각하여 그 하부의 고농도 소스/드레인(미도시)를 노출시키는 콘택홀을 형성한다.
그리고, 상기 콘택홀에 제1티타늄질화막(8)과 도전성물질(14)을 순차적으로 채워 소자의 특정영역과 선택적으로 접속되는 제1콘택을 형성한다.
그리고, 상기 제1콘택과 접속되도록 제2층간절연막(5) 상부에 제1알루미늄(9)과 제2티타늄질화막(10)이 적층된 제1금속배선을 패터닝한다.
그리고, 상기 구조물 상에 금속간절연막(6)을 증착한 다음, 상기 금속간절연막(6) 상부에 포토레지스트를 도포하고, 노광 및 현상하여 상기 금속간절연막(6)의 일부를 노출시키는 패턴을 형성하고, 그 노출된 상기 금속간절연막(6)의 일부를 식각하여 그 하부의 제1금속배선이 노출되도록 콘택홀을 형성한다.
그리고, 상기 콘택홀에 제3티타늄질화막(11)과 도전성물질(14)을 순차적으로 채워 상기 제1금속배선과 선택적으로 접속된 제2콘택을 형성한다.
그리고, 상기 제2콘택과 접속되도록 금속간절연막(6) 상부에 제2알루미늄(12)과 제4티타늄질화막(13)이 적층된 제2금속배선을 패터닝한다.
여기서, 티타늄질화막(8,10,11,13)은 알루미늄(9,12)과 절연막(5,6) 사이의 비저항을 출이기 위해 600Å 두께로 증착한다.
그리고, 상기 금속배선이 형성된 구조물의 상부 전면에 PETEOS 산화막(7)을 적층하고 포토레지스트를 이용한 노광을 실시하는데, 포토레지스트를 도포한 후 제2금속배선과 퓨즈(4) 상부에 적층된 PETEOS 산화막(7)의 일부를 선택적으로 식각한다.
그리고, 상기 구조물을 플라즈마 식각장비(미도시) 내에 CF4+CHF3+Ar 가스를 이용한 플라즈마에 노출시켜, 제2금속배선 상부의 제4티타늄질화막(13)과 퓨즈(4) 상부의 금속간절연막(6)을 선택적으로 식각한 다음, 포토레지스트를 제거한 후 세정을 실시한다.
여기서, 퓨즈(4) 상부의 절연막(5,6)은 5000Å 두께가 되도록 식각한다.
그리고, 상기 플라즈마 식각장비(미도시)는 전원을 1200∼1500W 범위로 하고, 압력은 1200∼1500 mTorr 범위로 하여 플라즈마를 발생시키고, 상기 CF4,CHF3,Ar 가스는 각각 100 mTorr,100 mTorr,1500 mTorr로 한다.
또한, 상기 플라즈마 식각에 의해 제4티타늄질화막(13)과 PETEOS 산화막(7)의 식각비는 1:10이고 제4티타늄질화막(13)과 제2알루미늄(12)의 식각비는 4:1이 되는데, 이에 따라 상기 제4티타늄질화막(13)은 PETEOS 산화막(7)에 비해 상대적으로 적게 식각되어 퓨즈(4) 상에 적정한 두께의 절연막(5,6)을 유지할 수 있게 되고, 제2알루미늄(12)은 상기 제4티타늄질화막(13)에 비해 상대적으로 적게 식각되어 상기 제4티타늄질화막(13)의 식각에 따른 손실이 줄어든다.
이상에서 설명한 바와 같이 본 발명은 혼합기체의 플라즈마를 이용하여 알루미늄 상부의 티타늄질화막을 퓨즈 상부에 증착된 금속간절연막과 동시에 식각함과 아울러 상기 퓨즈 상부에는 적정한 두께의 절연막이 형성되도록 함으로써, 공정을 단순화하여 소자의 제작비용을 절감하는 효과가 있다.
도1은 일반적인 반도체소자 식각방법에 의해 생성된 구조물의 단면도.
***도면의 주요 부분에 대한 부호의 설명***
1 : 기판 2 : 식각차단막
3,5 : 층간절연막 4 : 퓨즈
6 : 금속간절연막 7 : PETEOS 산화막
8,10,11,13 : 티타늄질화막 9,12 : 알루미늄
14 : 도전성물질
Claims (4)
- 소자가 형성된 반도체 메모리의 주변영역 기판 상부에 퓨즈, 층간절연막, 콘택, 제1금속배선을 형성한 다음, 상기 구조물 상부 전면에 금속간절연막을 증착하는 공정과; 상기 금속간절연막이 증착된 구조물에 콘택을 형성한 다음, 알루미늄과 티타늄질화막이 적층된 제2금속배선을 패터닝 하고, 상기 금속배선이 형성된 구조물 상부 전면에 PETEOS 산화막을 적층하는 공정과; 상기 PETEOS 산화막의 일부를 선택적으로 식각한 다음, 상기 PETEOS 산화막이 식각된 구조물을 플라즈마 식각장비 내에 CF4+CHF3+Ar 가스를 이용한 플라즈마에 노출시켜, 알루미늄 상부의 티타늄질화막과 퓨즈 상부의 금속간절연막을 선택적으로 식각하는 공정으로 이루어진 것을 특징으로 하는 반도체소자 식각방법.
- 제 1항에 있어서, 상기 플라즈마 식각장비의 전원은 1200∼1500W 범위인 것을 특징으로 하는 반도체소자 식각방법.
- 제 1항에 있어서, 상기 플라즈마 식각장비의 압력은 1200∼1500 mTorr 범위인 것을 특징으로 하는 반도체소자 식각방법.
- 제 1항에 있어서, 상기 CF4, CHF3, Ar 가스는 각각 100 mTorr, 100 mTorr, 1500 mTorr인 것을 특징으로 하는 반도체소자 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0048797A KR100532981B1 (ko) | 1999-11-05 | 1999-11-05 | 반도체소자 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0048797A KR100532981B1 (ko) | 1999-11-05 | 1999-11-05 | 반도체소자 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045490A KR20010045490A (ko) | 2001-06-05 |
| KR100532981B1 true KR100532981B1 (ko) | 2005-12-02 |
Family
ID=19618681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0048797A KR100532981B1 (ko) | 1999-11-05 | 1999-11-05 | 반도체소자 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100532981B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214389A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体装置の製造方法 |
| US5985765A (en) * | 1998-05-11 | 1999-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings |
| KR20010003523A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 반도체소자의 퓨즈 형성방법 |
-
1999
- 1999-11-05 KR KR10-1999-0048797A patent/KR100532981B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11214389A (ja) * | 1998-01-23 | 1999-08-06 | Toshiba Corp | 半導体装置の製造方法 |
| US5985765A (en) * | 1998-05-11 | 1999-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings |
| KR20010003523A (ko) * | 1999-06-23 | 2001-01-15 | 김영환 | 반도체소자의 퓨즈 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045490A (ko) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040023297A (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
| KR100338115B1 (ko) | 반도체소자의금속층형성방법 | |
| KR100382542B1 (ko) | 반도체 소자의 제조방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100696774B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20020002682A (ko) | 반도체 소자의 제조방법 | |
| KR100349692B1 (ko) | 강유전체 메모리 소자의 보호막 식각 방법 | |
| KR100407987B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| KR20040009790A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| KR19980054485A (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR20010066135A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20000026241A (ko) | 스택 콘택을 형성하여 다층 배선구조를 갖는반도체장치의 제조방법 | |
| KR19990005533A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR19990055168A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20000039691A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR960002649A (ko) | 다층절연막 구조를 갖는 반도체 장치 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |