KR100481424B1 - 칩 스케일 패키지의 제조 방법 - Google Patents

Abstract

본 발명은 칩 스케일 패키지의 제조 방법에 관한 것으로, 외부 접속 단자로서 솔더 볼 사용에 따른 문제점을 극복하고, 일정한 높이를 가지고, 높이의 조절이 용이하며, 파인 피치화에 대응할 수 있는 핀 리드를 갖는 칩 스케일 패키지를 제조하기 위하여, 하부면에 패터닝된 핀 리드를 갖는 배선 기판을 제조하고, 그 배선 기판의 상부면에 반도체 칩을 접착하고 반도체 칩과 핀 리드를 전기적으로 접속하여 액상의 봉지수지로 배선 기판의 상부면을 봉지하는 단계를 구비하는 칩 스케일 패키지의 제조 방법을 제공한다. 특히, 본 발명에 따른 배선 기판의 제조 단계는, 베이스 기판의 상부면을 복수의 요철이 형성되도록 하프 에칭하는 단계와, 핀 리드 고정물을 베이스 기판의 상부를 덮도록 형성하는 단계와, 철부 상의 핀 리드 고정물을 제거하는 단계와, 접속 구멍을 포함한 핀 리드 고정물 상에 배선 패턴을 형성하는 단계와, 와이어 본딩될 배선 패턴 부분을 제외한 핀 리드 고정물 상에 배선 보호층을 형성하는 단계 및 철부 아래의 베이스 기판 부분을 제거하여 핀 리드를 형성하는 단계를 구비한다.

Description

칩 스케일 패키지의 제조 방법{Method for manufacturing chip scale package}

본 발명은 칩 스케일 패키지의 제조 방법에 관한 것으로, 더욱 상세하게는 솔더 볼을 외부 접속 단자로서 사용하는 데에 따른 문제점을 극복하기 위하여 패터닝된 핀 리드를 갖는 칩 스케일 패키지의 제조 방법에 관한 것이다.

오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.

BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면(全面)을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 스케일 패키지(Chip Scale Package; CSP)이다. 칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다.

이와 같은 칩 스케일 패키지의 개발은, 기존 패키지와 동일한 신뢰성 확보, 저 비용(Low cost)을 실현하는 것과 기판에 실장 했을 경우 솔더 볼 접착 부위의 신뢰성 확보에 있다고 할 수 있다.

통상적으로 기판에 솔더 볼을 형성하는 단계는, 기판에 플럭스(flux)를 도포하는 단계와, 플럭스가 도포된 기판에 복수의 솔더 볼을 정렬하는 단계와, 정렬된 솔더 볼을 리플로우(reflow)시켜 기판에 융착하는 단계 및 솔더 볼 주위에 남아 있는 플럭스 및 찌꺼기를 세정하는 단계를 진행한다.

그런데, 솔더 볼의 크기가 200μm 내지 600μm로 작고, 패키지의 경박단소화에 따라 솔더 볼과 솔더 볼 사이의 거리가 가까워지기 때문에, 기판에 대한 솔더 볼의 정렬이 용이하지 않다. 그리고, 솔더 볼을 정렬하기 위하여 기판 상에 도포된 플럭스 또한 액상이며, 플럭스 사이의 간격이 가깝기 때문에, 인접한 플럭스끼리 붙는 부분이 생길 수 있으며, 그 플럭스 상에 정렬된 솔더 볼을 리플로우하는 과정에서 그 솔더 볼끼리 융착되어 쇼트(short)가 발생될 수 있다.

따라서, 본 발명의 목적은 솔더 볼 사용에 따른 종래의 문제점을 해결할 수 있는 패터닝된 핀 리드를 갖는 칩 스케일 패키지의 제조 방법을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 (a) 상부면과 하부면을 갖는 베이스 기판을 준비하는 단계와, (b) 베이스 기판의 상부면을 하프 에칭하여 복수의 요철(凹凸)을 형성하는 단계와, (c) 핀 리드 고정물을 베이스 기판의 상부면에 형성하는 단계와, (d) 철부 상의 핀 리드 고정물을 제거하여 접속 구멍을 형성하는 단계와, (e) 배선 패턴을 접속 구멍을 포함한 핀 리드 고정물 상에 형성하는 단계와, (f) 배선 보호층을 와이어 본딩될 배선 패턴 부분을 제외한 핀 리드 고정물 상에 형성하는 단계와, (g) 핀 리드를 철부 아래의 베이스 기판 부분을 제외한 베이스 기판을 제거하여 형성하는 단계와, (h) 반도체 칩을 배선 보호층 상에 접착하는 단계와, (i) 본딩 와이어로 반도체 칩과 노출된 배선 패턴을 전기적으로 연결하는 단계 및 (j) 베이스 기판의 일면 상의 반도체 칩과 전기적 연결 부분을 봉지하는 단계를 포함하는 칩 스케일 패키지의 제조 방법을 제공한다. 특히, 본 발명에 따른 제조 공정의 (a) 내지 (g) 단계는 핀 리드를 갖는 배선 기판을 형성하는 단계인 것을 특징으로 한다.

본 발명에 따른 베이스 기판은 철계 합금 또는 구리계 합금과 같은 도전성 양호한 금속 재질을 사용하는 것이 바람직하다.

본 발명에 따른 제조 공정에 있어서, (c) 단계는 핀 리드 고정물은 소정의 점도를 갖는 액상을 플라스틱 수지를 도포하여 형성하는 것이 바람직하다.

본 발명에 따른 제조 공정에 있어서, (j)단계는 소정의 점도를 갖는 액상의 봉지수지를 도포하여 형성하는 것이 바람직하다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 제조 방법에 의해 제조된 칩 스케일 패키지(100)를 나타내는 단면도이다. 도 1을 참조하여 본 발명에 따른 칩 스케일 패키지(100)를 설명하면, 핀 리드(24)가 형성된 배선 기판(20)에 반도체 칩(10)이 접착되고, 반도체 칩(10)이 접착된 배선 기판(20)의 상부가 봉지 수지(50)로 봉지된 구조를 갖는다.

배선 기판(20)은 기판 몸체를 형성하는 핀 리드 고정물(23; pin lead fixture)과, 핀 리드 고정물(23)을 관통하여 형성된 핀 리드(24; pin lead)와, 핀 리드 고정물(23)의 상부에 노출된 핀 리드(24) 부분에 연결되어 형성된 배선 패턴(26) 및 와이어 본딩될 배선 패턴 부분(26a; 이하, "기판 패드"라 한다)을 제외한 핀 리드 고정물(23) 상에 형성된 배선 보호층(28)으로 구성된다. 배선 보호층(28)은 반도체 칩(10)이 실장되는 부분에 형성된 칩 실장 영역(28a)과, 기판 패드(26a)를 제외한 외측에 형성되는 부분(28b)으로 이루어져 있다. 종래에는 기판과 솔더 볼을 별도로 제조하여 기판 상에 솔더 볼을 융착하였지만, 본 발명에 따른 핀 리드(24)는 배선 기판(20)을 제조하는 단계에서 형성된다.

반도체 칩(10)은 배선 기판의 칩 실장 영역(28a)에 접착제(30)에 의해 접착되고, 반도체 칩의 전극 패드(12)는 기판 패드(26a)와 본딩 와이어(40)에 의해 전기적으로 연결된다.

그리고, 배선 기판(20)의 상부면에 접착된 반도체 칩(10)과, 본딩 와이어(40)를 포함한 전기적 연결 부분이 봉지수지(50)로 봉지된 구조를 갖는다.

도 2는 도 1의 칩 스케일 패키지의 제조 방법(80)을 나타내는 공정 흐름도이다. 그리고, 도 3 내지 도 9는 도 2에 도시된 제조 방법(80)의 각 단계들을 보여주는 단면도이다. 도 2 내지 도 9를 참조하여 본 발명에 따른 제조 방법(80)의 한가지 실시예에 대하여 설명하겠다. 도면을 통틀어 동일한 도면 부호는 동일한 구성 요소를 나타낸다. 여기서, 도 3 내지 도 7은 핀 리드(23)를 갖는 배선 기판(20)의 제조 단계(60)를 보여준다.

본 실시예의 제조 공정은 상부면(21a)과 하부면(21b)을 갖는 평판 형태의 베이스 기판(21)을 준비하는 단계(61)로부터 시작된다. 베이스 기판(21)은 앞으로 진행될 공정에 의해 외부 접속 단자인 핀 리드로 형성될 부분으로서, 철(Fe)계 또는 구리(Cu)계 합금 등의 전도성이 양호한 금속 재질을 사용한다.

다음으로, 도 3에 도시된 바와 같이 베이스 기판(21)의 상부면(21a)을 하프 에칭(62; half etching)한다. 이때, 베이스 기판(21)의 상부면(21a)에 복수의 요철(22, 25; 凹凸)이 형성되도록 하프 에칭한다. 도면 부호 25는 요(凹)부를, 도면 부호 22는 철(凸)부를 가리킨다.

다음으로, 도 4에 도시된 바와 같이 베이스 기판(21)의 상부에 핀 리드 고정물(23)을 형성(63)한다. 핀 리드 고정물(23)은 소정의 점도를 갖는 액상의 플라스틱 수지를 베이스 기판의 요부(25)를 포함한 베이스 기판(21)의 상부를 덮을 수 있도록 도포하여 형성된다. 그리고, 핀 리드 고정물(23)은 형성될 핀 리드를 고정하는 역할을 하며, 배선 기판의 기판 몸체를 형성한다.

다음으로, 도 5에 도시된 바와 같이 접속 구멍(27)을 형성(64)한다. 베이스 기판의 철부(22) 상에 형성된 핀 리드 고정물(23)을 제거하여 베이스 기판의 철부(22)가 외부에 노출될 수 있도록 접속 구멍(27)을 형성한다. 본 발명의 실시예에서는 철부(22)의 중심 부분이 외부에 노출될 수 있도록 접속 구멍(27)을 형성하였지만, 철부 전체가 외부에 노출되도록 접속 구멍을 형성하여도 무방하다. 접속 구멍(27)을 형성하는 방법은 습식 또는 건식 식각 방법을 이용한다.

다음으로, 도 6은 배선 패턴(26)을 형성(65)하는 단계를 보여준다. 접속 구멍(27)을 포함한 핀 리드 고정물(23)의 상부에 반도체 칩과 전기적으로 연결될 배선 패턴(26)을 형성한다.

다음으로, 도 7에 도시된 바와 같이 핀 리드 고정물(23)의 상부에 형성된 배선 패턴(26)을 보호할 수 있는 비전도성 재질의 배선 보호층을 형성(28)한다. 와이어 본딩될 기판 패드(26a)를 제외한 핀 리드 고정물(23) 상에 배선 보호층(28)을 형성한다. 배선 보호층(28)은 반도체 칩이 실장되는 부분에 형성된 칩 실장 영역(28a)과, 기판 패드(26a)를 제외한 외측에 형성되는 부분(28b)으로 구분된다. 도면 부호 28c는 기판 패드(26a)가 노출된 부분을 가리킨다. 배선 보호층(28)으로 포토 솔더 레지스트(photo solder resist; PSR)를 사용할 수 있다.

다음으로, 도 8에 도시된 바와 같이 핀 리드(24)를 형성한다. 즉, 철부(도 5의 22) 아래의 베이스 기판 부분을 제외한 상기 베이스 기판을 하프 에칭으로 제거하여 핀 리드(24)를 형성한다. 본 발명의 실시예에서는 핀 리드(24) 부분을 제외한 베이스 기판은 완전히 제거되어 핀 리드 고정물의 하부면(23a)이 외부에 노출된다. 핀 리드(24)는 아래쪽으로 갈수록 점차적으로 폭이 좁아지는 스터드 범프(stud bump)의 형태를 갖는다.

여기서, 핀 리드 고정물의 하부면(23a)에 대하여 외부로 돌출된 핀 리드(24)의 높이는 베이스 기판(도 3의 21)의 두께 조절과, 베이스 기판의 상부면(도 3의 21a)을 하프 에칭하는 깊이에 따라서 조절할 수 있다. 그리고, 핀 리드(24)가 전술된 바와 같은 패터닝 공정을 통하여 형성되기 때문에, 일정한 높이를 갖는 핀 리드(24)의 형성이 용이하다.

이와 같은 전술된 공정에 의해 본 발명에 따른 배선 기판(20)이 제조되며, 도시되지는 않았지만 다수개의 칩 스케일 패키지를 동시에 제조할 수 있도록 여러개의 단위 배선 기판을 포함하고 있으며, 봉지 공정이 완료된 이후에 마지막 단계로 단위 칩 스케일 패키지로 분리하는 공정을 진행한다.

다음으로, 도 9에 도시된 바와 같이 배선 기판의 칩 실장 영역(28a)에 반도체 칩(10)을 접착제(30)를 이용하여 접착한다. 반도체 칩의 전극 패드(12)와 기판 패드(26a)를 본딩 와이어(40)에 의해 전기적으로 연결한다. 그리고, 배선 기판(20) 상부에 형성된 반도체 칩(10)과, 반도체 칩(10)과 배선 기판(20)의 전기적 연결 부분은 소정의 점도를 갖는 액상의 봉지수지(50)에 의해 봉지된다. 봉지수지(50)로는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)와 같은 액상의 플라스틱 수지가 사용된다.

다음으로, 봉지 수지(50)가 형성된 부분의 외측의 배선 기판(20)을 절단 수단(60)으로 절단하여 단위 칩 스케일 패키지(100)를 분리함으로써, 칩 스케일 패키지(100)의 제조 공정이 완료된다.

따라서, 본 발명의 구조를 따르면 외부 접속 단자인 핀 리드가 베이스 기판의 패터닝하여 형성되기 때문에, 종래의 플럭스 성분을 제거하기 위한 세정 공정 및 솔더 볼 융착을 위한 리플로우 공정에 따른 문제점을 해결할 수 있다.

그리고, 패터닝에 의해 핀 리드를 형성하기 때문에, 일정한 높이를 갖는 외부 접속 단자의 구현이 가능하며, 베이스 기판의 두께 조절과 하프 에칭 정도를 조절하여 핀 리드의 높이 제어가 용이하다.

또한, 패터닝에 의해 핀 리드를 형성하기 때문에, 외부 접속 단자의 파인 피치화에 대한 대응성이 솔더 볼보다는 양호하다.

도 1은 본 발명의 실시예에 따른 칩 스케일 패키지를 나타내는 단면도,

도 2는 도 1의 칩 스케일 패키지의 제조 방법을 나타내는 공정 흐름도,

도 3 내지 도 9는 도 2에 도시된 칩 스케일 패키지의 제조 방법의 각 단계들을 보여주는 단면도로서,

도 3은 베이스 기판의 상부면을 하프 에칭하는 단계를 보여주는 단면도,

도 4는 핀 리드 고정물을 도포하는 단계를 보여주는 단면도,

도 5는 접속 구멍을 형성하는 단계를 보여주는 단면도,

도 6은 배선 패턴을 형성하는 단계를 보여주는 단면도,

도 7은 배선 보호층을 형성하는 단계를 보여주는 단면도,

도 8은 핀 리드를 형성하는 단계를 보여주는 단면도,

도 9는 단위 패키지로 분리하는 단계를 보여주는 단면도이다.

* 도면의 주요 부분에 대한 설명 *

10 : 반도체 칩 20 : 배선 기판

21 : 베이스 기판 22 : 철(凸)부

23 : 핀 리드 고정물 24 : 핀 리드

25 : 요(凹)부 26 : 배선 패턴

26a : 기판 패드 27 : 접속 구멍

28 : 배선 보호층 30 : 접착제

40 : 본딩 와이어 50 : 봉지수지

100 : 칩 스케일 패키지

Claims (4)

1. (a) 상부면과 하부면을 갖는 베이스 기판을 준비하는 단계와;

   (b) 상기 베이스 기판의 상부면을 하프 에칭하여 복수의 요철(凹凸)을 형성하는 단계와;

   (c) 핀 리드 고정물을 상기 베이스 기판의 상부에 덮도록 형성하는 단계와;

   (d) 상기 철부 상의 핀 리드 고정물을 제거하여 접속 구멍을 형성하는 단계와;

   (e) 배선 패턴을 상기 접속 구멍을 포함한 상기 핀 리드 고정물 상에 형성하는 단계와;

   (f) 배선 보호층을 와이어 본딩될 상기 배선 패턴 부분을 제외한 상기 핀 리드 고정물 상에 형성하는 단계와;

   (g) 핀 리드를 상기 철부 아래의 상기 베이스 기판 부분을 제외한 상기 베이스 기판을 제거하여 형성하는 단계와;

   (h) 반도체 칩을 상기 배선 보호층 상에 접착하는 단계와;

   (i) 본딩 와이어로 상기 반도체 칩과 노출된 배선 패턴을 전기적으로 연결하는 단계; 및

   (j) 상기 베이스 기판의 일면 상의 반도체 칩과 전기적 연결 부분을 봉지하는 단계;를 포함하는 칩 스케일 패키지의 제조 방법.
2. 제 1항에 있어서, 상기 베이스 기판은 철계 합금 또는 구리계 합금과 같은 도전성이 양호한 금속 재질인 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
3. 제 1항에 있어서, 상기 (c) 단계는 소정의 점도를 갖는 액상의 플라스틱 수지를 도포하여 핀 리드 고정물을 형성하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.
4. 제 1항에 있어서, 상기 (j) 단계는 소정의 점도를 갖는 액상의 봉지 수지를 도포하여 형성하는 것을 특징으로 하는 칩 스케일 패키지의 제조 방법.