KR100475897B1 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- KR100475897B1 KR100475897B1 KR1019970077478A KR19970077478A KR100475897B1 KR 100475897 B1 KR100475897 B1 KR 100475897B1 KR 1019970077478 A KR1019970077478 A KR 1019970077478A KR 19970077478 A KR19970077478 A KR 19970077478A KR 100475897 B1 KR100475897 B1 KR 100475897B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten silicide
- doped polysilicon
- oxide film
- layer
- silicon oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 29
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 5
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- 238000009279 wet oxidation reaction Methods 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 abstract description 14
- 239000011737 fluorine Substances 0.000 abstract description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 8
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 8
- 239000011574 phosphorus Substances 0.000 abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 abstract description 7
- 239000010937 tungsten Substances 0.000 abstract description 7
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 238000005137 deposition process Methods 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 2
- 230000001590 oxidative effect Effects 0.000 abstract 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 12
- 238000000151 deposition Methods 0.000 description 9
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000012495 reaction gas Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000008096 xylene Substances 0.000 description 3
- UZPZYFDULMKDMB-UHFFFAOYSA-N 1,2-dichloro-3,4-dimethylbenzene Chemical group CC1=CC=C(Cl)C(Cl)=C1C UZPZYFDULMKDMB-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속하는 기술 분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 반도체 소자의 제조 방법에 관한 것임.The present invention relates to a method for manufacturing a semiconductor device.
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
텅스텐 폴리사이드 구조의 게이트 제조시, WF6을 환원기체로 하여 텅스텐 실리사이드층을 형성하고 후속 열공정을 진행할 때 텅스텐 실리사이드층 내의 불소가 게이트 산화막쪽으로 확산하여 게이트 산화막의 유전율을 낮추고 두께를 증가시키며, 도프트 폴리실리콘 내의 인이 텅스텐 실리사이드의 증착 표면으로 확산하여 산화 특성 및 텅스텐 실리사이드층의 접착 강도를 저하시키는 문제점을 해결하기 위함.When manufacturing a tungsten polyside structure gate, a tungsten silicide layer is formed using WF 6 as a reducing gas and fluorine in the tungsten silicide layer diffuses toward the gate oxide layer in a subsequent thermal process, thereby decreasing the dielectric constant of the gate oxide layer and increasing the thickness thereof. To solve the problem that phosphorus in the doped polysilicon diffuses to the deposition surface of the tungsten silicide to reduce the oxidizing property and the adhesive strength of the tungsten silicide layer.
3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention
이러한 문제점을 해결하기 위하여, 텅스텐 폴리사이드 구조의 게이트 제조시 도프트 폴리실리콘 표면에 실리콘산화막을 형성하여 전도성 확산 방지막으로 사용하여, 후속 텅스텐 실리사이드 증착 공정시 발생하는 불소 및 인의 확산을 방지하므로써 GOI 특성을 개선시킬 수 있음.In order to solve this problem, the silicon oxide film is formed on the surface of the doped polysilicon as a conductive diffusion barrier during the production of the gate of the tungsten polyside structure to prevent the diffusion of fluorine and phosphorus generated during the subsequent tungsten silicide deposition process. Can improve.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로 특히, 텅스텐 폴리사이드(W-polycide) 구조의 게이트 제조시 도프트(doped) 폴리실리콘 표면에 실리콘산화막(SiO2)을 형성하여 전도성 확산 방지막으로 사용하여, 후속 텅스텐 실리사이드 증착 공정시 발생하는 불소(F) 및 인(P)의 확산을 방지하므로써 소자의 GOI(Gte Oxide Integrity ;GOI) 특성을 개선시킬 수 있는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device. In particular, a silicon oxide film (SiO 2 ) is formed on a surface of a doped polysilicon when a gate having a tungsten polyside structure is used to form a conductive diffusion barrier layer. In addition, the present invention relates to a method for manufacturing a semiconductor device capable of improving GOI (Gte Oxide Integrity (GOI)) characteristics of a device by preventing diffusion of fluorine (F) and phosphorus (P) generated in a subsequent tungsten silicide deposition process.
텅스텐 폴리사이드 구조의 게이트는 종래의 폴리실리콘을 대신하여 소자의 고집적화에 따른 신호 처리 속도 개선의 측면에서 주로 사용되고 있다. 일반적으로 텅스텐 실리사이드(WSix)는 SiH4(monosilane ;MS)를 WF6으로 환원시켜 증착하는 MS 공정과 SiH2Cl2(dichlorosilane ;DCS)를 WF6으로 환원시켜 증착하는 DCS 공정에 의해서 증착된다. DCS 공정과 MS 공정 모두 실리콘 소스 기체의 환원기체로서 WF6을 이용하므로 증착된 텅스텐 실리사이드층 내에 각각 1016∼1017 at./㎤, 1019∼1020 at./㎤의 농도로 불소(F)가 함유된다. 이때, 텅스텐 실리사이드층 내의 불소는 후속 열공정 진행시 게이트 산화막쪽으로 확산하여 게이트 유전율을 낮추고 두께를 증가시키며 소자의 캐패시턴스를 저하시킬 뿐만 아니라, 도프트(doped) 폴리실리콘/게이트 계면에 고정 전하 영역(fixed charge center)을 형성하여 GOI 특성을 저하시킨다. 따라서 MS 공정에 비해서 DCS 공정이 선호되지만, DCS 공정에 의해서 텅스텐 실리사이드층을 증착하는 경우에도 1016∼1017 at./㎤의 농도로 불소가 텅스텐 실리사이드층 내에 함유되므로 불소의 확산을 차단함과 동시에 전기 전도성을 갖는 확산 방지막이 필요하게 된다. 또한 DCS 공정의 경우 텅스텐 실리사이드가 550∼650℃의 증착온도에서 증착되므로 하부 도프트 폴리실리콘 내의 인(P)이 텅스텐 실리사이드의 증착 표면으로 확산하여 텅스텐 실리사이드/도프트 폴리실리콘 계면에서 텅스텐-리치(rich)조성이 확보되어 산화 특성 및 텅스텐 실리사이드층의 접착 강도가 저하되는 문제점이 있다.The gate of the tungsten polyside structure is mainly used in view of improving the signal processing speed due to the high integration of the device in place of the conventional polysilicon. In general, a tungsten silicide (WSix) is SiH 4 is deposited by the DCS process of deposition was reduced by;; (DCS dichlorosilane) to WF 6 MS process and the SiH 2 Cl 2 for depositing by reduction of (monosilane MS) as WF 6. Both the DCS and MS processes use WF 6 as the reducing gas of the silicon source gas, so that the fluorine (F) concentrations in the deposited tungsten silicide layers are 10 16 to 10 17 at./cm 3 and 10 19 to 10 20 at./cm 3, respectively. ) Is contained. At this time, the fluorine in the tungsten silicide layer diffuses toward the gate oxide layer during the subsequent thermal process, thereby lowering the gate dielectric constant, increasing the thickness, and decreasing the capacitance of the device, as well as the fixed charge region at the doped polysilicon / gate interface. fixed charge center) to reduce GOI characteristics. Therefore, the DCS process is preferred to the MS process, but even when the tungsten silicide layer is deposited by the DCS process, fluorine is contained in the tungsten silicide layer at a concentration of 10 16 to 10 17 at./cm 3, thereby preventing the diffusion of fluorine. At the same time, there is a need for a diffusion barrier that has electrical conductivity. In addition, in the DCS process, tungsten silicide is deposited at a deposition temperature of 550 to 650 ° C., so phosphorus (P) in the lower doped polysilicon diffuses to the deposition surface of the tungsten silicide and the tungsten silicide (tungsten-rich) at the tungsten silicide / doped polysilicon interface. rich) composition is secured, there is a problem that the oxidation characteristics and the adhesive strength of the tungsten silicide layer is reduced.
따라서, 본 발명은 텅스텐 폴리사이드 구조의 게이트 제조시 도프트 폴리실리콘을 증착한 후 산소가스를 이용한 건식산화로 도프트 폴리실리콘층 표면에 실리콘 산화막층을 형성시키므로써 후속 텅스텐 실리사이드 증착 공정시 발생하는 불소가 게이트 산화막쪽으로 확산하고 도프트 폴리실리콘층 내의 인이 텅스텐 실리사이드쪽으로 확산하는 것을 방지할 수 있는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.Therefore, the present invention forms a silicon oxide layer on the surface of the doped polysilicon layer by dry oxidation using oxygen gas after depositing the doped polysilicon during the gate fabrication of the tungsten polyside structure, which occurs during the subsequent tungsten silicide deposition process. It is an object of the present invention to provide a method for manufacturing a semiconductor device capable of preventing fluorine from diffusing toward the gate oxide film and phosphorus in the doped polysilicon layer from diffusing to the tungsten silicide.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은 기판 상부에 게이트 산화막 및 도프트 폴리실리콘층을 순차적으로 형성하는 단계와, 상기 도프트 폴리실리콘층 형성후 건식산화 공정을 실시하여 확산 방지막으로 작용하는 실리콘 산화막을 형성하는 단계와, 상기 실리콘 산화막 상부에 텅스텐 실리사이드층을 형성하는 단계를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating a semiconductor device, the method including sequentially forming a gate oxide film and a doped polysilicon layer on a substrate, and performing a dry oxidation process after forming the doped polysilicon layer. Forming a silicon oxide film serving as a diffusion barrier, and forming a tungsten silicide layer on the silicon oxide film.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도 1(a) 내지 1(c)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method of manufacturing a semiconductor device according to the present invention.
도 1(a)에 도시된 바와 같이, 기판(11) 상부에 게이트 산화막(12) 및 도프트 폴리실리콘층(13)을 순차적으로 형성한다. 이때 도프트 폴리실리콘층(13)은 500 내지 700℃의 증착온도에서 화학기상증착(Chemical Vapor Deposition ;CVD)법을 이용하여 증착된다. 또한 도프트 폴리실리콘층을 형성하기 위한 반응 기체로는 사일렌(SiH4) 가스를 사용하고 도펀트로는 PH3 가스를 사용하며, 이때 SiH4와 PH3와의 혼합비는 1.1 : 1.5 내지 1.5 : 1.8 정도로 한다. 또한 게이트 산화막(12)의 두께는 50 내지 100Å으로 하고 도프트 폴리실리콘막(13)의 두께는 500 내지 1000Å이 되도록 한다.As shown in FIG. 1A, a
도 1(b)에 도시된 바와 같이, 도프트 폴리실리콘층(13) 상부에 실리콘 산화막(14)을 형성한다. 이때 실리콘 산화막(14)은 도프트 폴리실리콘층(13)을 증착한 후 인-시투(in-situ)로 증착 후반부에 산소(O2)가스만을 주입시키므로써 도프트 폴리실리콘층(13)의 표면을 건식산화하므로써 형성된다. 이와 같이 하여 형성된 실리콘 산화막(14)의 두께는 5 내지 30Å이며, 건식산화시에는 3 내지 7SLM의 산소 가스를 1 내지 10분동안 유입시킨다.As shown in FIG. 1B, a
또한, 상기 실리콘 산화막을 형성하기 위한 산화 공정은 수소 : 산소의 비율을 1:0.9 내지 1;1.5로 하여 3 내지 15SLM의 가스를 1 내지 30분 동안 유입시켜 수행되는 습식산화공정을 통해서도 형성할 수 있다.In addition, the oxidation process for forming the silicon oxide film may be formed through a wet oxidation process performed by introducing a gas of 3 to 15 SLM for 1 to 30 minutes with a hydrogen: oxygen ratio of 1: 0.9 to 1; 1.5. have.
이후, 도 1(c)에 도시된 바와 같이, 실리콘 산화막(14) 상부에 텅스텐 실리사이드층(15)을 형성한다. 이때, 텅스텐 실리사이드층(15)은 500 내지 650℃의 증착 온도에서 CVD법을 이용하여 500 내지 1000Å의 두께로 증착한다. 또한 반응기체로서 디클로로사일렌(SiH2Cl2)과 WF6을 사용할 경우 디클로로사일렌과 WF6 가스의 혼합비는 2-3 : 1-1.5로 하며, 반응기체로서 사일렌(SiH4)과 WF6을 사용할 경우 사일렌과 WF6 가스의 혼합비는 2-3.5 : 1로 한다. 그리고 텅스텐 실리사이드층(15) 내 실리콘의 화학량론적 당량비 x는 도프트 폴리실리콘층(13)과의 접착 강도 증가와 산화 특성의 향상을 위하여 2 내지 2.8로 한다. 텅스텐 실리사이드층(15)은 후속 열공정에 의해서 그 결정 구조가 육방격자 구조에서 정방격자 구조로 변화되며 열공정시의 온도는 600 내지 900℃로 한다.Thereafter, as shown in FIG. 1C, a
이렇게 하여, 실리콘 산화막(14)은 텅스텐 실리사이드의 증착 과정에서 도프트 폴리실리콘층(13)에서의 인의 외부 확산을 막아주고 W-리치(rich) 계면 형성을 막아주게 된다. 또한 실리콘 산화막(14) 자체는 일정한 유전 상수를 가지고 전기적 절연성을 갖지만, 후속 열공정이 진행되는 동안 불소의 확산 방지막 역할을 하여 불소가 실리콘 산화막(14)에 트랩(trap)되고 그 양이 점점 증가됨에 따라 실리콘 산화막(14)이 유전율은 감소하고 두께는 증가되어 전기적 절연성은 계속 감소하게 된다. 따라서, 불소의 확산 방지막 역할에 의해 트랩되는 불소의 양이 많아질수록 전지전도성은 향상되어 최종적으로 전기 전도성을 가진 Si-F-O의 삼원계로 이루어진 막이 형성된다. 이렇게 하여 이 실리콘 산화막(14)은 의해 하부층인 도프트 폴리실리콘층(13) 내 인과 상부층인 텅스텐 실리사이드층의 불소에 대한 확산 방지막 역할을 하게 된다.In this way, the
상술한 바와 같이 본 발명에 따르면 도프트 폴리실리콘층 내 인의 확산이 억제되어 실리콘-리치 계면이 확보되어 텅스텐 시릴사이드층과 도프트 폴리실리콘층 간의 접착 강도가 증가되고 산화 특성이 개선되며, 익스-시투(ex-situ) 폴리사이드 공정에서 도프트 폴리실리콘을 증착한 후 실리사이드를 증착하는 공정에서 자연 산화막을 제거하는 세정 공정을 배제할 수 있다. 또한 실리콘 산화막층으로 인하여 텅스텐 실리사이드층 내의 불소 확산이 방지되므로 GOI 특성을 개성할 수 있고 텅스텐 실리사이드층과 도프트 폴리실리콘층의 계면에서의 그루빙 현상이 배제되므로 전기적 특성을 향상시킬 수 있으며, 후속 열공정시 도프트 폴리실리콘 내의 도펀트 재분포 현상이 억제되어 도프트 폴리실리콘의 저항 균일성을 배가시킬 수 있고 도프트 폴리실리콘을 증착한 장비에 산소 가스만을 주입하여 건식 산화하므로 공정이 간단한 탁월한 효과가 있다.As described above, according to the present invention, diffusion of phosphorus in the doped polysilicon layer is suppressed to secure a silicon-rich interface, thereby increasing the adhesive strength between the tungsten silylside layer and the doped polysilicon layer and improving the oxidation characteristics. After the doped polysilicon is deposited in the ex-situ polyside process, the cleaning process of removing the native oxide layer may be excluded from the silicide deposition process. In addition, fluorine diffusion in the tungsten silicide layer is prevented due to the silicon oxide layer, so that GOI characteristics can be personalized, and grooving at the interface between the tungsten silicide layer and the doped polysilicon layer is excluded, thereby improving electrical characteristics. The dopant redistribution in doped polysilicon is suppressed during the thermal process, which can double the resistance uniformity of the doped polysilicon and inject dry oxygen by injecting only oxygen gas into the equipment on which the doped polysilicon is deposited. have.
도 1(a) 내지 1(c)는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.1 (a) to 1 (c) are cross-sectional views of devices sequentially shown to explain a method for manufacturing a semiconductor device according to the present invention.
<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>
11 : 기판 12 : 게이트 산화막11
13 : 도프트 폴리실리콘층 14 : 실리콘 산화막13: doped polysilicon layer 14: silicon oxide film
15 : 텅스텐 실리사이드층15: tungsten silicide layer
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077478A KR100475897B1 (en) | 1997-12-29 | 1997-12-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077478A KR100475897B1 (en) | 1997-12-29 | 1997-12-29 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990057427A KR19990057427A (en) | 1999-07-15 |
| KR100475897B1 true KR100475897B1 (en) | 2005-06-21 |
Family
ID=37303003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077478A KR100475897B1 (en) | 1997-12-29 | 1997-12-29 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100475897B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104203A (en) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH08330450A (en) * | 1995-05-30 | 1996-12-13 | Matsushita Electron Corp | Semiconductor storage device and its manufacture |
| JPH098298A (en) * | 1995-06-26 | 1997-01-10 | Nec Corp | Manufacture of semiconductor device |
| KR970018661A (en) * | 1995-09-21 | 1997-04-30 | 김광호 | Tungsten Polyside Gate Electrode Formation Method With Barrier Layer |
| US5668394A (en) * | 1993-06-24 | 1997-09-16 | United Microelectronics Corporation | Prevention of fluorine-induced gate oxide degradation in WSi polycide structure |
-
1997
- 1997-12-29 KR KR1019970077478A patent/KR100475897B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104203A (en) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| US5668394A (en) * | 1993-06-24 | 1997-09-16 | United Microelectronics Corporation | Prevention of fluorine-induced gate oxide degradation in WSi polycide structure |
| JPH08330450A (en) * | 1995-05-30 | 1996-12-13 | Matsushita Electron Corp | Semiconductor storage device and its manufacture |
| JPH098298A (en) * | 1995-06-26 | 1997-01-10 | Nec Corp | Manufacture of semiconductor device |
| KR970018661A (en) * | 1995-09-21 | 1997-04-30 | 김광호 | Tungsten Polyside Gate Electrode Formation Method With Barrier Layer |
Non-Patent Citations (1)
| Title |
|---|
| 미국특허 제5,668.394호 사본 1부 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990057427A (en) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012299B1 (en) | Method of forming boron doped silicon layer and semiconductor | |
| US6677213B1 (en) | SONOS structure including a deuterated oxide-silicon interface and method for making the same | |
| US7544996B2 (en) | Methods of fabricating a semiconductor device having a metal gate pattern | |
| KR100282413B1 (en) | Thin film formation method using nitrous oxide gas | |
| KR100192017B1 (en) | Fabrication process of semiconductor device | |
| US6746952B2 (en) | Diffusion barrier layer for semiconductor wafer fabrication | |
| US20080054400A1 (en) | Capacitor and method of manufacturing the same | |
| KR100652426B1 (en) | Capacitor of semiconductor device for preventing infiltration of dopants and method for fabricating the same | |
| KR100475897B1 (en) | Manufacturing method of semiconductor device | |
| JP3247242B2 (en) | Method for manufacturing semiconductor device | |
| JPH1197683A (en) | Semiconductor device and manufacture thereof | |
| KR100361864B1 (en) | Fabricating method for semiconductor device | |
| KR100340899B1 (en) | Method of forming a silicide layer | |
| KR100325699B1 (en) | Method of forming a tungsten- metal gate structure in a semiconductor device | |
| JPH10125617A (en) | Method of manufacturing semiconductor device | |
| KR100315018B1 (en) | Method for forming charge storage electrode of DRAM device | |
| KR100237022B1 (en) | Forming method of dielectric film of capacitor | |
| KR100296960B1 (en) | Method for forming polysilicon layer of semiconductor device | |
| KR100294825B1 (en) | Contact Forming Method of Semiconductor Device | |
| KR100530149B1 (en) | Method for manufacturing gate electrode of semiconductor device | |
| KR100260520B1 (en) | Method of forming a contact of semiconductor device | |
| KR100504434B1 (en) | Method of forming capacitor | |
| KR19980040125A (en) | Method of forming polyside electrode of semiconductor device | |
| KR100203743B1 (en) | Method of fabrication semiconductor device | |
| KR100494127B1 (en) | Method for forming plug in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110222 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |