KR100463175B1 - Method for preventing metal corrosion of semiconductor - Google Patents
Method for preventing metal corrosion of semiconductor Download PDFInfo
- Publication number
- KR100463175B1 KR100463175B1 KR10-2003-0006409A KR20030006409A KR100463175B1 KR 100463175 B1 KR100463175 B1 KR 100463175B1 KR 20030006409 A KR20030006409 A KR 20030006409A KR 100463175 B1 KR100463175 B1 KR 100463175B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- metal
- sog
- corrosion
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명의 목적은 에칭 후 SOG를 기체형태로 분사하여 금속층에 흡착시킴으로써 외부의 수분기와의 반응을 차단하여 금속 배선의 부식 방지와 자체 저항 및 콘택 저항의 증가를 억제할 수 있는 반도체 소자의 금속 배선 부식 방지 방법을 제공함에 있다.An object of the present invention is to prevent the corrosion of the metal wiring and the increase in self-resistance and contact resistance by blocking the reaction with the external moisture groups by spraying SOG in the gas form and adsorbed to the metal layer after etching, so as to adsorb the metal layer. To provide a method for preventing corrosion.
이에 본 발명은 플라즈마 건식 식각 공정을 통해 웨이퍼 상에 형성한 금속 배선을 후처리하는 방법에 있어서, 식각공정 후 진공상태에서 소자의 금속배선 상에 HSQ SOG를 기체상태로 분사하여 Cl성분을 흡수하는 제1공정과; 금속 배선에 잔류하는 레지스트를 제거하는 제2공정을 포함하는 반도체 소자의 금속배선 부식 방지방법을 제공한다.Accordingly, the present invention is a method for post-processing a metal wiring formed on a wafer through a plasma dry etching process, by absorbing the Cl component by spraying HSQ SOG in a gaseous state on the metal wiring of the device in a vacuum state after the etching process. A first step; Provided is a method for preventing corrosion of metal wiring in a semiconductor device comprising a second step of removing a resist remaining in the metal wiring.
Description
본 발명은 본 발명은 반도체 소자의 금속 배선 부식 방지방법에 관한 것으로, 더욱 상세하게는 패터닝한 알루미늄 합금 계열의 금속 배선을 후처리하여 부식을 방지할 수 있도록 된 반도체 소자의 금속 배선 부식 방지 방법에 관한 것이다.The present invention relates to a method for preventing corrosion of metal wires in semiconductor devices. More particularly, the present invention relates to a method for preventing corrosion of metal wires in semiconductor devices that can prevent corrosion by post-processing patterned aluminum alloy-based metal wires. It is about.
잘 알려진 바와 같이, 반도체 소자를 제조하는데 있어서는 다양한 형태의 금속 배선(예를 들면, 알루미늄 합금 금속 배선)을 형성하기 위한 식각 공정(또는 패터닝 공정)을 필요로 하는데, 알루미늄 합금을 임의의 패턴으로 식각하여 금속 배선을 형성하는 전형적인 식각 공정으로는 플라즈마를 이용하는 건식 식각 공정이 있다.As is well known, the manufacture of semiconductor devices requires etching processes (or patterning processes) to form various types of metal interconnects (eg, aluminum alloy metal interconnects), which etch aluminum alloys in arbitrary patterns. A typical etching process for forming metal wirings is a dry etching process using plasma.
금속배선용 금속층의 건식식각은 주식각 가스로 BCl3, Cl2, SF6등을 사용한다. BCl3의 'B'는 일반적으로 폴리머를 잘 형성하므로 알루미늄 식각시 알루미늄 식각부위에 폴리머로 이루어진 측벽을 형성하고, SF6의 'F'는 배리어 금속을 제거하는 주식각제로 사용되고, Cl2는 알루미늄을 제거하기 위한 주식각제로 이용된다.Dry etching of the metal layer for metal wiring uses BCl 3 , Cl 2 , SF 6, etc. as the stock angle gas. Since 'B' of BCl 3 generally forms a polymer well, it forms a polymer sidewall on an aluminum etched portion during aluminum etching, and 'F' of SF 6 is used as a staple remover for removing barrier metals, and Cl 2 is used as an aluminum It is used as a stock depreciation to remove
그러나, 배선형성을 위한 패터닝 직후의 알루미늄층의 노출 부위는 식각제에 포함된 염소기와 결합하여 AlxCly를 형성하여 노출 부위를 부식시키게 된다.However, the exposed portion of the aluminum layer immediately after patterning for wiring formation combines with the chlorine group included in the etchant to form AlxCly to corrode the exposed portion.
즉, 반도체 제조공정의 금속 배선 증착 공정에서 에칭 진행 후 포토레지스트 제거를 즉시 하지 않으면 알루미늄 배선에 부식 문제가 발생하게 된다.In other words, if the photoresist is not removed immediately after the etching process in the metal wiring deposition process of the semiconductor manufacturing process, corrosion problems occur in the aluminum wiring.
이는 에칭시에 사용하는 가스인 Cl2가 알루미늄과 반응하여 AlCl3형태의 화합물로 변하게 되는 데 에칭후 대기중에 노출되게 되면 대기중의 수분기(H2O)와 반응하여 부식이 진행하게 되는 것이다.This is because the gas used for etching Cl 2 reacts with aluminum to change into an AlCl 3 type compound, and when it is exposed to the atmosphere after etching, it reacts with atmospheric water (H 2 O) to cause corrosion. .
따라서 보통 진공상태에서 바로 포토레지스트 제거를 실시하는 것이 일반적이다.Therefore, it is common to perform photoresist removal immediately under vacuum.
즉, 상기한 바와 같이 플라즈마 건식 식각 공정 후에 금속 배선의 표면에 잔류하는 부식 요인을 제거하는 종래의 방법으로는 H2O 플라즈마와 O2플라즈마를 이용하는 방법이 주로 사용된다.That is, as described above, as a conventional method of removing the corrosion factor remaining on the surface of the metal wiring after the plasma dry etching process, a method using H 2 O plasma and O 2 plasma is mainly used.
상기한 종래 방법은 웨이퍼 상에 형성된 알루미늄 합금을 염소계(Cl2, BCl3) 플라즈마를 이용한 건식 식각으로 패터닝하여 금속 배선을 형성한 후, 인-시튜(in situ)로 금속 배선의 표면에 잔류하는 Cl을 제거하기 위하여, H2O 플라즈마를 사용하여 의도적으로 HCl을 형성한 후에 펌핑으로 배기하고, 이어서 O2플라즈마를 이용하여 금속 배선의 표면에 잔류하는 레지스트를 제거한다.According to the conventional method, the aluminum alloy formed on the wafer is patterned by dry etching using a chlorine-based (Cl 2 , BCl 3 ) plasma to form a metal wiring, and then remaining on the surface of the metal wiring in situ. In order to remove Cl, HCl is intentionally formed using H 2 O plasma and then exhausted by pumping, followed by removal of the resist remaining on the surface of the metal wiring using O 2 plasma.
그러나, 상술한 바와 같은 종래의 금속 배선 후처리 방법은, H2O 플라즈마를 이용하기 때문에 O, H 라디칼이 발생하는데, 이러한 라디칼이 잔류하는 Cl과 반응하여 HCl을 형성하기 때문에 부식을 방지하고 레지스트를 제거할 수 있지만, 부식 방지 과정에서 레지스트 표면에 존재하는 폴리머와 반응함으로써 오히려 레지스트 표면이 산화되어 경화되는 현상이 야기되고, 이러한 레지스트의 경화는 후속하는 O2플라즈마 공정에서 레지스트가 완전히 제거되지 않는 문제점을 야기시켜, 완벽한 부식 방지를 실현할 수 없게 함으로써 반도체 소자의 신뢰성을 떨어뜨리는 요인으로 작용하고 있다.However, in the conventional metal wiring post-processing method as described above, O and H radicals are generated because H 2 O plasma is used, and these radicals react with remaining Cl to form HCl, thereby preventing corrosion and resisting. Can be removed, but reaction with the polymer present on the resist surface in the course of corrosion prevents the resist surface from being oxidized and cured, which hardening of the resist does not completely remove the resist in subsequent O 2 plasma processes. It causes a problem and makes it impossible to implement | achieve a complete corrosion protection, and it acts as a factor which reduces the reliability of a semiconductor element.
또한, 제조 장비상의 문제로 에칭 후 바로 대기 중에 공정 웨이퍼를 꺼내야 하는 경우도 발생하는 데, 이때에는 포토레지스트 제거가 즉시 이루어지지 않음으로써 부식이 발생할 우려가 있다.In addition, a problem arises in manufacturing equipment that requires the removal of the process wafer in the air immediately after etching, in which case the photoresist is not immediately removed, which may cause corrosion.
이에 본 발명은 상기와 같은 제반 문제점을 해결하기 위하여 안출된 것으로, 에칭 후 SOG를 기체형태로 분사하여 금속층에 흡착시킴으로써 외부의 수분기와의 반응을 차단하여 금속 배선의 부식 방지와 자체 저항 및 콘택 저항의 증가를 억제할 수 있는 반도체 소자의 금속 배선 부식 방지 방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by spraying SOG in the form of a gas after the etching to adsorb to the metal layer to block the reaction with the external moisture groups to prevent corrosion of the metal wiring and self-resistance and contact resistance SUMMARY OF THE INVENTION An object of the present invention is to provide a method for preventing corrosion of metal wires in a semiconductor device capable of suppressing an increase in the number of layers.
도 1a 및 도 1c는 본 발명의 금속배선 부식 방지방법에 따른 각 공정의 개략적인 공정단면도이다.1A and 1C are schematic process cross-sectional views of each process according to the metal wire corrosion prevention method of the present invention.
상기한 바와 같은 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,
플라즈마 건식 식각 공정을 통해 웨이퍼 상에 형성한 금속 배선을 후처리하는 방법에 있어서,In the method of post-processing a metal wiring formed on the wafer through a plasma dry etching process,
식각공정 후 진공상태에서 소자의 금속배선 상에 SOG(spin on glass)를 가스형태로 챔버내에 분사하여 Cl성분을 희석시키는 제1공정과,A first step of diluting Cl by spraying SOG (spin on glass) into the chamber in a gaseous form on the metallization of the device in a vacuum state after the etching process;
금속 배선에 잔류하는 레지스트를 제거하는 제2공정을 포함한다.And a second step of removing the resist remaining in the metal wiring.
여기서 상기 제1공정은 동일 장비 내에서 챔버만을 옮겨 진행시킴으로써 진공상태를 그대로 유지시킴이 바람직하다.Here, the first step is preferably to maintain the vacuum state by moving only the chamber in the same equipment.
그리고 상기 SOG는 하이드로젠 SOG(HSQ : Hydrogen Silsequioxane(이하 HSQ SOG 라 칭한다))를 기체상태로 분사하는 구조로 되어 있으며 이때 분사조건은 1 Torr 이상의 압력과, 150℃ 이상의 챔버온도로 - 10분 정도의 시간동안 진행함이 바람직하다.The SOG has a structure in which hydrogen SOG (HSQ: Hydrogen Silsequioxane (hereinafter referred to as HSQ SOG)) is injected in a gaseous state, and the injection conditions are about 10 minutes at a pressure of 1 Torr or more and a chamber temperature of 150 ° C. or more. It is preferable to proceed for the time of.
상기 HSQ SOG는 유전율이 4.0 이하인 저유전율 절연재로 다우코닝(Dow Corning)사가 제품화한 「FOx」나 미국 AlliedSignal의 「Accuspin T-12」등이 사용될 수 있다.The HSQ SOG is a low dielectric constant insulating material having a dielectric constant of 4.0 or less, such as "FOx" manufactured by Dow Corning Co., Ltd., "Accuspin T-12" of the US AlliedSignal, and the like.
또한, 상기 제2공정은 H2O, O2/N2가스를 사용하여 플라즈마 처리함이 바람직하다.In addition, the second step is preferably plasma treatment using H 2 O, O 2 / N 2 gas.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a 및 도 1c는 본 발명의 금속배선 부식 방지방법에 따른 각 공정의 개략적인 공정단면도이다.1A and 1C are schematic process cross-sectional views of each process according to the metal wire corrosion prevention method of the present invention.
여기서 본 발명의 핵심 기술요지는, 액체성 성질을 띄는 HSQ SOG를 에칭공정 후 가스형태로 챔버 내에 분사하여 물에 잘 분해되는 Cl 성분을 희석시킨다는 것이다.Here, the core technical idea of the present invention is to spray the HSQ SOG having a liquid property into the chamber in the form of gas after the etching process to dilute the Cl component that is well decomposed in water.
먼저, 알루미늄 배선 형성공정을 살펴보면, 반도체기판인 실리콘기판상에 소자 또는 하부배선 등이 형성된 하지층과의 층간절연을 위한 층간절연층을 산화막 등으로 형성한 다음, 하부 배리어(barrier)층을 층간절연층상에 스퍼터링(sputtering) 등으로 소정 두께로 증착하여 형성한다.First, referring to the aluminum wiring forming process, an interlayer insulating layer for interlayer insulation with an underlayer on which a device or a lower wiring is formed on a silicon substrate, which is a semiconductor substrate, is formed of an oxide film or the like, and then a lower barrier layer is interlayered. It is formed by depositing a predetermined thickness on the insulating layer by sputtering or the like.
그리고, 하부배리어층 상에 금속배선의 주재료인 금속층을 알루미늄 등을 역시 스퍼터링으로 증착하여 형성한다. 이때, 증착되는 금속층의 두께는 일반적으로 하부배리어층 보다 두껍게 형성한다. 그 다음, 금속층 상에 상부배리어층을 스퍼터링 등의 방법으로 소정의 두께로 증착하여 형성한다. 그리고, 상부배리어층 상에 포토레지스트를 도포한 다음 금속배선 형성용 마스크를 사용한 노광 및 현상을 실시하여 식각될 부위를 노출시키는 포토레지스트패턴을 상부배리어층 상에 형성한다.Then, a metal layer, which is a main material of metal wiring, is formed on the lower barrier layer by vapor deposition of aluminum or the like. At this time, the thickness of the deposited metal layer is generally formed thicker than the lower barrier layer. Then, an upper barrier layer is formed on the metal layer by deposition to a predetermined thickness by a method such as sputtering. Then, a photoresist is applied on the upper barrier layer, followed by exposure and development using a mask for forming a metal wiring to form a photoresist pattern on the upper barrier layer to expose a portion to be etched.
다음으로 BCl3등을 건식식각제로 이용하는 건식식각을 노출된 상부배리어층에 실시하여 포토레지스트패턴으로 보호되지 않는 부위의 상부배리어층을 제거한다. 따라서, 알루미늄으로 이루어진 금속층의 표면이 노출된다.Next, dry etching using BCl 3 or the like as a dry etching agent is performed on the exposed upper barrier layer to remove the upper barrier layer of the portion not protected by the photoresist pattern. Thus, the surface of the metal layer made of aluminum is exposed.
그 다음, 포토레지스트패턴과 잔류한 상부배리어층을 식각마스크로 이용하고 알루미늄 식각을 위한 식각제로 BCl3과 Cl2가스를 사용하여 노출된 알루미늄 금속층을 제거하여 하부배리어층의 표면을 노출시킨다. 따라서, 잔류한 알루미늄 금속층을 금속배선의 주재료로 하는 배선 패턴이 형성된다. 잔류한 포토레지스트패턴, 잔류한 상부배리어층 및 잔류한 금속층을 식각마스크로 이용하고 BCl3과 Cl2를 식각가스로 사용하여 노출된 하부배리어층을 제거하여 잔류한 금속층 하부에만 하부배리어층을 잔류시킨다.Next, the surface of the lower barrier layer is exposed by removing the exposed aluminum metal layer using the photoresist pattern and the remaining upper barrier layer as an etch mask and using BCl 3 and Cl 2 gas as etching agents for aluminum etching. Thus, a wiring pattern is formed in which the remaining aluminum metal layer is the main material of the metal wiring. Using the remaining photoresist pattern, the remaining upper barrier layer and the remaining metal layer as an etch mask, and using BCl 3 and Cl 2 as an etching gas, the exposed lower barrier layer is removed, leaving the lower barrier layer only below the remaining metal layer. Let's do it.
따라서, 잔류한 상부배리어층/금속층/하부배리어층으로 이루어진 금속배선 패턴이 완성된다. 이때, 포토레지스트는 아직 상부배리어층상에 잔류한다.Thus, the metal wiring pattern composed of the remaining upper barrier layer / metal layer / lower barrier layer is completed. At this time, the photoresist still remains on the upper barrier layer.
이 상태는 도 1a에 잘 예시되어 있는 데, 도시된 바와 같이 Cl- 잔류가 알루미늄 금속층(10) 표면에 흡착되어 있게 된다.This state is well illustrated in FIG. 1A, where Cl − residues are adsorbed onto the surface of the aluminum metal layer 10 as shown.
여기서 본 발명은 상기와 같은 에칭공정이 끝난 상태에서 반도체 소자를 식각챔버에서 동일장비상의 SOG 분사용 챔버로 이동시키고 SOG를 분사하여 금속층에 흡착시키는 과정을 거친다.In the present invention, the semiconductor device is moved from the etching chamber to the SOG spray chamber on the same equipment in the state where the etching process is completed, and the SOG is sprayed and adsorbed onto the metal layer.
이때, 챔버 내의 진공상태는 그대로 유지한다.At this time, the vacuum state in the chamber is maintained as it is.
도 1b는 본 실시예의 제1공정으로 반도체 소자가 놓여진 챔버 내로 기체 상태의 하이드로젠 SOG가 분사되는 상태를 잘 예시하고 있다.FIG. 1B illustrates a state in which gaseous hydrogen SOG is injected into a chamber in which a semiconductor device is placed in the first process of the present embodiment.
분사조건은 1Torr 이상의 높은 압력에서 챔버내의 온도는 약 150℃이상으로 가열시키고, 분사시간은 0 - 10분 사이로 한다.The injection conditions are to heat the chamber temperature to about 150 ℃ or more at a high pressure of 1 Torr or more, and the injection time is between 0-10 minutes.
상기 조건하에서 HSQ SOG 가스를 챔버내로 분사하게 되면 SOG는 수증기화된 채로 챔버 내의 웨이퍼 표면에 확산, 흡착된다.Under the above conditions, when the HSQ SOG gas is injected into the chamber, the SOG diffuses and adsorbs onto the wafer surface in the chamber while being vaporized.
이와같이 분사되는 HSQ SOG는 수소(hydrogen)이 함유되어 있기 때문에 여러 가지 산화막질 중에서도 액체성 성질을 띄기 때문에 물에 잘 분해되는 Cl성분을 희석시키는 작용을 하게 된다. 따라서 자연히 금속층 표면에 흡착되어 있는 Cl-가 희석되어 지며 결국 상기 막질은 외부의 수분기를 차단하는 역할을 수행함으로써 알루미늄의 부식 반응을 방지하게 되는 것이다.HSQ SOG sprayed in this way has a liquid property among various oxide films because it contains hydrogen, and thus, dilutes the Cl component that is well decomposed in water. Therefore, Cl- which is naturally adsorbed on the surface of the metal layer is diluted, so that the film quality serves to block external moisture groups, thereby preventing the corrosion reaction of aluminum.
즉, 수증기형태로 챔버내에 분사된 HSQ SOG 가스는 웨이퍼의 금속층에 흡착되어 금속층 표면에 잔류하는 Cl 성분을 흡수함으로써 외부의 수분기와의 반응을 차단하게 된다. 이에 따라 에칭 후 알루미늄과 화학적으로 반응하여 AlCl3형태의 부식 문제를 없앨 수 있는 것이다.That is, the HSQ SOG gas injected into the chamber in the form of water vapor is absorbed by the metal layer of the wafer and absorbs the Cl component remaining on the surface of the metal layer, thereby blocking the reaction with the external moisture group. Accordingly, by etching chemically with aluminum after etching can eliminate the corrosion problem of AlCl 3 form.
다음 공정으로 상기 반도체 소자를 포토레지스트 제거장비로 이동하여 금속층 상부의 포토레지스트를 제거하게 된다.In the next process, the semiconductor device is moved to a photoresist removing apparatus to remove photoresist on the metal layer.
즉, H2O, O2/N2가스 등을 사용하여 플라즈마 건식식각을 실시함으로써 금속층(10) 상부의 포토레지스트(20)를 제거한다.That is, plasma dry etching is performed using H 2 O, O 2 / N 2 gas, or the like to remove the photoresist 20 on the metal layer 10.
이때 포토레지스트 제거 이전에 HSQ SOG를 수증기 형태로 분사처리하였기 때문에 금속층 측벽의 Cl 잔류를 제거한 상태여서 Al-Cl 반응에 의한 알루미늄의 부식은 발생하지 않게 되는 것이다.At this time, since the HSQ SOG was sprayed in the form of steam before the photoresist was removed, the Cl residue on the sidewall of the metal layer was removed, thereby preventing corrosion of aluminum due to the Al-Cl reaction.
이상 설명한 바와 같은 본 발명에 따른 반도체 소자의 금속배선 부식 방지방법에 의하면, 에칭공정과 포토레지스트 제거 공정 사이에 HSQ SOG를 분사처리하여 Cl 잔류를 제거하는 공정을 포함시킴으로써 반도체 소자의 금속 배선에 대한 완벽한 부식 방지를 실현할 수 있어 반도체 소자의 신뢰성 및 수율을 증진시킬 수 있다.According to the method for preventing corrosion of metal wires in a semiconductor device according to the present invention as described above, the method includes a step of spraying HSQ SOG to remove Cl residue between an etching process and a photoresist removal process. Perfect corrosion protection can be realized, which improves the reliability and yield of semiconductor devices.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006409A KR100463175B1 (en) | 2003-01-30 | 2003-01-30 | Method for preventing metal corrosion of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0006409A KR100463175B1 (en) | 2003-01-30 | 2003-01-30 | Method for preventing metal corrosion of semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040069856A KR20040069856A (en) | 2004-08-06 |
| KR100463175B1 true KR100463175B1 (en) | 2004-12-23 |
Family
ID=37358524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0006409A KR100463175B1 (en) | 2003-01-30 | 2003-01-30 | Method for preventing metal corrosion of semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100463175B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467817B1 (en) * | 2003-01-30 | 2005-01-25 | 동부아남반도체 주식회사 | Method for preventing metal corrosion of semiconductor |
-
2003
- 2003-01-30 KR KR10-2003-0006409A patent/KR100463175B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040069856A (en) | 2004-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4557479B2 (en) | Photoresist removal process using forming gas plasma | |
| US5930664A (en) | Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching | |
| KR100333562B1 (en) | Semiconductor device and method of manufacturing the same capable of reducing deterioration of low dielectric constant film | |
| JP4057972B2 (en) | Manufacturing method of semiconductor device | |
| US6130167A (en) | Method of preventing corrosion of a metal structure exposed in a non-fully landed via | |
| US6554002B2 (en) | Method for removing etching residues | |
| KR100463175B1 (en) | Method for preventing metal corrosion of semiconductor | |
| KR100262506B1 (en) | Manufacturing method for semiconductor device | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| KR20030077455A (en) | Method for manufacturing semiconductor device using dual-damascene techniques | |
| JP3082396B2 (en) | Method for manufacturing semiconductor device | |
| KR100605942B1 (en) | Method for post-treating metal interconnects of semiconductor devices | |
| US20090104768A1 (en) | Method for forming metal line in semiconductor device | |
| KR100467817B1 (en) | Method for preventing metal corrosion of semiconductor | |
| KR100600259B1 (en) | Method for manufacturing the semiconductor device | |
| KR100387761B1 (en) | Method for providing a metal layer in a semiconductor device | |
| KR100363178B1 (en) | Method for post treating a metal line of semiconductor | |
| JPH08181146A (en) | Manufacture of semiconductor device | |
| KR20100077858A (en) | Method for forming metal line of semiconductor device | |
| KR100217904B1 (en) | Resist strip method | |
| KR100604075B1 (en) | Method for forming of metal interconnects of semiconductor devices | |
| KR100559947B1 (en) | Method for post treatment of metal wiring of semiconductor device | |
| KR100284311B1 (en) | Method of manufacturing semiconductor device for improving via contact resistance | |
| KR100468694B1 (en) | Method for forming contact for semiconductor device | |
| KR100668733B1 (en) | Method of forming via contact hole in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101124 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |