KR100439309B1 - 와이어 본딩된 칩 테스트 장치 및 방법 - Google Patents
와이어 본딩된 칩 테스트 장치 및 방법 Download PDFInfo
- Publication number
- KR100439309B1 KR100439309B1 KR10-2002-0004996A KR20020004996A KR100439309B1 KR 100439309 B1 KR100439309 B1 KR 100439309B1 KR 20020004996 A KR20020004996 A KR 20020004996A KR 100439309 B1 KR100439309 B1 KR 100439309B1
- Authority
- KR
- South Korea
- Prior art keywords
- wire
- printed circuit
- socket
- circuit board
- strip
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000010998 test method Methods 0.000 claims description 7
- 230000003139 buffering effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 34
- 230000002950 deficient Effects 0.000 abstract description 20
- 238000012546 transfer Methods 0.000 description 46
- 229910000679 solder Inorganic materials 0.000 description 12
- 239000000872 buffer Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 11
- 238000000465 moulding Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 5
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910003460 diamond Inorganic materials 0.000 description 4
- 239000010432 diamond Substances 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 239000006260 foam Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241001397809 Hakea leucoptera Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
본 발명은 반도체 패키지 공정 중에 와이어의 개방과 단락 및 누설전류를 검출하여 최종 완성된 반도체 패키지의 불량률을 최소화하기 위한 와이어 본딩된 칩 테스트 장치 및 방법에 관한 것이다.
본 발명의 실시 예에 따른 와이어 본딩된 칩 테스트 장치는 적어도 둘 이상의 얼라인 핀홀이 형성됨과 아울러 배면에는 접점들이 형성된 스트립 인쇄회로보드와, 상기 접점들에 접속되어 상기 접점들을 보호하기 위한 보호 다이오드와, 로딩되는 상기 스트립 인쇄회로보드를 얼라인하기 위해 상기 얼라인 핀홀에 삽입되는 얼라인핀들과, 상기 얼라인핀들을 구동시키기 위한 얼라인 구동부와, 상기 스트립 인쇄회로보드의 접점들과 접촉되는 다수의 소켓핀들을 포함하는 소켓과, 상기 소켓을 통해 상기 스트립 인쇄회로보드에 테스트 검사신호를 인가하여 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하기 위한 신호공급부와, 상기 소켓을 상승 및 하강시키기 위한 소켓구동부를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여, 본 발명은 스트립 PCB 상에 다이 본딩 또는 와이어 본딩 후에 와이어의 개방과 단락 및 누설전류를 검출함으로써 최종 완성된 반도체 패키지의 불량률을 최소화 할 수 있다.
Description
본 발명은 와이어 본딩된 칩 테스트 장치에 관한 것으로, 특히 반도체 패키지 공정 중에 와이어의 개방과 단락 및 누설전류를 검출하여 최종 완성된 반도체 패키지의 불량률을 최소화하기 위한 와이어 본딩된 칩 테스트 장치 및 방법에 관한 것이다.
과학 기술이 발전함에 따라 반도체 칩 제조 기술 또한 발전을 거듭하고 있으며, 반도체 칩의 발전에 관련하여 반도체 패키지 또한 발전을 거듭하고 있다. 이에 따라, 각종 전기/전자 제품의 크기가 소형화되는 추세에 따라 한정된 크기의 기판에 보다 많은 수의 칩을 실장하여 소형이면서도 고용량을 달성하고자 하는 연구가 전개되고 있다.
일반적으로 반도체 패키징 공정은 집적회로가 형성된 웨이퍼로부터 양호한 상태의 단위 반도체 칩(이하 "다이"라 함)을 분리하기 위한 다이 절단(Die Cutting)공정, 절단되어진 다이를 스트립 PCB(Strip Print Circuit Board)에 붙여주는 다이본딩 공정과, 다이와 스트립 PCB의 내부리드를 전기적으로 연결하는 와이어 본딩(wire bonding) 공정, 다이와 스트립 PCB의 내부리드를 전기적으로 연결하는 와이어 본딩(wire bonding) 공정, 다이와 스트립 PCB 사이의 와이어와 다이를 보호하기 위하여 성형 수지로 봉지하는 몰딩(molding) 공정 및 외부리드를 실장형태에 적합하도록 소정의 형태로 성형하는 트림(trim)/포옴(form) 공정을 진행하여 얻어질 수 있다. 여기서, 스트립 PCB이란 다이 본딩(Die Bonding), 와이어 본딩(Wire Bonding), 몰딩(Molding), 마킹(Marking) 등의 공정을 통해 동시에 다수의 반도체 패키지를 얻을 수 있도록 긴 직사각형 모양으로 형성된 리드프레임, 인쇄회로기판, 써킷필름 등을 지칭한다. 이러한 스트립 PCB는 통상 하나의 반도체 패키지에 해당하는 유닛이 일렬로 다수 연결된 형태를 가지거나, 상기 유닛이 행과 열을 갖는 매트릭스 형상으로 배열될 수 있다. 또한, 다이는 통상 외부기기와의 상호접속을 형성하는데 사용되는 접속패드를 포함하는 상부 금속층을 갖는다.
도 1을 참조하여 종래의 반도체 패키지 공정을 살펴보면 다음과 같다.
먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다. (1S1)
개체화된 다이를 진공흡착하여 접착제가 도포되어 있는 스트립 PCB의 다이 패드 상에 다이를 본딩한다. (1S2) 즉, 다이본딩 공정에서는 스트립 PCB에 다이를 접합한다.
다이의 본딩 패드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어 본딩한다. (1S3) 즉, 와이어 본딩에서는 와이어를 이용하여 스트립 PCB의 내부 리드와 다이를 연결시키게 된다.
와이어 본딩을 완료한 다음 도전성 와이어와 반도체 칩을 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다. (1S4)
이어서, 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다. (1S5)
트림/포옴을 완료하면, 개별화되어 하나의 반도체 패키지로 완성되고, 완성된 반도체 패키지는 테스트 공정을 거쳐 최종 검사를 받은 다음 제품화된다.
이와 같은, 종래의 반도체 패키지 공정에서는 다이컷팅 공정, 다이본딩 공정, 와이어본딩 공정, 몰딩 공정 및 트림/포옴 공정 완료 후에 테스트 공정을 실시하기 때문에 반도체 패키지 공정 중 여러가지 불량, 즉 다이에 대한 손상, 와이어 본딩상태 불량, 리드형상불량 등이 발생된다. 이 중에서 특히 와이어에 의한 와이어 개방(Wire Open), 와이어 쇼트(Wire Short) 및 누설전류(Leakage)에 의해 발생되는 불량은 완성된 반도체 패키지가 이상동작을 하는 원인이 된다. 이러한 불량은 실제 회로상에서 주변회로를 쇼트시킬 수 있다.
또한, 반도체 패키징 완료 후에 패키지 공정시 발생되는 상술한 불량이 검출되기 때문에 비용 및 시간적 손실 등이 발생한다.
따라서, 본 발명의 목적은 반도체 패키지 공정 중에 와이어의 개방과 단락 및 누설전류를 검출하여 최종 완성된 반도체 패키지의 불량률을 최소화하기 위한 와이어 본딩된 칩 테스트 장치 및 방법을 제공하는데 있다.
도 1은 종래의 반도체 패키지 공정을 단계적으로 순서도.
도 2는 본 발명의 제 1 실시 예에 따른 반도체 패키지 공정을 단계적으로 나타내는 순서도.
도 3은 본 발명의 제 2 실시 예에 따른 반도체 패키지 공정을 단계적으로 나타내는 순서도.
도 4는 본 발명의 제 3 실시 예에 따른 반도체 패키지 공정을 단계적으로 나타내는 순서도.
도 5는 본 발명에 따른 스트립 인쇄회로보드를 나타내는 평면도 및 배면도.
도 6은 본 발명에 따른 와이어 본딩된 칩 테스트 장치를 개략적으로 나타내는 사시도.
도 7은 도 6에 도시된 테스트 장치를 나타내는 사시도.
도 8은 도 7에 도시된 소켓을 나타내는 사시도.
도 9는 도 7에 도시된 소켓군을 나타내는 사시도.
도 10은 도 6에 도시된 얼라인 유닛을 나타내는 분해사시도.
도 11은 도 6에 도시된 소켓보드, 소켓 및 소켓보드 구동부를 나태내는 분해사시도.
도 12는 본 발명의 실시 예에 따른 스트립 인쇄회로보드를 소구간 단위로 와이어 테스트하기 위한 순서도.
도 13은 본 발명의 실시 예에 따른 스트립 인쇄회로보드를 대구간 단위로 와이어 테스트하기 위한 순서도.
< 도면의 주요 부분에 대한 부호의 설명 >
501 : 스트립 PCB 502 : 인덱싱홀
504 : 얼라인홀 506 : 다이
508 : 접점들 510 : 유닛
602 : 매거진 컨베이어 604 : 스트립 PCB 푸쉬어
608 : 매거진 홀더 609 : 로딩 엘리베이터
610 : 로딩장치 640 : 테스트 장치
650 : 마킹장치 670 : 언로딩장치
680 : 리젝트 레일 680 : 언로딩 트랜스퍼
660 : 리젝트 매거진 686 : 언로딩 메거진
710 : 테스터 712 : 소켓보드
714 : 소켓 720 : 소켓보드 구동부
724 : 얼라인 유닛 728 : 얼라이너
730 : 얼라이너 구동부 801, 921 : 서보모터
830, 948 : LM가이더 950, 951 : 얼라인핀
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 와이어 본딩된 칩 테스트 장치는 적어도 둘 이상의 얼라인 핀홀이 형성됨과 아울러 배면에는 접점들이 형성된 스트립 인쇄회로보드와, 상기 접점들에 접속되어 상기 접점들을 보호하기 위한 보호 다이오드와, 로딩되는 상기 스트립 인쇄회로보드를 얼라인하기 위해 상기 얼라인 핀홀에 삽입되는 얼라인핀들과, 상기 얼라인핀들을 구동시키기 위한 얼라인 구동부와, 상기 스트립 인쇄회로보드의 접점들과 접촉되는 다수의 소켓핀들을 포함하는 소켓과, 상기 소켓을 통해 상기 스트립 인쇄회로보드에 테스트 검사신호를 인가하여 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하기 위한 신호공급부와, 상기 소켓을 상승 및 하강시키기 위한 소켓구동부를 구비하는 것을 특징으로 한다.
상기 소켓을 지지하기 위한 소켓지지부를 추가로 구비한다.
상기 얼라인핀들은 서로 대각선방향으로 위치하는 적어도 둘 이상의 핀들을 구비한다.
상기 얼라인핀들은 상기 스트립 인쇄회로보드와의 접촉을 완충하기 위한 탄성부재를 추가로 구비한다.
상기 스트립 인쇄회로보드는 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 것을 특징으로 한다.
상기 소켓은 상기 단일 유닛의 배면에 형성된 접점들 각각에 접촉되는 다수의 핀들을 구비한다.
상기 소켓은 상기 스트립 인쇄회로보드의 배면에 형성된 다수의 접점군들에 접촉되도록 다수의 군을 형성하는 다수의 핀들을 구비한다.
상기 핀들은 상기 스트립 인쇄회로보드의 접점들과의 접촉을 완충하기 위한 탄성부재를 구비한다.
상기 얼라인 구동부는 상기 스트립 인쇄회로보드의 다이를 검출하기 위한 센서를 구비한다.
상기 신호공급부는 상기 스트립 인쇄회로보드의 접점들을 선택하여 상기 전압이 순차적으로 인가되도록 하기 위한 접점선택부를 구비한다.
본 발명의 실시 예에 따른 와이어 본딩된 칩 테스트 방법은 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 스트립 인쇄회로보드를 로딩시키는 단계와, 로딩되는 스트립 인쇄회로보드를 얼라인시키는 단계와, 상기 스트립 인쇄회로보드의 배면에 형성된 보호 다이오드를 가지는 다수의 접점들에 다수의 소켓핀들을 접촉시키기는 단계와, 상기 소켓핀을 통해 상기 스트립 인쇄회로보드에 테스트 검사신호를 인가하여 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계를 포함하는 것을 특징으로 한다.
상기 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계는, 상기 스트립 인쇄회로보드에 상기 전압을 인가하여 와이어 단락 및 와이어 개방을 판정하는 단계와, 상기 와이어 단락 및 와이어 개방의 판정결과 양품으로 판정된 스트립 인쇄회로보드에 대하여 와이어 누설전류를 판정하는 단계를 포함한다.
상기 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계는, 상기 스트립 인쇄회로보드의 유닛 길이에 대응하는 소구간 단위로 판정하는 것을 특징으로 한다.
상기 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계는, 상기 스트립 인쇄회로보드의 길이에 대응하는 대구간 단위로 판정하는 것을 특징으로 한다.
상기 스트립 인쇄회로보드의 상기 다이의 유무를 검출하는 단계를 더 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.
도 2 내지 도 13을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 반도체 패키지 공정은 먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다.(2S1)
개체화된 다이를 진공 흡착하여 접착제가 도포되어 있는 스트립 PCB(Strip Print Circuit Board)의 다이(Dia) 패드 상에 다이를 본딩한다.(2S2) 즉, 다이본딩(Dia Bonding) 공정에서는 스트립 PCB에 다이를 접합한다.
다이의 리드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어 본딩한다.(2S3) 즉, 와이어 본딩(Wire Bonding)에서는 와이어를 이용하여 스트립 PCB의 내부리드와 다이를 연결시키게 된다.
와이어 본딩 된 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대해 와이어 개방(Wire Open), 와이어 단락(Wire Short) 및 누설전류(Leakage)를 테스트하게 된다.(2S4) 여기서, 와이어 개방은 리드와 와이어간의 개방된 것을 말하여, 와이어 단락은 인접한 와이어간에 연결된 것을 말한다. 또한, 와이어 누설전류는 인접한 와이어간에 누설전류가 흐를 수 있도록 미세하게 인접된 것을 말한다.
이러한, 와이어 단락과 와이어 개방 및 누설전류는 스트립 PCB의 접점들(입력핀과 출력핀)에 접속된 보호 다이오드 또는 자연적으로 발생되는 다이오드의 양단에 걸리는 전압강하를 이용하여 검출하게 된다.
예를 들어, 와이어 개방, 와이어 단락 및 누설전류 테스트 공정(이하 "OS 테스트 공정"이라 함)에서는 모든 핀들을 로우상태로 만든 후, 스트립 PCB의 입력핀과 출력핀에 접속되는 보호 다이오드에 전류를 인가하여 보호 다이오드의 턴온전압을 측정한다. 측정된 보호 다이오드의 턴온전압에 의해 소자의 불량 또는 양품 판정을 하게 된다. 또한, 와이어 누설전류는 와이어 단락 및 와이어 개방 테스트 결과 양품으로 판정된 스트립 PCB에 대하여 실시하게 된다. 이 때, 와이어 누설전류는 모든 핀들을 그라운드 전위로 만든 후, 전압을 인가하여 전류값을 측정한다. 측정된 전류값을 정상적일 때의 전류값과 비교하여 측정된 전류값이 크거나 작을 경우 불량으로 판정하게 된다.
OS 테스트 공정에서 양품으로 판정된 스트립 PCB의 도전성 와이어와 다이 사이에 연결된 와이어를 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다.(2S5)
몰딩된 스트립 PCB의 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다.(2S6) 이에 따라, 스트립 PCB는 하나의 칩으로 개별화되어 제품화된다.
그런 다음, 제품화된 칩에 대하여 전기적인(Electrical) 특성과 펑션 테스트(Function Test) 및 다이나믹(Dynamic) 통전 테스트를 포함하는 테스트 공정을 실시하게 된다.(2S7) 이러한, 테스트 공정에서 회로 특성 및 회로불량 등에 대한 테스트 결과 양품으로 판정된 칩은 최종적으로 제품화된다.
이와 같이, 반도체 패키지 공정에서 와이어 본딩 후에 OS 테스트 공정을 실시함으로써 간단하고 신속하게 불량 소자를 검출하여 생산성을 향상시킬 수 있게 된다.
도 3을 참조하면, 본 발명의 제 2 실시 예에 따른 반도체 패키지 공정은 먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다.(3S1)
개체화된 다이를 진공 흡착하여 접착제가 도포되어 있는 스트립 PCB의 다이 패드 상에 다이를 본딩한다.(3S2) 즉, 다이본딩 공정에서는 스트립 PCB에 다이를 접합한다.
다이의 패드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어 본딩한다.(3S3) 즉, 와이어 본딩에서는 와이어를 이용하여 스트립 PCB의 내부리드와 다이를 연결시키게 된다.
와이어 본딩을 완료한 다음, 도전성 와이어와 다이 사이에 연결된 와이어를 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다.(3S4)
몰딩공정이 완료되면, 스트립 PCB의 배면에 형성되는 접점들에 솔더 볼(Solder Ball)을 형성하게 된다. 솔더 볼은 스트립 PCB의 접점들에 납땜되어 시스템에 장착시 컨텍용으로 사용된다.
열경화성수지에 의해 몰딩된 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대하여 상술한 와이어 개방, 와이어 단락 및 누설전류를 테스트하게 된다.(3S5)
이와 같은 OS 테스트 공정에서는 스트립 PCB의 배면에 솔더 볼이 형성된 경우에는 솔더 볼을 통해 테스트 검사신호를 인가하여 테스트하게 되고, 스트립 PCB의 배면에 솔더 볼이 형성되지 않은 경우에는 스트립 PCB의 배면에 형성된 접점들을 통해 테스트 검사신호를 인가하여 테스트하게 된다.
OS 테스트 공정에서 양품으로 판정된 스트립 PCB의 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다.(3S6) 이에 따라, 스트립 PCB는 하나의 칩으로 개별화되어 제품화된다.
그런 다음, 제품화된 칩에 대하여 전기적인(Electrical) 특성과 펑션 테스트(Function Test) 및 다이나믹(Dynamic) 통전 테스트를 포함하는 테스트 공정을 실시하게 된다.(3S7) 이러한, 테스트 공정에서 회로 특성 및 회로불량 등에 대한 테스트 결과 양품으로 판정된 칩은 최종적으로 제품화된다.
이와 같이, 반도체 패키지 공정에서 몰딩 후에 OS 테스트 공정을 실시함으로써 간단하고 신속하게 불량 소자를 검출하여 생산성을 향상시킬 수 있게 된다.
도 4를 참조하면, 본 발명의 제 3 실시 예에 따른 반도체 패키지 공정은 먼저, 복수개의 반도체 칩들이 형성되어 있는 웨이퍼를 다이아몬드 블레이드로 절단하여 다이를 개체화한다.(4S1)
개체화된 다이를 진공 흡착하여 접착제가 도포되어 있는 스트립 PCB의 다이 패드 상에 다이를 본딩한다.(4S2) 즉, 다이본딩공정에서는 스트립 PCB에 다이를 접합한다.
다이의 본딩 패드와 스트립 PCB의 내부리드를 도전성 와이어로 와이어 본딩한다.(4S3) 즉, 와이어 본딩에서는 와이어를 이용하여 스트립 PCB의 내부리드와 다이를 연결시키게 된다.
그런 다음, 와이어 본딩에 의해 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대하여 제 1 차 OS 테스트를 상술한 방법과 같이 실시하게 된다.(4S4)
제 1 차 OS 테스트에 의해 양품으로 판정된 스트립 PCB의 도전성 와이어와 다이 사이의 연결된 와이어를 먼지, 이물질 등의 외부환경으로부터 보호할 수 있도록 열경화성수지로 몰딩한다.(4S5)
몰딩공정이 완료되면, 스트립 PCB의 배면에 형성되는 접점들에 솔더 볼(Solder Ball)을 형성하게 된다. 솔더 볼은 스트립 PCB의 접점들에 납땜되어 시스템에 장착시 컨텍용으로 사용된다.
열경화성수지에 의해 몰딩된 다이와 스트립 PCB에 테스트 검사신호를 인가하여 스트립 PCB의 내부리드 간에 연결된 와어어 및 다이 내부에 대하여 제 2 차 OS 테스트를 상술한 방법과 같이 실시하게 된다.(4S6)
이와 같은 2차 OS 테스트에서는 스트립 PCB의 배면에 솔더 볼이 형성된 경우에는 솔더 볼을 통해 테스트 검사신호를 인가하여 테스트하게 되고, 스트립 PCB의 배면에 솔더 볼이 형성되지 않은 경우에는 스트립 PCB의 배면에 형성된 접점들을 통해 테스트 검사신호를 인가하여 테스트하게 된다.
제 2 차 OS 테스트에 의해 양품으로 판정된 스트립 PCB의 외부리드를 실장형태에 적합하도록 소정의 형태로 절단 및 소정(트림/포옴) 형상으로 굴곡한다.(4S7) 이에 따라, 스트립 PCB는 하나의 칩으로 개별화되어 제품화된다.
그런 다음, 제품화된 칩에 대하여 전기적인(Electrical) 특성과 펑션 테스트(Function Test) 및 다이나믹(Dynamic) 통전 테스트를 포함하는 테스트 공정을 실시하게 된다.(4S8) 이러한, 테스트 공정에서 회로 특성 및 회로불량 등에 대한 테스트 결과 양품으로 판정된 칩은 최종적으로 제품화된다.
이와 같은, 본 발명에 따른 반조체 패키지 공정에 의해 도 5에 도시된 바와 같이 스트립 PCB(501)가 제조된다.
도 5를 참조하면, 스트립 PCB(501)는 스트립 PCB(501)의 내부배선과 다이(506)의 리드가 와이어 본딩에 의해 연결된 유닛(510)이 직렬로 다수 연결된다. 또한, 스트립 PCB(501)는 각 유닛(510)의 일측부에 형성된 인덱싱 홀들(Indexing Hole; 502)과, 각 유닛(510)의 모서리에 형성된 얼라인 홀들(504)과, 각 유닛(510)의 내부배선 각각을 외부로 노출시키기 위해 배면에 형성되는 다수의 접점들(508)을 구비한다.
인덱싱 홀들(502)은 스트립 PCB(501)를 이송시킬 경우에 사용되며, 얼라인 홀들(504)는 스트립 PCB(501)를 얼라인시킬 경우에 사용된다. 접점들(508)은 후술되는 테스트 장치의 소켓핀들과 전기적으로 접촉되어 테스트 검사신호를 인가받는다.
이와 같은, 완성된 스트립 PCB(501)에 대한 와이어 테스트 공정을 실시 하기 위한 와이어 본딩된 칩 테스트 장치는 도 6에 도시된 바와 같이 지지프레임(600)의 일측부에 설치되어 스트립 PCB(501)를 로딩시키는 로딩장치(610)와, 로딩장치(610)로부터 로딩되는 스트립 PCB(501)에 대해 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하여 양품 및 불량을 판정하는 테스트 장치(640)와, 와이어 테스트의 판정 결과에 따라 스트립 PCB(501)를 분리하여 언로딩시키기 위한 언로딩장치(670)와, 테스트 장치(640)와 언로딩장치(670) 사이에 설치되어 불량으로 판정된 스트립 PCB(501) 상에 식별가능하도록 불량마크를 표시하기 위한 마킹장치(650)를 구비한다.
로딩장치(610)는 도 5에 도시된 스트립 PCB(501)를 유닛의 길이에 대응되는 소구간단위로 이송시키거나 스트립 PCB(501)의 길이에 대응되는 대구간 단위로 이송시켜 테스트 장치(640)에 로딩시킨다.
테스트 장치(640)는 로딩되는 스트립 PCB(501)에 제 1 테스트 검사신호를 인가하여 와이어 단락 및 와이어 개방을 테스트하게 된다. 그런 다음 와이어 테스트 결과 양품으로 판정된 스트립 PCB(501)에 제 2 테스트 검사신호를 인가하여 와이어 누설전류를 테스트하여 최종적인 양품 또는 불량을 판정하게 된다.
마킹장치(650)는 테스트 장치(640)에서 불량으로 판정된 스트립 PCB(501)에 식별가능하도록 불량마크를 표시하게 된다.
언로딩장치(670)는 와이어 테스트가 완료된 스트립 PCB(501)를 양품 및 불량으로 분리하여 언로딩시킨다.
이러한 와이어 본딩된 칩 테스트 장치를 상세히 설명하면, 우선 와이어 본딩된 칩 테스트 장치의 로딩장치(610)는 다수의 스트립 PCB(501)가 적층된 매거진들을 수납하는 매거진 컨베이어(602)와, 매거진 컨베이어(602)에 수납된 매거진을 픽업하기 위한 매거진 홀더(608)와, 상기 매거진 홀더(608)를 상승 및 하강시키기 위한 로딩 엘리베이터(609)와, 매거진 홀더(608)에 픽업된 매거진에서 스트립 PCB(501)를 인출시키기 위한 스트립 PCB 푸쉬어(Pusher)(604)와, 스트립 PCB 푸쉬어(604)에 의해 인출된 스트립 PCB(501)를 테스트 장치(640)로 이송시키기 위한 스트립 PCB 피딩(Feeding)장치(612)를 구비한다.
매거진 컨베이어(602)에는 다수의 매거진들이 작업자에 의해 수납된다. 다수의 매거진 각각에는 다수의 스트립 PCB들(501)이 적층된다.
매거진 홀더(608)는 매거진 컨베이어(602)에서 스트립 PCB(501)들이 적층된 매거진을 수직방향으로 픽업함과 아울러 빈 매거진을 매거진 컨베이어(602)에서 언로딩시키는 역할을 한다. 이러한, 매거진 홀더(608)는 매거진의 크기에 대응된다.
로딩 엘리베이터(609)는 스텝 모터에 의해 구동되며, 매거진 홀더(608)가 매거진을 픽업할 수 있도록 매거진 홀더(608)를 하강 및 상승시킴과 아울러 픽업된 매거진을 한 스텝씩 상승시키는 역할을 한다.
스트립 PCB 푸쉬어(604)는 매거진 홀더(608)에 픽업된 매거진에 적층된 스트립 PCB(501)를 하나씩 스트립 PCB 피딩장치(612) 쪽으로 밀게 된다. 즉, 매거진에 적층된 스트립 PCB(501)는 스트립 PCB 푸쉬어(604)에 의해 하나씩 인출되어 스트립 PCB 피딩장치(612)에 로딩된다.
스트립 PCB 피딩장치(612)는 로딩되는 스트립 PCB(501)를 테스트 장치(640)로 안정되게 이송시키는 장치이다. 이를 위해, 스트립 PCB 피딩장치(612)는 스트립 PCB(501)가 안착되는 이송레일(614)과, 이송레일(614)에 안착된 스트립 PCB(501)를 테스트 장치(640)로 이송시키기 위한 제 1 인덱싱 유닛(616)과, 제 1 인덱싱 유닛(616)을 구동시키기 위한 로딩 트랜스퍼(618)를 추가로 구비한다.
이송레일(614)은 스트립 PCB 푸쉬어(604)에 의해 로딩되는 스트립 PCB(501)를 안정되게 이송되도록 "L"자 형태로 절곡됨과 아울러 정전기 등의 손상으로부터 스트립 PCB(501)를 보호한다.
이러한, 이송레일(614)은 스트립 PCB(501)의 크기에 대응되도록 이송레일(614)의 크기를 자동으로 가변시키기 위한 레일가변장치(620)를 추가로 구비한다.
레일가변장치(620)는 로딩되는 스트립 PCB(501)의 크기를 검출하여 검출된 신호에 의해 스텝 모터를 구동시켜 이송레일(614)의 크기를 자동으로 가변시킨다.
로딩 트랜스퍼(618)에는 제 1 인덱싱 유닛(616)이 설치된다. 이 로딩 트랜스퍼(618)는 스텝 모터에 의해 제 1 인덱싱 유닛(616)을 수평으로 구동시키는 역할을 한다. 또한, 로딩 트랜스퍼(618)에는 제 1 인덱싱 유닛(616)이 스트립 PCB(501)를 인덱싱 할 경우 인덱싱 미스시 스트립 PCB(501)를 보호하기 위한 도시하지 않은 안전장치들이 설치된다.
제 1 인덱싱 유닛(616)은 이송레일(614) 상에 안착된 스트립 PCB(501)를 인덱싱 하기 위한 제 1 인덱싱 핀(Indexing Pin)과, 제 1 인덱싱 핀을 상승 및 하강시키기 위한 서보모터를 추가로 구비한다.
제 1 인덱싱 핀은 서보모터에 의해 하강하여 이송레일(614) 상에 안착된 스트립 PCB(501)를 인덱싱하여 이송레일(614)을 따라 이송시킨다. 즉, 제 1 인덱싱핀은 서보모터에 의해 하강되어 스트립 PCB(501)의 인덱싱 홀(502)에 인덱싱된다.
테스트 장치(640)는 도 7에 도시된 바와 같이 로딩장치로(610)로부터 로딩된 스트립 PCB(501)에 대하여 와이어 개방, 와이어 단락 및 와이어 누설전류를 검사하기 위한 테스터(710)와, 상기 테스터(710)로부터 공급되는 검사신호를 스트립 PCB(501)에 인가하기 위한 소켓(714)과, 상기 소켓(714)을 지지하기 위한 소켓보드(712)와, 상기 소켓보드(712)을 수직방향으로 이송시키기 위한 소켓보드 구동부(720)와, 도시되지 않은 레일에 안착된 스트립 PCB(501)를 얼라인 시키기 위한 얼라인 유닛(724)을 구비한다.
테스터(710)는 스트립 PCB(501)의 배면에 형성된 접점들을 개별적으로 선택하기 위한 다수의 핀카드(716)와, 핀카드(716)를 제어함과 아울러 와어어 개방, 와이어 단락 및 와이어 누설전류를 검사하기 위한 테스트 검사신호를 스트립 PCB(501)에 인가하는 도시되지 않은 메인보드를 구비한다.
핀카드(716)는 스트립 PCB(501)의 배면에 형성된 접점들을 개별적으로 선택하여 메인보드로부터 테스트 검사신호를 스트립 PCB(501)에 공급한다. 이 때, 핀카드(716)는 스트립 PCB(501)의 크기에 따라 배면에 형성된 접점들의 수가 달라지기 때문에 달라지는 접점들에 대응되도록 다수개를 구비한다. 이는 스트립 PCB(501)의 접점들(508)이 128개라면 하나의 핀카드(716)를 필요로 하고, 스크립 PCB(501)의 접점들(508)이 256개라면 두개의 핀카드(716)를 필요로 하기 때문이다.
소켓(714)은 스트립 PCB(501)의 배면에 형성된 다수의 접점들(508) 각각에 전기적으로 접촉되는 소켓핀들을 구비한다. 소켓핀들은 소켓보드(712)가 상승함에 따라 스트립 PCB(501)의 접점들(508)과 접촉되어 테스터(710)로부터의 테스트 검사신호를 스트립 PCB(501)에 인가한다.
한편, 소켓(714)은 상술한 바와 같이 스트립 PCB(501)의 접점들(508)과 전기적으로 접촉되기 위한 소켓핀들을 구비하는데 와이어 테스트 방식에 따라 그 수를 달리한다. 즉, 테스트 장치(640)의 와이어 테스트 방식에는 도 5에 도시된 바와 같이 스트립 PCB(501)의 유닛(510) 단위로 검사하는 방식과, 다수의 유닛(510)이 직렬로 연결된 스트립 PCB(501) 전체를 한번에 검사하는 방식을 구분될 수 있다.
스트립 PCB(501)의 유닛(510) 단위로 검사하는 방식에 있어서, 소켓(714)은 도 8에 도시된 바와 같이 소켓프레임(901) 상에 하나의 유닛(510)의 배면에 형성된 접점들(508)에 대응되도록 설치되는 소켓핀들(902)을 구비한다. 이러한, 소켓핀들(902)은 와이어 테스트 검사시 스트립 PCB(501) 상에 직렬로 연결된 각 유닛들(510)과 순차적으로 접촉된다.
스트립 PCB(501) 단위로 검사하는 방식에 있어서, 소켓(714)은 도 9에 도시된 바와 같이 소켓프레임(910) 상에 스트립 PCB(501)의 각 유닛(510)의 접접들(508)에 대응되도록 설치되는 소켓핀군(902)을 구비한다. 이러한, 소켓핀군(902)은 와이어 테스트 검사시 스트립 PCB(501) 상에 직렬로 연결된 각 유닛들(510)과 동시에 접촉된다.
이러한, 소켓(712)은 와이어 테스트 방식에 따라 소켓프레임(901, 910)만을 변경하여 사용하게 된다.
소켓보드(712)는 소켓(714)을 지지함과 아울러 테스터(710)와 소켓(714) 사이를 연결시켜 테스터(710)로부터의 테스트 검사신호를 소켓(714)에 공급되게 한다.
소켓보드 구동부(720)는 서보모터를 이용하여 소켓보드(712)를 수직방향으로 이송시킨다.
얼라인 유닛(724)은 스트립 PCB(501) 상의 다이본딩 불량을 검출하기 위한 다이 센싱유닛(726)과, 레일 상에 안착된 스트립 PCB(501)를 얼라인시키기 위한 얼라이너(728)와, 얼라이너(728)를 구동시키기 위한 얼라이너 구동부(730)를 추가로 구비한다.
다이 센싱유닛(726)은 테스트 장치에 로딩되는 스트립 PCB(501) 상에 다이의 본딩 유무를 검출하게 된다. 스트립 PCB(501) 상에 다이가 장착되지 않은 유닛(510)의 경우에 다이 센싱유닛(726)이 이를 검출하여 다이가 장착되지 않은 스트립 PCB(501)의 유닛(510)에 대하여 와이어 테스트를 실시하지 않고 스트립 PCB의 다음 유닛(510)이 와이어 테스트 되도록 한다.
얼라이너(728)는 도 5에 도시된 바와 같이 스트립 PCB(501)의 얼라인 홀들(504) 중 대각선 방향의 얼라인 홀들(504)을 인덱싱하기 위한 인덱싱 핀들을 구비한다. 인덱싱 핀들은 대각선 방향으로 설치되어 레일 상의 스트립 PCB(501)를 얼라인시키게 된다.
얼라이너 구동부(730)는 서보모터를 이용하여 얼라이너(728)가 스트립 PCB(501)를 인덱싱할 수 있도록 얼라이너(728)를 수직방향으로 이송시킨다.
이와 같은, 와이어 본딩된 칩 테스트 장치를 도 10 및 도 11과 결부하여 상세히 설명하면 다음과 같다.
우선, 테스트 장치에서 얼라인 유닛(724)의 얼라이너 구동부(730)는 도 10에 도시된 바와 같이 제 1 및 제 2 측벽프레임들(942, 944)과 상하측프레임들(946)이 조립된 바디프레임과, 제 1 측벽프레임(942)에 장착되는 고정브라켓(925)와, 고정브라켓(925)에 장착되는 제 2 서보모터(921)와, 고정브라켓(925)에 수평하게 장착되는 제 2 서보모터브라켓(926)과, 고정브라켓(925)에 수직하게 장착되는 가이드브라켓(923)과, 가이드브라켓(923)에 설치되는 제 2 LM가이더(948)를 구비한다.
고정브라켓(925)은 나사에 의해 제 1 측벽프레임(942)에 결합되고, 고정브라켓(925)의 끝단에는 가이드브라켓(923)이 수직하게 결합된다. 또한, 고정브라켓(925)의 배면에는 제 2 서보모터(921)가 설치되고, 고정브라켓(925)의 상면에는 제 2 서보모터브라켓(926)가 유동되지 않도록 삽입되어 나사에 의해 결합된다.
제 2 서보모터(921)는 나사에 의해 제 2 서보모터브라켓(926)에 설치되어 베어링 및 제 2 벨트풀리(927)를 회전시킨다.
제 2 LM가이더(948)는 얼라이너(728)가 설치되는 제 2 슬라이더(924)와, 제 2 슬라이더(924)의 이송을 안내하는 LM레일(922)을 구비한다.
LM레일(922)은 나사에 의해 가이드브라켓(923)에 설치되고, 제 2 슬라이더(924)의 이송을 안내하기 위한 홈이 형성된다. 즉, LM레일(922)은 "I"자 형태가 된다.
제 2 슬라이더(924)는 양 끝단부에서 절곡된 돌출부가 가이드브라켓(923)의홈에 삽입되어 수직방향으로 이송되어 얼라이너(728)를 상승 및 하강시키게 된다.
가이드브라켓(923)에는 얼라이너(728)의 상승 및 하강을 감지하기 위한 센서들(962)이 설치된다. 이 센서들(962)은 얼라이너(728)의 하강시 지나치게 하강되어 스트립 PCB(501)가 손상되는 것을 방지하게 된다.
얼라이너(728)는 소정 간격 수직하게 이격되어 가이드브라켓(923)에 설치되는 제 3 및 제 4 서보모터브라켓(918, 932)과, 제 3 및 제 4 서보모터브라켓(918, 932) 사이에 설치되는 제 2 볼스크류(916)와, 제 2 볼스크류(916)가 관통하는 볼스크류블록(964)과, 제 1 및 제 2 얼라이너핀(950, 951)이 대각선 방향으로 설치되는 얼라이너브라켓(952)을 구비한다.
제 2 볼스크류(916)의 일단은 프랜지 베어링, 락너트, 제 4 서보모터브라켓(932), 베어링 및 락너트를 관통하여 제 3 벨트풀리(930)와 결합되고, 제 2 볼스크류(916)의 타단은 베어링을 통해 제 3 서보모터브라켓(918)에 결합된다.
또한, 제 2 볼스크류(916)에는 제 2 볼스크류브라켓(933)이 설치된다. 제 2 볼스크류브라켓(933)은 나사에 의해 볼스크류블록(964)에 설치된다.
볼스크류블록(964)은 나사에 의해 가이드브라켓(923)에 설치된다. 또한, 볼스크류블록(964)의 배면에는 나사에 의해 얼라이너브라켓(952)이 설치된다.
얼라이너브라켓(952)은 볼스크류블록(964)의 배면에 설치되고, 제 1 및 제 2 얼라인핀들(950, 951)이 삽입되는 제 1 및 제 2 얼라인핀홀을 구비한다.
제 1 및 제 2 얼라인핀홀 각각에는 제 1 및 제 2 얼라인핀들(950, 951)이 관통되어 설치된다. 이 때, 제 2 스프링(956, 957) 및 핀부쉬(958, 959)가 관통된 제 1 및 제 2 얼라인핀들(950, 951)의 일단과, 두부쉬(954, 955)가 관통된 제 1 및 제 2 얼라인핀들(950, 951)의 타단이 제 1 및 제 2 얼라인핀홀에 인덱싱된다.
제 1 및 제 2 얼라인핀홀에 삽입된 제 1 및 제 2 얼라인핀들(950, 951)은 제 2 스프링(956, 957)의 탄성력에 의해 레일 상에 안착된 스트립 PCB(501)을 얼라인하게 된다. 이 때, 제 1 및 제 2 얼라인핀들(950, 951)의 미스 인덱싱이 발생하게 될 경우 제 2 스프링(956, 957)에 의해 제 1 및 제 2 얼라인핀들(950, 951)이 상승되어 제 1 및 제 2 얼라인핀들(950, 951)의 미스 인덱싱에 의한 스트립 PCB(501)의 파손을 방지한다.
또한, 제 1 및 제 2 얼라인핀들(950, 951)에 의한 스트립 PCB(501)의 미스 인덱싱 에러를 검출하기 위한 센서들(960, 961)이 얼라이너브라켓(952)에 설치된다. 센서들(960, 961)은 제 1 및 제 2 얼라인핀들(950, 951)의 미스 인덱싱이 발생하게 되면 부저(buzzer)를 통해 작업자에게 알리게 된다.
이러한, 얼라이너 구동부(730) 및 얼라이너(728)는 제 2 서보모터(921)의 회전함에 따라 제 2 서보모터(921)의 회전력은 제 3 벨트풀리(927), 제 2 벨트(908) 및 제 4 벨트풀리(930)에 전달되어 제 2 볼스크류(916)가 정회전하게 된다. 제 2 볼스크류(916)가 정회전함에 따라 볼스크류블록(964)에 설치된 제 2 볼스크류브라켓(933)에 의해 볼스크류블록(964)이 하강됨과 동시에 제 1 및 제 2 얼라인핀들(950, 951)이 하강되어 스트립 PCB(501) 상의 얼라인홀에 인덱싱되어 스트립 PCB(501)가 레일 상에 얼라인된다.
또한, 반대의 경우로서 제 2 서보모터(921)가 역회전하게 되면 제 2 볼스크류(916)가 역회전되어 볼스크류블록(964)이 상승됨과 동시에 제 1 및 제 2 얼라인핀들(950, 951)이 상승된다.
한편, 테스트 장치의 소켓보드 구동부(720)는 도 11에 도시된 바와 같이 제 1 서보모터(801)가 설치되는 수직프레임(800)과, 수직프레임(800)에 설치되어 제 1 서보모터(801)의 회전운동을 직선운동으로 변환하기 위한 LM가이더블록(812)과, LM가이더블록(812)에 장착됨과 아울러 소켓보드(712)를 지지하는 수평프레임부(820)를 구비한다.
수직프레임(800)에는 제 1 서보모터(801)를 장착하기 위한 제 1 서보모터브라켓(802)이 설치된다. 제 1 서보모터(801)는 제 1 서보모터브라켓(802)에 고정되어 제 1 벨트풀리(804)를 회전시키게 된다. 이에 따라, 제 1 서보모터(801)의 회전력은 베어링, 제 1 벨트풀리(804) 및 제 1 벨트(805)를 통해 LM가이더블록(812)에 전달된다.
LM가이더블록(812)에는 제 1 서보모터(801)의 회전력이 전달되는 제 1 볼스크류(810) 및 제 1 볼스크류브라켓(832)를 포함하는 구동축과, LM가이드 레일(808) 및 제 1 슬라이더(809)를 포함하는 제 1 LM가이더(830)가 장착된다.
제 1 볼스크류(810)의 일단은 베어링를 통해 제 1 제 1 볼스크류 브라켓(831)에 설치되고, 타단은 다수의 베어링과 제 1 및 제 2 제 1 볼스크류 브라켓(807, 831)을 통해 제 2 벨트풀리(806)에 설치된다.
제 1 볼스크류(810)에 나합된 제 1 볼스크류 브라켓(807)은LM가이더블록(812)을 관통되게 설치되어 고정된다.
제 1 LM가이더(830)의 제 1 슬라이더(809)는 양단에서 "L"자 형태로 절곡된 돌출부를 구비하며 LM가이더블록(812)의 양단에 설치된다. LM가이드 레일(808)은 제 1 슬라이더(809)의 돌출부가 삽입되도록 홈을 구비하며 제 1 슬라이더(809)의 이송을 가이드하게 된다. 즉, LM가이드 레일(808)은 "I"자 형태가 된다.
수평프레임부(820)는 삼각앵글들(821), 플레이트판(822) 및 측벽 플레이트들(823, 824)을 구비한다. 즉, 삼각앵글들(821)은 LM가이더블록(812)의 양단에 나사에 의해 결합되고, 플레이트판(822)은 나사에 의해 삼각앵글들(821)과 수평하게 결합되고, 소켓보드(712)가 장착되는 측벽 플레이트들(823, 824)은 나사에 의해 플레이트판(822)의 양단에 결합된다.
소켓보드(712)는 소켓(714)이 설치되는 수평 플레이트(850)와, 와이어 본딩된 칩 테스트 장치의 테스터와 소켓(714)을 전기적으로 연결시키기 위한 배선 플레이트(852)와, 배선 플레이트(852)를 사이에 두고 수평 플레이트(850)와 결합되어 배선 플레이트(852)를 지지하는 지지판(854)과, 지지판(854) 상승시 지지판(854)을 완충하기 위한 지지판완충부재(856)를 구비한다.
지지판완충부재(856)는 소켓보드 구동부(720)에 의한 소켓보드(712)의 상승시 지나치게 상승되는 것을 완충하여 스트립 PCB(501)를 손상시키기 것을 방지한다. 이를 위해, 지지판완충부재(856)는 다수의 나사(846)에 의해 지지판(854)과 결합되는 완충 플레이트판(848)과, 완충 플레이트판(848)과 지지판(854) 사이에 위치하여 나사(846)가 관통되는 볼부쉬(842)와, 볼부쉬(842)와 지지판(854) 사이에위치하여 나사(846)가 관통되는 제 1 스프링(840)을 구비한다.
완충플레이트(856)는 나사에 의해 수평프레임부(820)의 측벽 플레이트들(823, 824)에 결합된다. 또한, 완충플레이트(856), 볼부쉬(842) 및 제 1 스프링(840)을 관통하여 지지판(854)에 형성된 나사홀에 나합되는 나사(846)에 의해 지지판(854)과 결합된다.
이에 따라, 완충플레이트(856)은 제 1 서보모터(801)에 의해 상승시 제 1 스프링(840)에 의해 지나치게 상승되는 것이 완충된다. 즉, 소켓(712)의 소켓핀들은 제 1 서보모터(801)에 의해 일정구간 동안 상승되어진 후 제 1 스프링(840)의 탄성력에 의해 스트립 PCB(501)의 접점들과 접촉된다.
이러한, 소켓보드 구동부(720)는 제 1 서보모터(801)의 회전력은 제 1 벨트풀리(804), 제 1 벨트(805), 제 2 벨트풀리(807)에 전달되어 제 1 볼스크류(810)가 정회전하게 된다. 제 1 볼스크류(810)가 정회전함에 따라 LM가이더블록(812)에 설치된 제 1 볼스크류브라켓(832)에 의해 LM가이더블록(812)이 상승됨과 동시에 소켓보드(712)가 상승되어 소켓보드(712)의 소켓핀들이 스트립 PCB(501)의 접점들(508)과 전기적으로 접촉되어 상술한 방법에 의해 와이어 테스트를 실시하게 된다. 또한, 와이어 테스트 후 제 1 서보모터(801)가 역회전함에 따라 제 1 볼스크류(810)가 역회전하여 LM가이더블록(812)에 설치된 제 1 볼스크류브라켓(832)에 의해 LM가이더블록(812)이 하강됨과 동시에 소켓보드(712)가 하강된다.
한편, 본 발명에 따른 와이어 본딩된 칩 테스트 장치는 도 6에 도시된 바와 같이 와이어 테스트된 스트립 PCB(501)를 테스트 장치(640)에서 언로딩장치(670)로 이송시키기 위한 스텝 트랜스퍼(665)를 추가로 구비한다.
스텝 트랜스퍼(665)는 테스트 장치(640)에서 와이어 테스트 완료된 스트립 PCB(501)를 테스트 장치(640)의 와이어 테스트 방식에 따라 이송시키게 된다. 즉, 스텝 트랜스퍼(665)는 스트립 PCB(501)를 소구간 단위로 이송하거나 대구간 단위로 이송하게 된다.
이를 위해, 스텝 트랜스퍼(665)에는 스트립 PCB(501)를 인덱싱하여 이송시키기 위한 제 2 인덱싱유닛(667)이 설치된다. 제 2 인덱싱유닛(667)은 스텝 트랜스퍼(665)의 스텝모터에 의해 구동되어 테스트 장치(640) 상의 스트립 PCB(501)를 마킹장치(650)로 이송시킨다.
이와 같이, 테스트 장치(640)에서 양품으로 판정된 스트립 PCB(501)는 스텝 트랜스퍼(665)에 의해 언로딩장치(670)로 언로딩되는 반면에 불량으로 판정된 스트립 PCB(501)은 마킹장치(650)에 의해 스트립 PCB(501) 상에 식별가능하도록 불량 마크가 표시된 후 언로딩장치(670)로 언로딩된다. 이러한, 마킹유닛(650)은 와이어 테스트 장치(512)에서의 와이어 테스트 결과를 저장하고, 저장된 와이어 테스트 결과에 따라 마킹 유닛(650)을 제어하는 호스트 시스템에 의해 구동된다.
언로딩장치(670)는 도 6에 도시된 바와 같이 테스트 장치(640)에서 와이어 테스트 결과에 따라 스트립 PCB(501)를 분리하여 언로딩시키기 위한 리젝트 레일(680)과, 양품으로 판정된 스트립 PCB(501)를 언로딩시키기 위한 언로딩 트랜스퍼(684)와, 불량으로 판정된 스트립 PCB(501)를 언로딩시키기 위한 리젝트 트랜스퍼(685)와, 언로딩 트랜스퍼(684)로부터 이송되는 양품 스트립 PCB(501)를 적층하는 언로딩 매거진(686)과, 언로딩 매거진(686)에서 하나의 매거진을 픽업하기 위한 언로딩 엘리베이터(688)와, 불량 스트립 PCB(501)를 적층하는 리젝트 매거진(660)을 구비한다.
리젝트 레일(542)은 안착된 불량 스트립 PCB(501)를 리젝트 트랜스퍼(685)로 이송시킬 경우에만 도시하지 않은 호스트 시스템에 의해 리젝트 트랜스퍼(685) 쪽으로 수평 이동한다.
언로딩 트랜스퍼(684)는 리젝트 레일(680) 상에 있는 양품 스트립 PCB(501)를 픽업하기 위한 도시하지 않은 그리퍼와, 그리퍼에 픽업된 스트립 PCB(501)를 언로딩 매거진(686)에 적층되도록 푸싱하는 도시하지 않은 푸쉬어를 추가로 구비한다.
그리퍼는 도시하지 않은 구동장치에 의해 리젝트 레일(680) 상의 스트립 PCB(501)를 픽업한 후 언로딩 매거진(686)에 근접되게 이송된다. 스트립 PCB(501)가 언로딩 매거진(686)에 근접되면 그리퍼가 상승되어 스트립 PCB(501)의 뒷쪽으로 이송됨에 따라 푸쉬어는 스트립 PCB(501)의 뒷쪽에 위치하게 된다. 스트립 PCB(501)의 뒷쪽에 위치한 푸쉬어는 스트립 PCB(501)를 푸싱하여 언로딩 매거진(686)의 매거진에 스트립 PCB(501)를 적층한다.
이를 위해, 언로딩 매거진(686)에는 푸쉬어에 의해 푸싱되는 다수의 스트립 PCB(501)가 적층되는 매거진을 구비한다. 언로딩 엘리베이터(688)는 매거진 홀더를 이용하여 언로딩 매거진(686)의 매거진을 상승 및 하강시켜 스트립 PCB(501)들이 매거진에 적층될 수 있도록 한다.
리젝트 트랜스퍼(685)는 리젝트 레일(680) 상의 불량 스트립 PCB(501)를 푸싱하기 위한 푸쉬어를 구비한다.
푸쉬어는 도시하지 않은 제 1 및 제 2 실린더에 의해 구동된다. 제 1 및 제 2 실린더는 리젝트 레일(680)의 레일에 안착된 스트립 PCB(501)를 리젝트 매거진(660) 쪽으로 무리하게 푸싱하는 것을 방지하기 위한 푸쉬어의 푸싱력을 완충하게 된다.
리젝트 트랜스퍼(685) 쪽으로 이송된 불량 스트립 PCB(501)는 리젝트 레일(680)의 앞쪽에 설치된 푸쉬어에 의해 리젝트 매거진(660)의 매거진에 적층된다.
도 12는 본 발명의 실시 예에 따른 와이어 본딩된 칩 테스트 장치에 있어서 스트립 PCB의 유닛 단위 즉, 소구간 단위로 와이어 테스트하기 위한 순서도이다.
도 12를 도 7과 결부하여 설명하면 다음과 같다. 본 발명의 실시 예에 따른 와이어 본딩된 칩 테스트 장치는 우선, 로딩장치(610)에 의해 스트립 PCB(501)가 테스트 장치(640)에 로딩된다. (12S1)
테스트 장치(640)의 레일 상에 스트립 PCB(501)가 로딩되면 도 11에 도시된 얼라인 구동부(730)에 의해 얼라이너(728)의 제 1 및 제 2 얼라인핀들(950, 951)이 하강하게 된다. (12S2)
제 1 및 제 2 얼라인핀들(950, 951)이 하강함에 따라 테스트 장치(501)에 로딩된 스트립 PCB(501)는 레일 상에 재정렬된다. (12S3)
이어서, 소켓보드 구동부(720)에 의해 소켓보드(712)가 상승되어 소켓(714)의 소켓핀들(902)이 스트립 PCB(501)의 접점들(510)과 전기적으로 접촉된다. (12S4)
소켓핀들(902)이 스트립 PCB(501)의 접점들(510)과 접촉됨에 따라 테스터(710)의 메인보드로부터 제 1 테스트 검사신호가 인가되어 스트립 PCB에 대하여 와이어 단락 및 와이어 개방을 테스트하게 된다. 스트립 PCB(501)의 와이어 테스트 결과 양품을 판정되면 테스터(710)의 메인보드로부터 제 2 테스트 검사신호가 인가되어 스트립 PCB(501)에 대하여 와이어 누설전류를 테스트하게 된다. (12S5)
이와 같이 스트립 PCB(501)에 대하여 와이어 단락, 와이어 개방 및 와이어 누설전류의 테스트 결과 모두 양품으로 판정되면 소켓보드 구동부(720)에 의해 소켓보드(712)가 하강하게 된다. (12S6)
그런 다음, 얼라이너(728)가 얼라이너 구동부(730)에 의해 상승된다. (12S7) 이어서, 후술되는 언로딩장치(670)의 스텝 트랜스퍼(665)에 의해 테스트 장치(640)에 로딩된 스트립 PCB(501)가 한 스텝 이송되어 다음 유닛(510)이 테스트 장치(640)로 로딩된다. (12S8)
한 스텝 이송된 스트립 PCB(501)의 다음 유닛(510)이 테스트 장치에 로딩되면 도 11에 도시된 얼라인 구동부(730)에 의해 상승되어진 얼라이너(728)의 제 1 및 제 2 얼라인핀들(950, 951)이 다시 하강하게 된다. (12S2)
제 1 및 제 2 얼라인핀들(950, 951)이 하강함에 따라 테스트 장치(640)에 로딩된 스트립 PCB(501)는 레일 상에 재정렬된다. (12S3)
이어서, 소켓보드 구동부(720)에 의해 소켓보드(712)가 상승되어 소켓(714)의 소켓핀들(902)이 스트립 PCB(501)의 접점들(510)과 전기적으로 접촉된다. (12S4)
소켓핀들(902)이 스트립 PCB(501)의 접점들(510)과 접촉됨에 따라 테스터(710)의 메인보드로부터 제 1 테스트 검사신호가 인가되어 스트립 PCB(501)에 대하여 와이어 단락 및 와이어 개방을 테스트하게 된다. 스트립 PCB(501)의 와이어 테스트 결과 양품을 판정되면 테스터(710)의 메인보드로부터 제 2 테스트 검사신호가 인가되어 스트립 PCB(501)에 대하여 와이어 누설전류를 테스트하게 된다. (12S5)
이와 같이 스트립 PCB(501)에 대하여 와이어 단락, 와이어 개방 및 와이어 누설전류의 테스트 결과 모두 양품으로 판정되면 소켓보드 구동부(720)에 의해 소켓보드(712)가 하강하게 된다. (12S6)
그런 다음, 얼라이너(728)가 얼라이너 구동부(730)에 의해 상승된다. (12S7) 이어서, 언로딩장치(670)의 스텝 트랜스퍼(665)에 의해 테스트 장치(640)에 로딩된 스트립 PCB(501)가 한 스텝 이송되어 스트립 PCB(501)의 다음 유닛(510)이 테스트 장치(640)로 로딩된다. (12S8)
상술한 과정을 반복하여 스트립 PCB(501)의 모든 유닛(510)에 대하여 와이어 테스트가 완료되면, 스트립 PCB(501)는 스텝 트랜스퍼(665)에 의해 언로딩장치(670)로 언로딩된다.
한편, 테스트 장치(640)에서 와이어 테스트 결과 불량으로 판정된 불량 스트립 PCB(501)는 스텝 트랜스퍼(665)에 의해 도 6에 도시된 마킹유닛(650)으로 이송된다. 마킹유닛(650)에 이송된 불량 스트립 PCB 상에는 마킹유닛(650)에 의해 불량 마크가 표시된다. (12S11)
불량 마크가 표시된 불량 스트립 PCB(501)가 도 6에 도시된 리젝트 레일(680)로 이송되면 리젝트 레일(680)은 호스트 시스템의 제어에 의해 리젝트 트랜스퍼(685) 쪽으로 이동된다. 리젝트 레일(680)이 리젝트 트랜스퍼(685) 쪽으로 이동이 완료되면 제 1 및 제 2 실린더가 구동됨에 따라 푸쉬어가 리젝트 레일(680) 상에 있는 불량 스트립 PCB(501)를 푸싱하여 리젝트 트랜스퍼(685)의 레일을 따라 리젝트 매거진의 메거진에 적층된다. (12S12)
한편, 도 13은 본 발명의 실시 예에 따른 와이어 본딩된 칩 테스트 장치에 있어서, 스트립 PCB의 길이에 대응되는 대구간 단위로 스트립 PCB를 와이어 테스트하기 위한 순서도이다.
도 13을 도 7과 결부하여 설명하면 다음과 같다. 우선, 로딩장치(610)에 의해 스트립 PCB(501)가 테스트 장치(640)에 로딩된다. (13S1) 테스트 장치의 레일 상에 스트립 PCB(501)가 로딩되면 도 11에 도시된 얼라인 구동부(730)에 의해 얼라이너(728)의 제 1 및 제 2 얼라인핀들(950, 951)이 하강하게 된다. (13S2)
제 1 및 제 2 얼라인핀들(950, 951)이 하강함에 따라 테스트 장치(640)에 로딩된 스트립 PCB(501)는 레일 상에 재정렬된다. (13S3)
이어서, 소켓보드 구동부(720)에 의해 소켓보드(712)가 상승되어 소켓(714)의 소켓핀들(902)이 스트립 PCB(501)의 접점들(510)과 전기적으로 접촉된다. (13S4)
소켓핀들(902)이 스트립 PCB(501)의 접점들(510)과 접촉됨에 따라 테스터(710)의 메인보드로부터 제 1 테스트 검사신호가 인가되어 스트립 PCB(501)에 대하여 와이어 단락 및 와이어 개방을 테스트하게 된다. 스트립 PCB(501)의 와이어 테스트 결과 양품을 판정되면 테스터(710)의 메인보드로부터 제 2 테스트 검사신호가 인가되어 스트립 PCB(501)에 대하여 와이어 누설전류를 테스트하게 된다. (13S5)
이와 같이 스트립 PCB(501)에 대하여 와이어 단락, 와이어 개방 및 와이어 누설전류의 테스트 결과 모두 양품으로 판정되면 소켓보드 구동부(720)에 의해 소켓보드(712)가 하강하게 된다. (13S6)
그런 다음, 얼라이너(728)가 얼라이너 구동부(730)에 의해 상승된다. (13S7) 이어서, 양품 스트립 PCB(501)는 스텝 트랜스퍼(665)에 언로딩장치(670)로 언로딩되어 리젝트 매거진의 매거진에 적층된다.(13S8)
한편, 테스트 장치(640)에서 와이어 테스트 결과 불량으로 판정된 불량 스트립 PCB(501)는 스텝 트랜스퍼(665)에 의해 도 6에 도시된 마킹유닛(650)으로 이송된다. 마킹유닛(650)에 이송된 불량 스트립 PCB(501) 상에는 마킹유닛(650)에 의해 불량 마크가 표시된다. (13S9)
불량 마크가 표시된 불량 스트립 PCB(501)가 도 6에 도시된 리젝트 레일(680)로 이송되면 리젝트 레일(680)은 호스트 시스템의 제어에 의해 리젝트 트랜스퍼(685) 쪽으로 이동된다. 리젝트 레일(680)이 리젝트 트랜스퍼(685) 쪽으로 이동이 완료되면 제 1 및 제 2 실린더가 구동됨에 따라 푸쉬어가 리젝트 레일(680) 상에 있는 불량 스트립 PCB(501)를 푸싱하여 리젝트 트랜스퍼(685)의 레일을 따라 리젝트 매거진의 메거진에 적층된다. (13S10)
상술한 바와 같이, 본 발명에 따른 와이어 본딩된 칩 테스트 장치 및 방법은 스트립 PCB 상에 다이 본딩 또는 와이어 본딩 후에 와이어의 개방과 단락 및 누설전류를 검출함으로써 최종 완성된 반도체 패키지의 불량률을 최소화 할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
Claims (15)
- 적어도 둘 이상의 얼라인 핀홀이 형성됨과 아울러 배면에는 접점들이 형성된 스트립 인쇄회로보드와,상기 접점들에 접속되어 상기 접점들을 보호하기 위한 보호 다이오드와,로딩되는 상기 스트립 인쇄회로보드를 얼라인하기 위해 상기 얼라인 핀홀에 삽입되는 얼라인핀들과,상기 얼라인핀들을 구동시키기 위한 얼라인 구동부와,상기 스트립 인쇄회로보드의 접점들과 접촉되는 다수의 소켓핀들을 포함하는 소켓과,상기 소켓을 통해 상기 스트립 인쇄회로보드에 테스트 검사신호를 인가하여 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 검사하기 위한 신호공급부와,상기 소켓을 상승 및 하강시키기 위한 소켓구동부를 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 1 항에 있어서,상기 소켓을 지지하기 위한 소켓지지부를 추가로 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 1 항에 있어서,상기 얼라인핀들은 서로 대각선방향으로 위치하는 적어도 둘 이상의 핀들을 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 3 항에 있어서,상기 얼라인핀들은 상기 스트립 인쇄회로보드와의 접촉을 완충하기 위한 탄성부재를 추가로 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 1 항에 있어서,상기 스트립 인쇄회로보드는 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 5 항에 있어서,상기 소켓은 상기 단일 유닛의 배면에 형성된 접점들 각각에 접촉되는 다수의 핀들을 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 5 항에 있어서,상기 소켓은 상기 스트립 인쇄회로보드의 배면에 형성된 다수의 접점군들에 접촉되도록 다수의 군을 형성하는 다수의 핀들을 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 5 항에 있어서,상기 핀들은 상기 스트립 인쇄회로보드의 접점들과의 접촉을 완충하기 위한 탄성부재를 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 5 항에 있어서,상기 얼라인 구동부는 상기 스트립 인쇄회로보드의 다이를 검출하기 위한 센서를 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 제 1 항에 있어서,상기 신호공급부는 상기 스트립 인쇄회로보드의 접점들을 선택하여 상기 전압이 순차적으로 인가되도록 하기 위한 접점선택부를 구비하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 장치.
- 단일 다이를 포함한 단일 유닛이 직렬로 다수 연결된 스트립 인쇄회로보드를 로딩시키는 단계와,로딩되는 상기 스트립 인쇄회로보드를 얼라인시키는 단계와,상기 스트립 인쇄회로보드의 배면에 형성된 보호 다이오드를 가지는 다수의 접점들에 다수의 소켓핀들을 접촉시키기는 단계와,상기 소켓핀을 통해 상기 스트립 인쇄회로보드에 테스트 검사신호를 인가하여 상기 보호 다이오드 양단간의 전압을 검출하여 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 방법.
- 제 11 항에 있어서,상기 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계는,상기 스트립 인쇄회로보드에 상기 테스트 검사신호를 인가하여 와이어 단락 및 와이어 개방을 판정하는 단계와,상기 와이어 단락 및 와이어 개방의 판정결과 양품으로 판정된 스트립 인쇄회로보드에 대하여 와이어 누설전류를 판정하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 방법.
- 제 11 항에 있어서,상기 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계는,상기 스트립 인쇄회로보드의 유닛 길이에 대응하는 소구간 단위로 판정하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 방법.
- 제 11 항에 있어서,상기 와이어 단락과 와이어 개방 및 와이어 누설전류를 판정하는 단계는,상기 스트립 인쇄회로보드의 길이에 대응하는 대구간 단위로 판정하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 방법.
- 제 11 항에 있어서,상기 스트립 인쇄회로보드의 상기 다이의 유무를 검출하는 단계를 더 포함하는 것을 특징으로 하는 와이어 본딩된 칩 테스트 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0004996A KR100439309B1 (ko) | 2002-01-29 | 2002-01-29 | 와이어 본딩된 칩 테스트 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0004996A KR100439309B1 (ko) | 2002-01-29 | 2002-01-29 | 와이어 본딩된 칩 테스트 장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030064925A KR20030064925A (ko) | 2003-08-06 |
| KR100439309B1 true KR100439309B1 (ko) | 2004-07-07 |
Family
ID=32219690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0004996A KR100439309B1 (ko) | 2002-01-29 | 2002-01-29 | 와이어 본딩된 칩 테스트 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100439309B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100827745B1 (ko) * | 2007-04-27 | 2008-05-07 | (주)커팅에치쎄미테크 | 와이어 본딩 테스트 장치 |
| KR100866355B1 (ko) * | 2006-05-25 | 2008-10-31 | 요코가와 덴키 가부시키가이샤 | Ｉｃ 테스터 및 테스트 보드의 착탈 방법 |
| KR100947764B1 (ko) * | 2007-05-03 | 2010-03-18 | (주)제이티 | 기판스트립 검사장치 |
| KR101311871B1 (ko) | 2012-05-31 | 2013-09-27 | 크루셜텍 (주) | 터치 집적 회로의 오픈 쇼트 검사 장치 및 방법 |
| US9484323B2 (en) | 2014-08-18 | 2016-11-01 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor package and wire bonding apparatus for performing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101041226B1 (ko) * | 2010-12-16 | 2011-06-13 | 대형환경 주식회사 | 순환골재용 원통형 건조장치 |
| CN112798929B (zh) * | 2020-12-29 | 2024-03-01 | 中科芯集成电路有限公司 | 一种基于双叶轮的柔性pcb板批量自动检测装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930016276U (ko) * | 1991-12-17 | 1993-07-28 | 현대전자산업 주식회사 | 와이어 본딩상태 검사장치 |
| JPH07231024A (ja) * | 1994-02-16 | 1995-08-29 | Sony Corp | ワイヤボンディング検査装置およびワイヤボンディング検査方法 |
| KR960019625A (ko) * | 1994-11-19 | 1996-06-17 | 황인길 | 반도체 패키지의 와이어본딩(wire bonding) 검사장치 |
| KR20000031904A (ko) * | 1998-11-11 | 2000-06-05 | 윤종용 | 본딩 와이어 검사 방법 및 장치 |
| KR20000014851U (ko) * | 1998-12-31 | 2000-07-25 | 마이클 디. 오브라이언 | 반도체패키지 제조용 와이어본딩 검사 장치 |
| KR100276929B1 (ko) * | 1998-01-20 | 2001-01-15 | 정문술 | 모듈아이씨(ic) 핸들러에서 소켓으로의 모듈아이씨 로딩 및 언로딩 장치 |
| KR100297392B1 (ko) * | 1999-05-03 | 2001-09-26 | 정문술 | 번인 테스터용 소팅 핸들러의 번인보드 센터링장치 |
| KR100316805B1 (ko) * | 1999-05-19 | 2001-12-12 | 정문술 | 핸들러의 얼라이너 상승장치 |
-
2002
- 2002-01-29 KR KR10-2002-0004996A patent/KR100439309B1/ko not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930016276U (ko) * | 1991-12-17 | 1993-07-28 | 현대전자산업 주식회사 | 와이어 본딩상태 검사장치 |
| JPH07231024A (ja) * | 1994-02-16 | 1995-08-29 | Sony Corp | ワイヤボンディング検査装置およびワイヤボンディング検査方法 |
| KR960019625A (ko) * | 1994-11-19 | 1996-06-17 | 황인길 | 반도체 패키지의 와이어본딩(wire bonding) 검사장치 |
| KR100276929B1 (ko) * | 1998-01-20 | 2001-01-15 | 정문술 | 모듈아이씨(ic) 핸들러에서 소켓으로의 모듈아이씨 로딩 및 언로딩 장치 |
| KR20000031904A (ko) * | 1998-11-11 | 2000-06-05 | 윤종용 | 본딩 와이어 검사 방법 및 장치 |
| KR20000014851U (ko) * | 1998-12-31 | 2000-07-25 | 마이클 디. 오브라이언 | 반도체패키지 제조용 와이어본딩 검사 장치 |
| KR100297392B1 (ko) * | 1999-05-03 | 2001-09-26 | 정문술 | 번인 테스터용 소팅 핸들러의 번인보드 센터링장치 |
| KR100316805B1 (ko) * | 1999-05-19 | 2001-12-12 | 정문술 | 핸들러의 얼라이너 상승장치 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866355B1 (ko) * | 2006-05-25 | 2008-10-31 | 요코가와 덴키 가부시키가이샤 | Ｉｃ 테스터 및 테스트 보드의 착탈 방법 |
| KR100827745B1 (ko) * | 2007-04-27 | 2008-05-07 | (주)커팅에치쎄미테크 | 와이어 본딩 테스트 장치 |
| KR100947764B1 (ko) * | 2007-05-03 | 2010-03-18 | (주)제이티 | 기판스트립 검사장치 |
| KR101311871B1 (ko) | 2012-05-31 | 2013-09-27 | 크루셜텍 (주) | 터치 집적 회로의 오픈 쇼트 검사 장치 및 방법 |
| US9484323B2 (en) | 2014-08-18 | 2016-11-01 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor package and wire bonding apparatus for performing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030064925A (ko) | 2003-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6210984B1 (en) | Method and apparatus for automatically positioning electronic dice within component packages | |
| KR100681772B1 (ko) | 반도체 시험 방법 및 반도체 시험 장치 | |
| US6820792B2 (en) | Die bonding equipment | |
| US6177722B1 (en) | Leadless array package | |
| KR100439309B1 (ko) | 와이어 본딩된 칩 테스트 장치 및 방법 | |
| KR100278603B1 (ko) | 미세간극 볼 그리드 어레이 패키지용 다이본딩 설비 및 다이본딩 방법 | |
| JP4222442B2 (ja) | 電子部品試験装置用インサート | |
| KR20050066313A (ko) | 반도체 소자 테스트 핸들러 | |
| KR20230090690A (ko) | 연성회로기판 기능 테스트 및 포장 자동 시스템과 이를 이용한 연성회로기판 기능 테스트 및 포장 방법 | |
| KR100439308B1 (ko) | 칩 테스트 장치 및 방법 | |
| KR101050941B1 (ko) | 반도체 칩의 테스트 장치 및 방법과, 이를 이용한 반도체 칩의 분류 장치 및 방법 | |
| KR100514040B1 (ko) | 마킹장치 | |
| KR101291579B1 (ko) | 소자검사장치 | |
| JPH1167876A (ja) | ダイ認識方法および半導体製造装置 | |
| JPH0329335A (ja) | 半導体チッププローバ | |
| KR20070037824A (ko) | Ｂｏｃ형 반도체 패키지 제조용 다이 본딩 장치 및 방법 | |
| JP2750448B2 (ja) | 半導体検査装置 | |
| KR100500008B1 (ko) | 다이 본딩 설비 및 이를 이용한 다이 본딩 방법 | |
| JP2607752Y2 (ja) | 自動テストハンドラー用ピック・プレース装置 | |
| KR200286752Y1 (ko) | 반도체 패키지 제조 장비 | |
| JP4073327B2 (ja) | 電子部品のテープ状搬送部材、搬送体及び搬送方法 | |
| CN117855082A (zh) | 裸片键合装置 | |
| CN113161251A (zh) | 芯片封装的工艺内测试方法及装置 | |
| KR20070037867A (ko) | 반도체 칩 적층 방법 및 장치 | |
| JPH10163613A (ja) | 半田ボール供給装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020129 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20031128 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20040614 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20040628 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20040628 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20070628 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080630 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090430 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100618 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110628 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20120626 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120626 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |