KR100423488B1 - Redundancy Structure of Interprocessor Communication Network in Switching System - Google Patents
Redundancy Structure of Interprocessor Communication Network in Switching System Download PDFInfo
- Publication number
- KR100423488B1 KR100423488B1 KR10-1998-0046618A KR19980046618A KR100423488B1 KR 100423488 B1 KR100423488 B1 KR 100423488B1 KR 19980046618 A KR19980046618 A KR 19980046618A KR 100423488 B1 KR100423488 B1 KR 100423488B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- sub
- processor
- main
- switching device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q1/00—Details of selecting apparatus or arrangements
- H04Q1/18—Electrical details
- H04Q1/30—Signalling arrangements; Manipulation of signalling currents
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/162—Fault indication, e.g. localisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/166—Prevention of faults
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/167—Redundancy
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Abstract
본 발명은 교환 시스템에서 프로세서간 통신망의 이중화 구조에 관한 것으로, 특히 프로세서간 통신망의 프로세서 사이에 데이터 송수신을 행하는 경우, 데이터의 경로를 스위칭하는 메인(Main)스위칭 장치 및 서브(Sub)스위칭 장치에 결함이 발생하는 경우에도 프로세서 간의 원활한 데이터 송수신을 할 수 있도록 하는 교환 시스템에서 프로세서간 통신망의 이중화구조에 관한 것이다.The present invention relates to a duplex structure of an interprocessor communication network in a switching system, and more particularly, to a main switching device and a sub switching device that switch data paths when data is transmitted and received between processors in an interprocessor communication network. The present invention relates to a duplex structure of a communication network between processors in an exchange system that enables smooth data transmission and reception between processors even when a defect occurs.
종래의 교환 시스템에서 프로세서간 이중화 구조에서는 메인 스위칭 장치 또는 서브 스위칭 장치의 손상으로 인하여 프로세서간 통신망의 결함이 발생하는 경우, 해당 메인 스위칭 장치 또는 서브 스위칭 장치를 통한 데이터의 전송이 불가능 하므로 프로세서 사이의 데이터 송수신을 행할 수 없게 되는 문제점이 있었다In a conventional processor-to-processor duplex structure, when a defect in the inter-processor communication network occurs due to damage of the main switching device or the sub-switching device, data transmission through the corresponding main switching device or the sub-switching device is impossible. There was a problem that data transmission and reception could not be performed.
본 발명은 프로세서간 통신망의 메인 스위칭 장치와 서브 스위칭 장치를 독립된 동작을 수행하도록 이중화하여 하나의 메인 스위칭 장치 또는 서브 스위칭 장치에 결함이 발생하는 경우에도 결함이 발생하지 않은 다른 메인 스위칭 장치 또는 서브스위칭 장치를 이용하여 데이터의 송수신 동작을 수행하므로, 프로세서 사이에 안정한 데이터 송수신을 할 수 있도록 하는 장점이 있다.The present invention is to duplicate the main switching device and the sub-switching device of the inter-processor communication network to perform independent operation so that even if a defect occurs in one main switching device or sub-switching device, another main switching device or sub-switching in which the defect does not occur. Since the device performs a data transmission / reception operation, there is an advantage of enabling stable data transmission and reception between processors.
Description
본 발명은 교환 시스템에서 프로세서간 통신망(Inter Processor Communication network)의 이중화 구조에 관한 것으로, 특히 프로세서간 통신망의 프로세서 사이에 데이터 송수신을 행하는 경우, 데이터의 경로를 스위칭하는메인(Main)스위칭장치 및 서브(Sub)스위칭 장치에 결함이 발생하는 경우에도 프로세서 간의 원활한 데이터 송수신을 할 수 있도록 하는 교환 시스템에서 프로세서간 통신망의 이중화구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a duplex structure of an interprocessor communication network in a switching system, and in particular, a main switching device and a sub switching a path of data when data is transmitted and received between processors in an interprocessor communication network. (Sub) The present invention relates to a duplex structure of a communication network between processors in a switching system that enables smooth data transmission and reception between processors even when a defect occurs in a switching device.
일반적으로 다수의 프로세서 사이에 데이터 송수신 동작을 수행하는 프로세서간통신망은 첨부한 도면 도1과 같이 다수의 서브 스위칭 장치를 허브(Hub) 형태로 연결하여 서브 스위칭 장치 사이의 프로세서간 통신망을 형성하는 메인 스위칭 장치와, 다수의 프로세서와 연결하여 프로세서 사이의 프로세서간 통신망을 형성하는 서브 스위칭 장치와, HDLC(High-level Data Link Control procedure) 프레임으로 데이터를 송수신하는 다수의 프로세서로 구성된다. 그런데, 일반적인 프로세서간통신망에서는 메인 스위칭장치와 서브 스위칭장치 사이에 설치되는 데이터 전송케이블의 손상으로 인한 프로세서간 통신망의 결함이 발생하는 경우 프로세서 사이의 원활한 데이터 송수신을 할 수 없다.In general, an inter-processor communication network performing data transmission / reception between a plurality of processors is a main that forms an inter-processor communication network between sub-switching devices by connecting a plurality of sub-switching devices in a hub form as shown in FIG. 1. A switching device, a sub-switching device connected to a plurality of processors to form an inter-processor communication network between the processors, and a plurality of processors for transmitting and receiving data in a high-level data link control procedure (HDLC) frame. However, in a general inter-processor communication network, when a defect in the inter-processor communication network occurs due to damage of a data transmission cable installed between the main switching device and the sub-switching device, the data transmission and reception between the processors cannot be performed smoothly.
이와같이, 메인 스위칭장치와 서브 스위칭장치사이의 데이터 전송케이블 상에 결함이 발생하는 경우에도 프로세서 사이의 원활한 데이터 송수신을 행하기 위하여 종래에는 도2에 도시된 바와 같은 이중화 구조를 가지는 프로세서간 통신망을 구현하였는데, 도2에 도시된 프로세서간 통신망의 이중화구조는 도1에서의 메인 스위칭장치, 하나의 서브 스위칭장치, 하나의 프로세서를 연결하여 구성한 일부분의 프로세서간 통신망을 도시한 것으로, 메인 스위칭 장치는 메인 스위칭부(18)와 메인노드(16,17)를 포함하여 이루어지고, 서브 스위칭 장치는 게이트웨이(14,15)와 서브 스위칭부(13)를 포함하여 이루어지고, 프로세서는 이중화된 프로세서(11,12)를 포함하여 이루어 진다.As such, in order to perform smooth data transmission and reception between processors even when a defect occurs on the data transmission cable between the main switching device and the sub-switching device, an interprocessor communication network having a redundant structure as shown in FIG. 2 is conventionally implemented. As shown in FIG. 2, the redundant structure of the inter-processor communication network shows a part of the inter-processor communication network formed by connecting the main switching device, one sub-switching device, and one processor in FIG. 1. It comprises a switching unit 18 and the main node (16, 17), the sub-switching device comprises a gateway 14, 15 and the sub-switching unit 13, the processor is a redundant processor 11, 12) is made, including.
메인 스위칭부(18)는 메인노드(16,17)를 통하여 입출력되는 데이터의 경로를 스위칭함으로써 프로세서간의 데이터 통신 경로를 절환한다. 메인노드(16,17)는 동작 또는 대기(Active/Standby) 모드의 이중화 방식으로 운용하여 메인 스위칭부(18)를 통하여 전송되는 데이터를 데이터 전송케이블에 정합시켜 전송하며, 동작 또는 대기 모드의 이중화 방식으로 운용하는 게이트웨이(14,15)로부터 전송되는 데이터를 메인 스위칭부(18)에 정합시켜 전송한다.The main switching unit 18 switches a data communication path between processors by switching a path of data input and output through the main nodes 16 and 17. The main nodes 16 and 17 operate in a duplexing manner of an active or standby mode to match data transmitted through the main switching unit 18 to a data transmission cable, and to transfer the redundant data of the active or standby mode. The data transmitted from the gateways 14 and 15 operating in the manner is matched to the main switching unit 18 and transmitted.
게이트웨이(14,15)는 동작 또는 대기 모드의 이중화 방식으로 운용하여 서브 스위칭부(13)로부터 전송되는 데이터를 데이터 전송 케이블에 정합시켜 전송하며, 메인노드(16,17)로부터 전송되는 데이터를 서브 스위칭부(13)에 정합시켜 전송한다. 서브 스위칭부(13)는 프로세서(11,12)와 게이트웨이(14,15) 사이에 입출력되는 데이터 전송경로를 절환한다.The gateways 14 and 15 operate in a redundant manner of operation or standby mode to match data transmitted from the sub-switching unit 13 with data transmission cables, and transmit the data transmitted from the main nodes 16 and 17. Match with the switching unit 13 and transmit. The sub-switching unit 13 switches the data transmission path input and output between the processors 11 and 12 and the gateways 14 and 15.
프로세서(11,12)는 동작 또는 대기 모드의 이중화 방식으로 운용되며, 서브 스위칭부(13)에 데이터 버스(Data Bus)로 연결되어 HDLC 프레임으로 데이터를 송수신한다The processors 11 and 12 operate in a redundant manner in an operation or standby mode, and are connected to a sub-switcher 13 by a data bus to transmit and receive data in an HDLC frame.
이상과 같이 구성되는 종래의 프로세서간 통신망에서의 이중화구조의 동작을 첨부된 도면 도2를 참고하여 설명하면 다음과 같다.Referring to FIG. 2, the operation of the redundant structure in the conventional inter-processor communication network configured as described above is as follows.
프로세서간 통신망의 프로세서(11,12)와 게이트웨이(14,15) 및 메인노드(16,17)는 동작 또는 대기모드의 이중화 방식으로 운용되는 특성을 가지는데, 예를들어 프로세서(11)가 동작모드(Active)인 경우 프로세서(12)는대기모드(Standby)로 운용하며, 프로세서(12)가 동작모드인 경우 프로세서(11)는 대기모드로 운용하여 동작모드로 운용되는 프로세서(11) 또는 프로세서(12)에 의하여 데이터의 송수신이 이루어진다. 이에따라, 프로세서간 통신망의 데이터 전송경로 상에서 프로세서(11)와 게이트웨이(14) 및 메인노드(16)가 동작모드로 운용되고 프로세서(12)와 게이트웨이(15) 및 메인노드(17)가 대기모드로 운용된다고 가정하는 경우에 데이터 전송 동작을 살펴보면, 동작모드의 프로세서(11)는 서브 스위칭부(13)에 HDLC 프래임으로 데이터를 전송하고, 서브 스위칭부(13)는 프로세서(11)로부터 전송받은 데이터를 동작모드의 게이트웨이(14)로 전송하며, 게이트웨이(14)는 서브 스위칭부(13)로부터 인가받은 해당 데이터를 데이터 전송케이블에 정합시킨 후 동작모드의 메인노드(16)로 전송한다. 그리고, 메인노드(16)는 게이트웨이(14)로부터 전송되는 데이터를 메인 스위칭부(18)에 정합시켜 전송하며, 메인 스위칭부(18)는 메인노드(16)로부터 전송되는 데이터의 경로를 상대방 목적 프로세서측으로 연결한다.The processors 11 and 12, the gateways 14 and 15, and the main nodes 16 and 17 of the inter-processor communication network have a characteristic of being operated in a redundant manner of operation or standby mode. For example, the processor 11 operates. In the active mode, the processor 12 operates in the standby mode, and when the processor 12 is in the operating mode, the processor 11 operates in the standby mode and operates in the operating mode. Data is transmitted and received by (12). Accordingly, the processor 11, the gateway 14, and the main node 16 operate in the operation mode and the processor 12, the gateway 15, and the main node 17 enter the standby mode on the data transmission path of the interprocessor communication network. In the case of assuming that the data transmission operation is assumed, the processor 11 in the operation mode transmits data to the sub-switching unit 13 in the HDLC frame, and the sub-switching unit 13 transmits the data received from the processor 11. Is transmitted to the gateway 14 in the operation mode, and the gateway 14 matches the data received from the sub-switching unit 13 to the data transmission cable and transmits the data to the main node 16 in the operation mode. In addition, the main node 16 matches and transmits data transmitted from the gateway 14 to the main switching unit 18, and the main switching unit 18 transmits the path of the data transmitted from the main node 16 to the other party's purpose. Connect to the processor side.
한편, 프로세서간 통신망의 상대방 목적 프로세서측으로 부터 메인 스위칭부(18)로 데이터의 전송이 이루어지는 경우, 메인 스위칭부(18)는 상대방 프로세서측으로부터 전송되는 데이터를 동작모드의 메인노드(16)로 전송하고, 메인노드(16)는 메인 스위칭부(18)로부터 전송된 데이터를 데이터 전송케이블에 정합시켜 동작모드의 게이트웨이(14)로 전송하며, 게이트웨이(14)는 데이터 전송케이블을 통하여 인가받은 데이터를 서브 스위칭부(13)에 정합시킨켜 출력하고, 서브 스위칭부(13)는 게이트웨이(14)로부터 인가받은 데이터를 동작모드로 운용되는 프로세서(11)로 전송함으로써, 교환 시스템에서 프로세서간 통신망의 프로세서 사이에 데이터 송수신 동작을 수행할 수 있도록 한다.On the other hand, when data is transmitted from the counterpart target processor side of the interprocessor communication network to the main switching unit 18, the main switching unit 18 transmits the data transmitted from the counterpart processor side to the main node 16 in the operation mode. In addition, the main node 16 matches the data transmitted from the main switching unit 18 to the data transmission cable and transmits the data to the gateway 14 in the operation mode, and the gateway 14 transmits the data received through the data transmission cable. The sub-switching unit 13 matches and outputs the sub-switching unit 13, and the sub-switching unit 13 transmits the data received from the gateway 14 to the processor 11 operating in the operation mode, whereby the processor of the inter-processor communication network in the switching system. Allows you to perform data transmission and reception between them.
이와같이, 종래의 교환 시스템에서 프로세서간 통신망의 이중화구조는 메인노드(16,17) 및 게이트웨이(14,15)의 이중화로 데이터 전송 케이블의 이중화를 실현하여 메인노드(16,17)와 연결된 데이터 전송케이블 또는 게이트웨이(14,15)와 연결된 데이터 전송케이블의 손상으로 인한 프로세서간 통신망에 결함이 발생하는 경우에도 손상이 발생하지 않은 다른 하나의 데이터 전송 케이블을 사용하여 프로세서 사이의 원활한 데이터의 송수신을 행할 수 있다.As described above, in the conventional switching system, the duplex structure of the inter-processor communication network realizes duplication of the data transmission cable by duplication of the main nodes 16 and 17 and the gateways 14 and 15, thereby transferring data connected to the main nodes 16 and 17. Even if a defect occurs in the inter-processor communication network due to the damage of the cable or the data transmission cable connected to the gateways (14, 15), another data transmission cable that does not cause damage can be used to smoothly transmit and receive data between the processors. Can be.
그런데, 이상과 같은 종래의 교환 시스템에서 프로세서간 통신망의 이중화구조는 메인 스위칭 장치 또는 서브 스위칭 장치의 손상으로 인하여 프로세서간 통신망의 결함이 발생하는 경우, 해당 메인 스위칭 장치 또는 서브 스위칭 장치를 통한 데이터의 전송이 불가능 하므로 프로세서 사이의 데이터 송수신을 행할 수 없게 되는 문제점이 있었다However, in the conventional switching system as described above, the duplex structure of the inter-processor communication network causes the failure of the inter-processor communication network due to the damage of the main switching device or the sub-switching device. Since transmission was impossible, there was a problem that data transmission and reception between processors could not be performed.
본 발명은 전술한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 프로세서간 통신망의 메인 스위칭 장치와 서브 스위칭 장치를 독립적으로 동작하도록 이중화하여 하나의 메인 스위칭 장치 또는 서브 스위칭 장치에 결함이 발생하는 경우에도 결함이 발생하지 않은 다른 하나의 메인 스위칭 장치 또는 서브 스위칭 장치를 이용하여 데이터의 송수신 동작을 행함으로써, 프로세서 사이에 원활한 데이터 송수신을 행할수 있도록 하는데 그 목적이 있다.The present invention has been made to solve the problems described above, even if the main switching device and the sub-switching device of the inter-processor communication network to operate independently, even if a defect occurs in one main switching device or sub-switching device. It is an object of the present invention to smoothly transmit and receive data between processors by performing data transmission / reception using another main switching device or sub-switching device in which a defect does not occur.
상기와 같은 목적을 달성하기 위한 본 발명의 특징은, 독립적 동작을 수행하도록 이중화하여 서브 스위칭 장치 사이에 입출력되는 데이터 전송경로를 절환하는 제1 및 제2 메인 스위칭 장치와, 독립적 동작을 수행하도록 이중화하여 프로세서와 메인 스위칭 장치 사이에 입출력되는 데이터 전송경로를 절환하는 제1 및 제2 서브스위칭 장치와; 동작/대기 모드의 이중화 방식으로 운용하여 상기 제1 및 제2 서브 스위칭 장치와 케이블을 통하여 데이터를 송수신하는 제1 및 제2 프로세서를 구비하는데 있다.Features of the present invention for achieving the above object, the first and second main switching device for switching the data transmission path input and output between the sub-switching device to be redundant to perform the independent operation, and to perform the independent operation First and second sub-switching devices for switching the data transmission path input and output between the processor and the main switching device; It is provided with a first processor and a second processor for transmitting and receiving data through a cable with the first and second sub-switching device by operating in a redundant manner of operation / standby mode.
도 1은 일반적인 교환 시스템에서 프로세서간 통신망의 구성블럭도.1 is a block diagram of an interprocessor communication network in a general switching system;
도 2는 종래의 교환 시스템에서 프로세서간 통신망의 이중화구조에 대한 구성블럭도.2 is a block diagram of a redundant structure of an interprocessor communication network in a conventional switching system;
도 3은 본 발명의 실시예에 따른 교환 시스템에서 프로세서간 통신망의 이중화구조에 대한 구성블럭도.3 is a block diagram illustrating a duplex structure of an interprocessor communication network in an exchange system according to an embodiment of the present invention;
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
11,12,21,22 : 프로세서 30,40 : 서브 스위칭 장치11, 12, 21, 22: processor 30, 40: sub-switching device
50,60 : 메인 스위칭 장치 31,41 : 서브노드(Sub Node)50,60: main switching device 31,41: subnode
13,32,42 : 서브(Sub)스위칭부 14,15,33,43 : 게이트웨이(Gateway)13,32,42: Sub switching unit 14,15,33,43: Gateway
16,17,51,61 : 메인노드(Main Node) 18,52,62 : 메인(Main)스위칭부16, 17, 51, 61: main node (18, 52, 62): main switching unit
이하, 본 발명의 실시예를 첨부한 도면을 참고하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.
본 발명의 실시예에 따른 프로세서간 통신망에서의 이중화구조는 도3에 도시된 바와 같이 메인 스위칭 장치(50,60)와, 서브 스위칭 장치(30,40)와 프로세서(21,22)을 구비하여 이루어진다.The redundant structure in the inter-processor communication network according to the embodiment of the present invention includes a main switching device (50, 60), a sub-switching device (30, 40) and the processor (21, 22) as shown in FIG. Is done.
메인 스위칭 장치(50,60)는 첨부한 도면 도2의 종래 메인 스위칭 장치를 독립적인 기능을 수행할 수 있도록 이중화하여 다수의 서브 스위칭 장치 사이에 입출력되는 데이터의 전송경로를 절환하며, 메인 스위칭부(52,62)와 메인노드(51,61)를 구비하여 이루어진다.The main switching devices 50 and 60 switch the transmission path of data input / output between a plurality of sub-switching devices by duplexing the conventional main switching device of FIG. 2 to perform independent functions, and the main switching unit. (52, 62) and main nodes (51, 61).
메인 스위칭부(52,62)는 동작모드(Active)로 운용되어 메인노드(51,61)를 통하여 입출력되는 데이터의 경로를 스위칭함으로써 프로세서간 통신망의 프로세서 사이에 데이터 전송 경로를 절환하며, 자체 내부결함이 발생하는 경우 데이터 전송 장애신호를 생성하여 출력한다. 메인노드(51,61)는 동작모드로 운용되어 메인 스위칭부(52,62)를 통하여 전송된 데이터를 데이터 전송케이블에 정합시켜 게이트웨이(33,43)로 전송하며, 게이트웨이(33,43)로부터 전송되는 데이터를 메인 스위칭부(52,62)에 정합시켜 전송한다.The main switching units 52 and 62 operate in an active mode to switch data transmission paths between the processors of the inter-processor communication network by switching the paths of data input and output through the main nodes 51 and 61 and internally. If a fault occurs, a data transmission failure signal is generated and output. The main nodes 51 and 61 operate in the operation mode, and match the data transmitted through the main switching units 52 and 62 to the data transmission cables and transmit them to the gateways 33 and 43, and from the gateways 33 and 43, The data to be transmitted is matched to the main switching units 52 and 62 and transmitted.
한편, 서브 스위칭 장치(32,42)는 첨부한 도면 도2의 종래 서브 스위칭 장치를 독립적인 기능을 수행하도록 이중화 하여 프로세서와 메인 스위칭 장치 사이에 입출력되는 데이터의 전송경로를 절환하며, 게이트웨이(33,43)와 서브 스위칭부(32,42) 및 서브노드(31,42)를 포함하여 이루어진다.On the other hand, the sub-switching devices 32 and 42 duplicate the conventional sub-switching device of FIG. 2 to perform independent functions to switch the transmission path of data input / output between the processor and the main switching device, and the gateway 33 And 43, the sub-switching parts 32 and 42 and the sub nodes 31 and 42.
게이트웨이(33,43)는 동작모드로 운용되어 서브 스위칭부(32,42)로부터 전송되는 데이터를 데이터 전송케이블에 정합시켜 메인노드(51,61)로 전송하며, 메인노드(51,61)로부터 데이터 전송케이블을 통하여 전송되는 데이터를 서브 스위칭부(32,42)에 정합시켜 출력한다. 서브 스위칭부(32,42)는 동작모드로 운용되어 게이트웨이(33,43)와 서브노드(31,41) 사이의 입출력되는 데이터 경로를 절환하며, 자체 내부 결함이 발생하는 경우 데이터 전송 장애신호를 생성하여 출력한다.The gateways 33 and 43 operate in the operation mode to match the data transmitted from the sub-switching units 32 and 42 to the data transmission cable and transmit the data to the main nodes 51 and 61, and from the main nodes 51 and 61. The data transmitted through the data transmission cable is matched to the sub switching units 32 and 42 and output. The sub-switching units 32 and 42 operate in an operation mode to switch input / output data paths between the gateways 33 and 43 and the subnodes 31 and 41, and when a self-internal fault occurs, the data transmission failure signal is transmitted. Create and print
서브노드(31,41)는 동작모드로 운용되어 서브 스위칭부(32,42)로부터 전송되는 데이터를 데이터 전송케이블에 정합시켜 동작 또는 대기 모드의 이중화 방식으로 운용되는 프로세서(21,22)로 전송하며, 프로세서(21,22)로부터 전송되는 데이터를 서브 스위칭부(32,42)에 정합시켜 전송한다.The sub-nodes 31 and 41 operate in the operation mode, match the data transmitted from the sub-switching units 32 and 42 to the data transmission cable, and transmit the data to the processors 21 and 22 that operate in the redundant mode of operation or standby mode. The data transmitted from the processors 21 and 22 are matched to the sub-switching units 32 and 42 and transmitted.
프로세서(21,22)는 동작 또는 대기 모드의 이중화 방식으로 운용되어 HDLC 프래임 형식의 데이터를 서브노드(31,41)와 송수신한다.The processors 21 and 22 operate in a redundant manner in an operation or standby mode to transmit and receive data in the HDLC frame format with the subnodes 31 and 41.
전술한 바와 같이 구성되는 본 발명에 따른 교환 시스템에서 프로세서간 통신망의 이중화구조에 대한 동작을 첨부된 도면 도3을 참조하여 설명한다.An operation of the redundant structure of the interprocessor communication network in the switching system according to the present invention configured as described above will be described with reference to FIG.
본 발명에 따른 교환 시스템에서 프로세서간 통신망의 이중화구조에서 메인 스위칭부(52,62)와, 메인노드(51,52)와, 게이트웨이(33,43)와, 서브 스위칭부(32,42)와, 서브노드(31,41)는 동작모드(Active)로 운용되고, 한편, 프로세서(21,22)는 동작 또는 대기 모드(Active/Standby)의 이중화 방식으로 운용된다.In the redundant system of the inter-processor communication network in the switching system according to the present invention, the main switching units 52 and 62, the main nodes 51 and 52, the gateways 33 and 43, the sub-switching units 32 and 42, The subnodes 31 and 41 are operated in an operation mode (Active), while the processors 21 and 22 are operated in a redundant manner of an operation or standby mode (Active / Standby).
이와 같은 프로세서간 통신망에서 프로세서(21)가 동작 모드로 운용되고 프로세서(22)가 대기 모드로 운용된다고 가정하면, 데이터의 송수신은 동작 모드로 운용되고 있는 프로세서(21)에 의하여 이루어지므로 해당 프로세서(21)로부터 출력되는 데이터는 서브노드(31)와 서브노드(41)로 전송되며, 서브노드(31)는 프로세서(21)로부터 전송되는 데이터를 서브 스위칭부(32)에 정합시킨 후 서브 스위칭부(32)를 통하여 게이트웨이(33)로 전송하고, 서브노드(41)는 프로세서(21)로부터 전송받은 데이터를 서브 스위칭부(42)에 정합시킨 후 서브 스위칭부(42)를 통하여 게이트웨이(43)로 전송한다.Assuming that the processor 21 operates in the operation mode and the processor 22 operates in the standby mode in such an inter-processor communication network, transmission and reception of data is performed by the processor 21 operating in the operation mode. The data output from 21 is transmitted to the sub node 31 and the sub node 41, and the sub node 31 matches the data transmitted from the processor 21 to the sub switching unit 32 and then the sub switching unit. And the sub node 41 matches the data received from the processor 21 to the sub-switching unit 42, and then the gateway 43 through the sub-switching unit 42. To send.
그리고, 게이트웨이(33)는 서브노드(31)로부터 서브 스위칭부(32)를 통하여 전송된 데이터를 데이터 전송케이블에 정합시킨 후 메인노드(51)와 메인노드(61)로 전송하며, 게이트웨이(43)는 서브노드(41)로부터 서브 스위칭부(42)를 통하여 전송되는 데이터를 데이터 전송케이블에 정합시킨 후 메인노드(51)와 메인노드(61)로 전송한다.Then, the gateway 33 matches the data transmitted from the sub node 31 through the sub switching unit 32 to the data transmission cable, and then transmits the data to the main node 51 and the main node 61, and the gateway 43 ) Matches the data transmitted from the sub node 41 through the sub switching unit 42 to the data transmission cable and transmits the data to the main node 51 and the main node 61.
그런데, 서브 스위칭부(32) 또는 서브 스위칭부(42)에 결함이 발생하여 데이터 전송동작을 수행할 수 없는 경우, 결함이 발생한 해당 서브 스위칭부(32) 또는서브 스위칭부(42)는 데이터 전송 장애신호를 발생시켜 게이트웨이(33) 또는 게이트웨이(43)를 통하여 메인노드(51)와 메인노드(61)로 인가한다.However, when a defect occurs in the sub-switching unit 32 or the sub-switching unit 42 and the data transmission operation cannot be performed, the corresponding sub-switching unit 32 or the sub-switching unit 42 in which the defect has occurred transmits the data. The fault signal is generated and applied to the main node 51 and the main node 61 through the gateway 33 or the gateway 43.
이에따라, 메인노드(51)와 메인노드(61)는 게이트웨이(33)와 게이트웨이(43)로부터 데이터 전송 케이블을 통해 정상적인 데이터의 전송이 이루어지는 경우 게이트웨이(33) 및 게이트웨이(43)에 연결된 데이터 전송 케이블중 하나를 임의적으로 선택하여 데이터를 수신하는데, 게이트웨이(33) 또는 게이트웨이(43)로부터 데이터전송케이블을 통하여 데이터 전송 장애신호가 인가되는 경우 해당 장애신호가 인가되지 않은 데이터 전송 케이블을 선택하여 데이터를 수신한다.Accordingly, the main node 51 and the main node 61 are data transmission cables connected to the gateway 33 and the gateway 43 when the normal data is transmitted from the gateway 33 and the gateway 43 through the data transmission cable. Select one of them to receive data. If a data transmission failure signal is applied from the gateway 33 or the gateway 43 through the data transmission cable, select a data transmission cable to which the failure signal is not applied. Receive.
그후, 메인노드(51)는 게이트웨이(33) 또는 게이트웨이(43)로부터 전송된 데이터를 메인 스위칭부(52)에 정합시켜 전송하고, 메인 스위칭부(52)는 메인노드(51)로부터 전송되는 데이터의 경로를 상대방 목적 프로세서측으로 연결한다. 또한, 메인노드(61)는 게이트웨이(33) 또는 게이트웨이(43)로부터 전송되는 데이터를 메인 스위칭부(62)에 정합시켜 전송하고, 메인 스위칭부(62)는 메인노드(61)로부터 전송된 데이터의 경로를 상대방 목적 프로세서측으로 연결한다.Thereafter, the main node 51 matches and transmits data transmitted from the gateway 33 or the gateway 43 to the main switching unit 52, and the main switching unit 52 transmits data transmitted from the main node 51. Connect the path of to the destination processor side. In addition, the main node 61 matches and transmits data transmitted from the gateway 33 or the gateway 43 to the main switching unit 62, and the main switching unit 62 transmits data transmitted from the main node 61. Connect the path of to the destination processor side.
한편, 상대방 목적 프로세서측으로 부터 동작 모드로 운용되는 메인 스위칭부(52) 및 메인 스위칭부(62)로 데이터 전송이 이루어진 경우, 메인 스위칭부(52)는 상대방 목적 프로세서측으로 부터 전송받은 데이터를 메인노드(51)로 인가하고, 메인 스위칭부(62)는 상대방 목적 프로세서측으로 부터 전송받은 데이터를 메인노드(61)로 인가한다. 이때, 메인노드(51)는 메인 스위칭부(52)로부터 전송되는 데이터를 데이터 전송케이블에 정합시킨 후 게이트웨이(33)와 게이트웨이(43)로 전송하고, 메인노드(51)는 메인 스위칭부(52)로부터 전송되는 데이터를 데이터 전송케이블에 정합시킨 후 게이트웨이(33)와 게이트웨이(43)로 전송한다.On the other hand, when data is transmitted from the counterpart target processor side to the main switching unit 52 and the main switching unit 62 operating in the operation mode, the main switching unit 52 receives the data received from the counterpart target processor side of the main node. At step 51, the main switching unit 62 applies the data received from the counterpart target processor to the main node 61. At this time, the main node 51 matches the data transmitted from the main switching unit 52 to the data transmission cable, and then transmits the data to the gateway 33 and the gateway 43, and the main node 51 is the main switching unit 52. After transmitting the data transmitted from the) to the data transmission cable and transmits to the gateway 33 and the gateway 43.
그런데, 메인 스위칭부(52) 또는 메인 스위칭부(62)에 결함이 발생하여 정상적인 데이터 전송이 이루어질 수 없는 경우, 결함이 발생한 메인 스위칭부(52) 또는 메인 스위칭부(62)는 데이터 전송 장애신호를 발생시켜 출력하되, 메인 스위칭부(52)가 장애신호를 발생하면 해당 장애신호를 메인노드(51)를 통하여 게이트웨이(33)와 게이트웨이(43)로 인가하며, 또한, 메인 스위칭부(62)가 데이터 전송 장애신호를 발생하면 해당 장애신호를 메인노드(61)를 통하여 게이트웨이(33)와 게이트웨이(43)로 전송한다.However, when a defect occurs in the main switching unit 52 or the main switching unit 62 so that normal data transmission cannot be performed, the main switching unit 52 or the main switching unit 62 in which the defect occurs has a data transmission failure signal. When the main switch unit 52 generates a fault signal, the fault signal is applied to the gateway 33 and the gateway 43 through the main node 51, and the main switch unit 62 is generated. When the data transmission failure signal is generated, the failure signal is transmitted to the gateway 33 and the gateway 43 through the main node 61.
이에따라, 게이트웨이(33)와 게이트웨이(43)는 메인노드(51)와 메인노드(61)로부터 데이터 전송 케이블을 통하여 정상적인 데이터의 전송이 이루어지는 경우 해당데이터 전송 케이블중 하나를 임의적으로 선택하여 데이터를 수신하는데, 메인노드(51) 또는 메인노드(61)로부터 데이터 전송케이블을 통하여 데이터 전송 장애신호가 인가되는 경우 해당 장애신호가 인가되지 않은 데이터 전송 케이블을 선택하여 데이터를 수신한다. 이때, 게이트웨이(33)는 메인노드(51) 또는 메인노드(61)로부터 전송받은 데이터를 서브 스위칭부(32)에 정합시켜 출력하고, 서브 스위칭부(32)는 게이트웨이(33)로부터 전송된 데이터를 서브노드(31)로 인가한다.Accordingly, when the normal data is transmitted from the main node 51 and the main node 61 through the data transmission cable, the gateway 33 and the gateway 43 randomly select one of the corresponding data transmission cables to receive the data. When the data transmission failure signal is applied from the main node 51 or the main node 61 through the data transmission cable, the data transmission cable to which the corresponding failure signal is not applied is selected to receive data. At this time, the gateway 33 matches and outputs the data received from the main node 51 or the main node 61 to the sub-switching unit 32, and the sub-switching unit 32 transmits the data transmitted from the gateway 33. Is applied to the subnode 31.
그리고, 게이트웨이(43)는 메인노드(51) 또는 메인노드(61)로부터 전송받은 데이터를 서브 스위칭부(42)에 정합시켜 출력하고, 서브 스위칭부(42)는 게이트웨이(43)로부터 전송된 데이터를 서브노드(41)로 인가한다.The gateway 43 matches the data received from the main node 51 or the main node 61 to the sub-switching unit 42 and outputs the data. The sub-switching unit 42 transmits the data transmitted from the gateway 43. Is applied to the subnode 41.
한편, 서브노드(31)는 게이트웨이(33)로부터 서브 스위칭부(32)를 통하여 인가받은 데이터를 데이터 전송케이블에 정합시켜 동작 모드로 운용되는 프로세서(21) 또는 프로세서(22)로 전송하고, 또한, 서브노드(41)는 게이트웨이(43)로부터 서브 스위칭부(42)를 통하여 인가받은 데이터를 데이터 전송케이블에 정합시켜 동작모드로 운용되는 프로세서(21) 또는 프로세서(22)로 전송한다.On the other hand, the sub-node 31 matches the data received from the gateway 33 through the sub-switching unit 32 to the data transmission cable and transmits the data to the processor 21 or the processor 22 operated in the operation mode. The sub node 41 transmits the data received from the gateway 43 through the sub switching unit 42 to the data transmission cable and transmits the data to the processor 21 or the processor 22 operating in the operation mode.
이에따라, 프로세서(21)와 프로세서(22)중 프로세서(21)가 동작모드로 운용되고, 프로세서(22)가 대기모드로 운용된다고 가정하면, 해당 동작모드로 운용되는 프로세서(21)는 서브노드(31)와 서브노드(41)로부터 데이터 전송 케이블을 통하여 정상적인 데이터의 전송이 이루어지는 경우 해당 데이터 전송 케이블중 하나를 임의적으로 선택하여 데이터를 수신하며, 서브노드(31) 또는 서브노드(41)로부터 데이터전송케이블을 통하여 데이터 전송 장애신호가 인가되는 경우 해당 장애신호가 인가되지 않은 데이터 전송 케이블을 선택해서 데이터를 수신함으로써, 교환 시스템에서 프로세서간 통신망의 프로세서 사이에 안정한 데이터 송수신 동작을 수행하게된다.Accordingly, assuming that the processor 21 of the processor 21 and the processor 22 is operated in the operation mode, and the processor 22 is operated in the standby mode, the processor 21 operating in the operation mode includes the subnode ( 31) and when normal data is transmitted from the sub node 41 through the data transmission cable, one of the data transmission cables is arbitrarily selected to receive data, and the data is received from the sub node 31 or the sub node 41. When a data transmission failure signal is applied through a transmission cable, a data transmission cable that is not applied with the failure signal is selected to receive data, thereby performing a stable data transmission / reception operation between processors in a processor-to-processor communication network in a switching system.
전술한 바와 같이, 본 발명은 프로세서간 통신망의 메인 스위칭 장치와 서브 스위칭 장치를 독립된 동작을 수행하도록 이중화하여 하나의 메인 스위칭 장치 또는 서브 스위칭 장치에 결함이 발생하는 경우에도 결함이 발생하지 않은 다른 메인스위칭 장치 또는 서브 스위칭 장치를 이용하여 데이터의 송수신 동작을 수행하므로, 프로세서 사이에 안정한 데이터 송수신을 할 수 있도록 하는 장점이 있다.As described above, the present invention is to duplicate the main switching device and the sub-switching device of the inter-processor communication network to perform independent operation, so that even if a defect occurs in one main switching device or a sub-switching device, another main which does not have a defect occurs. Since a data transmission / reception operation is performed by using a switching device or a sub-switching device, there is an advantage of enabling stable data transmission and reception between processors.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0046618A KR100423488B1 (en) | 1998-10-31 | 1998-10-31 | Redundancy Structure of Interprocessor Communication Network in Switching System |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0046618A KR100423488B1 (en) | 1998-10-31 | 1998-10-31 | Redundancy Structure of Interprocessor Communication Network in Switching System |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000028406A KR20000028406A (en) | 2000-05-25 |
| KR100423488B1 true KR100423488B1 (en) | 2004-06-18 |
Family
ID=19556766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0046618A KR100423488B1 (en) | 1998-10-31 | 1998-10-31 | Redundancy Structure of Interprocessor Communication Network in Switching System |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100423488B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453348B1 (en) * | 2001-09-04 | 2004-10-15 | 엘지전자 주식회사 | a Duplexing Apparatus of the IPC System |
| KR20040024068A (en) * | 2002-09-13 | 2004-03-20 | 엔텔테크놀러지 주식회사 | Method for controlling cross duplication of duplication processor |
| KR100564758B1 (en) * | 2003-12-12 | 2006-03-27 | 한국전자통신연구원 | The duplicating unit of communication channel and the method for operating the duplicated communication channel |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890000973B1 (en) * | 1986-02-17 | 1989-04-15 | 삼성전자 주식회사 | Processor communication circuit |
| KR19980045662A (en) * | 1996-12-10 | 1998-09-15 | 유기범 | Interprocessor communication path redundancy |
-
1998
- 1998-10-31 KR KR10-1998-0046618A patent/KR100423488B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR890000973B1 (en) * | 1986-02-17 | 1989-04-15 | 삼성전자 주식회사 | Processor communication circuit |
| KR19980045662A (en) * | 1996-12-10 | 1998-09-15 | 유기범 | Interprocessor communication path redundancy |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000028406A (en) | 2000-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5021037B2 (en) | Communication system having master / slave structure | |
| JP4782823B2 (en) | User terminal, master unit, communication system and operation method thereof | |
| CZ385291A3 (en) | Communication system | |
| WO1997031458A1 (en) | System and method for dynamic network topology exploration | |
| US8249084B2 (en) | Ring connection control circuit, ring switching hub, ring ethernet system, and ring connection controlling method | |
| JP2010504011A (en) | Communication system having master / slave structure | |
| KR100423488B1 (en) | Redundancy Structure of Interprocessor Communication Network in Switching System | |
| US7350012B2 (en) | Method and system for providing fault tolerance in a network | |
| JPH09130408A (en) | Network interface device | |
| JP2708389B2 (en) | Fault-tolerant network structure | |
| KR970004892B1 (en) | Apparatus for doubling a communication bus | |
| JP2007067612A (en) | Relaying apparatus and optical communication system | |
| JP3149047B2 (en) | Redundant data processor | |
| KR200301942Y1 (en) | transmission path switching control device of the transferring system | |
| KR100191678B1 (en) | Inspection method of network for duplicating communication network | |
| KR19990050419A (en) | Fault Handling Method in Fault Tolerant Network Architecture | |
| KR0137641B1 (en) | Method for detour transmission of the message in signalling switch | |
| JPH07226752A (en) | Duplicate lan changeover system | |
| KR20030041279A (en) | Redundancy network system and method | |
| KR950016088A (en) | Interconnecting device between each communication network between processors and its operation method | |
| KR930002775B1 (en) | Duplex structure signal transfer point system for common channel signalling system no.7 | |
| KR20020078165A (en) | A transmitting device of optimized information for communication system | |
| KR20050003684A (en) | Duplex board of communication system and operation method thereof | |
| JPH0923254A (en) | Inter-system data link system | |
| JP3311433B2 (en) | Duplex transmission equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090302 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |