Nothing Special   »   [go: up one dir, main page]

KR100428806B1 - 트렌치 소자분리 구조체 및 그 형성 방법 - Google Patents

트렌치 소자분리 구조체 및 그 형성 방법 Download PDF

Info

Publication number
KR100428806B1
KR100428806B1 KR10-2001-0039446A KR20010039446A KR100428806B1 KR 100428806 B1 KR100428806 B1 KR 100428806B1 KR 20010039446 A KR20010039446 A KR 20010039446A KR 100428806 B1 KR100428806 B1 KR 100428806B1
Authority
KR
South Korea
Prior art keywords
device isolation
pattern
isolation layer
film
liner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0039446A
Other languages
English (en)
Other versions
KR20030003542A (ko
Inventor
홍수진
허진화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0039446A priority Critical patent/KR100428806B1/ko
Priority to US10/121,862 priority patent/US6593207B2/en
Publication of KR20030003542A publication Critical patent/KR20030003542A/ko
Priority to US10/431,606 priority patent/US6740955B1/en
Application granted granted Critical
Publication of KR100428806B1 publication Critical patent/KR100428806B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

트렌치 소자분리 구조체 및 그 형성 방법을 제공한다. 반도체기판의 소정영역에 트렌치를 형성한 후, 트렌치를 채우는 하부 소자분리막 패턴, 상부 라이너 패턴 및 상부 소자분리막 패턴을 차례로 형성한다. 하부 소자분리막 패턴은 반도체기판의 전면에 하부 소자분리막을 형성한 후, 반도체기판보다 낮은 상부면을 갖도록 하부 소자분리막을 전면식각함으로써 형성한다. 상부 라이너 패턴은 하부 소자분리막 패턴을 포함하는 반도체기판 전면에 상부 라이너 및 상부 소자분리막을 형성한 후 전면식각함으로써 형성된다. 그 결과, 상부 라이너 패턴은 하부 소자분리막 패턴의 상부면을 덮는 동시에 상부 소자분리막 패턴의 바닥과 측벽을 둘러싼다. 하부 소자분리막 패턴의 측벽 및 바닥은 하부 라이너 패턴에 의해 덮여지는 것이 바람직하다. 또한 상기 상부 및 하부 라이너 패턴은 질화막으로 형성하는 것이 바람직하다. 이와같이, 라이너에 의해 상부면 또는 전면이 덮여진 하부 소자분리막 패턴을 형성함으로써, 반도체기판의 결함(defect) 및 불순물 오염을 최소화하는 반도체 장치를 제조할 수 있다.

Description

트렌치 소자분리 구조체 및 그 형성 방법{Structure of Trench Isolation and Method of Forming The Same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 특히 트렌치 소자분리 구조체 및 그 형성 방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라, 소자분리를 위한 트렌치의 종횡비가 증가하는 추세이다. 상기와 같이 종횡비가 증가된 트렌치는 다층의 물질막을 사용함으로써 매립할 수 있다.
도 1 및 도 2는 종래 기술에 따른 트렌치 소자분리막 형성 방법의 문제점을 설명하기 위한 공정단면도들이다.
도 1을 참조하면, 반도체기판(10) 상에 트렌치 마스크 패턴(20)을 형성한다. 상기 트렌치 마스크 패턴(20)을 식각 마스크로 사용하여 상기 반도체기판(10)을 이방성 식각함으로써, 트렌치(30)를 형성한다. 상기 트렌치(30) 형성 도중 발생하는 반도체기판(10)의 식각 손상을 치유하기 위해, 상기 트렌치(30) 내벽에 열산화막(40) 형성 공정을 실시한다.
상기 열산화막(40)을 포함하는 반도체기판 전면에, 다결정 실리콘막 또는 SOG(spin-on glass)막으로 하부 소자분리막을 형성한다. 상기 하부 소자분리막의 상부면이 상기 반도체기판(10)의 상부면보다 낮아지도록 상기 하부 소자분리막을 전면식각함으로써, 상기 트렌치(30)의 하부를 채우는 하부 소자분리막 패턴(50)을 형성한다. 상기 하부 소자분리막 패턴(50)을 포함하는 반도체기판 전면에 상부 소자분리막(60)을 형성한다. 상기 상부 소자분리막(60)은 고밀도 플라즈마 산화막(HDP oxide) 또는 USG막으로 형성한다.
고집적화 추세에 따라 큰 종횡비를 갖는 트렌치(30)를 상기 고밀도 플라즈마 산화막 또는 USG막을 사용하여 매립할 수 없는 문제가 발생한다. 이를 해결하기 위해 상기 트렌치(30)의 종횡비를 줄이는 방법이 사용되며, 이것이 상기 하부 소자분리막 패턴(50)을 형성하는 목적이다. 따라서, 상기 하부 소자분리막 패턴(50)은 상기한 바와 같이 매립 특성이 좋은 물질막, 예를 들면 다결정 실리콘막 또는 SOG막으로 형성하는 것이 바람직하다. 이에 따라, 상기 트렌치(30)의 종횡비는 상기 하부 소자분리막 패턴(50)에 의해 줄어들고, 상기 상부 소자분리막(60)은 상기 트렌치(30)의 나머지 상부 영역을 매립할 수 있다.
도 2를 참조하면, 상기 상부 소자분리막(60)을 전면식각하여 상기 트렌치 마스크 패턴(20)을 노출시킴으로써, 상부 소자분리막 패턴(61)을 형성한다. 상기 노출된 트렌치 마스크 패턴(20)을 제거하여, 상기 반도체기판(10)의 상부면을 노출시킨다. 열산화 공정을 실시하여, 상기 노출된 반도체기판(10)의 상부면에 게이트 산화막(70)을 형성한다.
그런데 상기 하부 소자분리막 패턴(50)을 다결정 실리콘막으로 형성하는 경우, 상기 게이트 산화막(70) 형성 공정을 포함한 후속 열산화 공정에서 상기 하부 소자분리막 패턴(50)은 산소와 반응하여 실리콘 산화물을 형성한다. 알려진 바와 같이, 실리콘이 산화되어 실리콘 산화물을 형성할 때에는 부피 팽창이 발생한다. 따라서, 상기 하부 소자분리막 패턴(50)의 산화 현상은 반도체기판(10)에 스트레스를 가하게 된다. 상기 스트레스는 상기 반도체기판(10)에 결함(80)(defect)을 유발하고, 상기 결함(80)은 반도체 장치의 특성을 악화시키는 원인이 된다.
또한, 상기 하부 소자분리막 패턴(50)을 상기 SOG막으로 형성하는 경우를 살펴보면, SOG는 솔벤트(solvent)에 실록산(siloxanes) 또는 실리케이트(silicates)가 혼합된 액체 상태의 물질이다. 따라서, 상기 SOG를 절연막으로 사용하기 위해서는 상기 솔벤트를 증발시키는 열공정이 필요하다. 하지만, 상기 솔벤트를 증발시키는 열공정 중, 탄소를 포함하는 물질들이 상기 반도체기판으로 확산되며, 이러한 확산 현상은 그 이후에도 계속된다. 상기 탄소를 포함하는 물질들이 상기 반도체기판으로 확산될 경우, 반도체 장치의 전기적 특성이 불안정해진다.
본 발명이 이루고자 하는 기술적 과제는 반도체기판에 대한 스트레스 및 불순물 확산을 억제시킬 수 있는 트렌치 소자분리 구조체 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 실리콘 산화에 따른 스트레스 및 불순물의 반도체기판 내로의 확산을 억제시키는 트렌치 소자분리 구조체를 제공하는데 있다.
도 1 및 도 2 는 종래기술에 따른 트렌치 소자분리 구조체 형성 방법의 문제점을 설명하기 위한 공정단면도들이다.
도 3 내지 도 10은 본 발명의 바람직한 실시예에 따른 소자분리 구조체 형성 방법을 설명하기 위한 공정단면도들이다.
도 11a는 본 발명의 바람직한 일 실시예에 따른 소자분리 구조체를 설명하기 위한 단면도이다.
도 11b는 본 발명의 바람직한 다른 실시예에 따른 소자분리 구조체를 설명하기 위한 단면도이다.
도 12는 본 발명의 바람직한 다른 실시예에 따른 소자분리 구조체의 특성을 평가하기 위해 실시한 실험 결과를 나타내는 그래프이다.
상기 기술적 과제를 달성하기 위하여 본 발명은 보호막 라이너로 덮여지거나 둘러싸여진 하부 소자분리막 패턴을 갖는 트렌치 소자분리 구조체의 형성방법을 제공한다. 이 방법은 반도체기판의 소정영역에 트렌치를 형성하는 것을 포함한다. 상기 트렌치 내에 하부 소자분리막 패턴을 형성한다. 상기 하부 소자분리막 패턴 상에 상부 라이너 패턴에 의해 둘러싸여진 상부 소자분리막 패턴을 형성한다.
바람직하게는 상기 트렌치를 형성한 후, 상기 반도체기판의 결정 손상을 치유하기 위한 열공정, 예를 들어 열산화막 형성 공정을 실시한다. 또한 상기 하부 소자분리막 패턴을 보호막 라이너로 둘러싸기 위해, 상기 트렌치 형성 후 또는 상기 열산화막 형성 후, 그 결과물 전면에 하부 라이너를 더 형성하는 것이 바람직하다.
상기 상부 라이너 패턴 및 하부 라이너는 우수한 내산화성(oxidation-resistant characteristic)을 갖는 물질막, 예컨대 실리콘질화막으로 형성하는 것이 바람직하다. 또한, 상기 하부 소자분리막 패턴은 우수한 매립특성(filling characteristic)을 갖는 절연체막, 예컨대 다결정실리콘막, SOG막, BPSG막, PSG막, BSG막 또는 TEOS막으로 형성하는 것이 바람직하고, 상기 상부 소자분리막 패턴은 열공정에 대하여 안정된 특성을 갖는 절연체막, 예컨대 고밀도 플라즈마 산화막 또는 USG막 등으로 형성하는 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 보호막 라이너로 덮여지거나 둘러싸여진 하부 소자분리막 패턴을 갖는 트렌치 소자분리 구조체를 제공한다. 이 트렌치 소자분리 구조체는 반도체기판의 소정영역에 형성된 트렌치를 포함한다. 상기 트렌치의 하부 영역은 하부 소자분리막 패턴으로 채워진다. 상기 하부 소자분리막 패턴의 상부면은 상기 반도체기판의 표면보다 낮다. 상기 하부 소자분리막 패턴 상에 상부 소자분리막 패턴이 적층된다. 상기 상부 소자분리막 패턴의 바닥 및 측벽은 상부 라이너 패턴에 의해 둘러싸여진다. 결과적으로, 상기 하부 소자분리막 패턴의 상부면은 상기 상부 라이너 패턴에 의해 덮여진다.
이에 더하여, 상기 하부 소자분리막 패턴의 측벽 및 바닥은 하부 라이너 패턴에 의해 덮여지는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.
도 3 내지 도 10은 본 발명의 바람직한 실시예에 따른 소자분리 구조체 형성 방법을 나타내는 공정단면도들이다.
도 3을 참조하면, 반도체기판(100) 상에 차례로 적층된 패드산화막, 연마저지막 및 하드마스크막을 형성한다. 상기 하드마스크막, 상기 연마저지막 및 상기 패드산화막을 차례로 패터닝하여, 하드마스크막 패턴(도시하지 않음), 연마저지막 패턴(120) 및 패드산화막 패턴(110)으로 구성된 트렌치 마스크 패턴(130)을 형성한다. 상기 트렌치 마스크 패턴(130)을 식각 마스크로 사용하여 상기 반도체기판(100)을 이방성 식각함으로써, 소자활성영역을 한정하는 트렌치(140)를 형성한다.
상기 트렌치 마스크 패턴(130)은 상기 하드마스크막 패턴 상에 형성된 반사방지막 패턴(도시하지 않음)을 더 포함할 수도 있다. 상기 반사방지막 패턴, 상기 하드마스크막 패턴 및 상기 연마저지막 패턴(120)은 각각 실리콘산화질화막, 실리콘산화막 및 실리콘질화막인 것이 바람직하다. 후속 평탄화 공정의 안정화를 위해,상기 반사방지막 패턴 및 상기 하드마스크막 패턴은 상기 트렌치(140) 형성을 위한 상기 식각 공정에서 제거하는 것이 바람직하다.
상기 트렌치(140)는 통상 소자분리막 형성 기술을 사용하여 한번에 매립하기 어려운 정도의 종횡비를 갖는 경우에 해당한다. 즉, 본 발명의 경우, 상기 트렌치 마스크 패턴(130) 및 상기 트렌치(140) 내벽에 의해 둘러싸이는 갭 영역은 적어도 4 이상의 종횡비를 갖는다.
도 4를 참조하면, 선택적 열산화 공정에 의해 상기 트렌치(140) 내벽에 열산화막(150)을 형성한다. 상기 열산화막(150)을 포함하는 반도체기판 전면에 하부 라이너(160)를 형성한다.
상기 열산화막(150)은 상기 트렌치(140) 형성을 위한 식각 공정에서 발생하는 상기 반도체기판(100)의 식각 손상을 치유하기 위해 실시하는 공정으로, 바람직하게는 110Å의 두께를 갖도록 형성한다.
상기 하부 라이너(160)는 후속 공정에서 형성되는 하부 소자분리막 패턴에 포함된 불순물이 상기 반도체기판에 미치는 영향을 최소화하기 위해 형성하는 물질막이다. 따라서, 상기 하부 라이너(160)은 불순물의 확산을 차단하는 특성이 우수한 저압 화학기상증착(low pressure chemical vapor deposition,LPCVD) 방식으로 형성하는 실리콘질화막인 것이 바람직하다. 불순물의 확산을 충분히 차단하는 동시에 상기 트렌치(140)의 종횡비에 대한 상기 하부 라이너(160)의 영향을 최소화하기 위해, 상기 하부 라이너(160)는 30 내지 150Å의 두께로 형성하는 것이 바람직하다.
도 5를 참조하면, 상기 하부 라이너(160)를 포함하는 반도체기판 전면에 하부 소자분리막(170)을 형성한다. 통상적인 경우, 소자분리막은 HDP 산화막 또는 USG막 등의 물질막을 사용하여 형성된다. 하지만 본 발명과 같이, 4 이상의 종횡비를 갖는 트렌치(140)를 상기 HDP 산화막 및 USG막 등으로 한번에 매립할 수는 없다. 따라서, 종래기술에서 설명한 것처럼, 상기 하부 소자분리막(170)은 상기 트렌치(140) 및 상기 트렌치 마스크 패턴(130)에 의해 둘러싸인 갭 영역의 종횡비를 낮추기 위해 사용된다. 물론 이를 위해선, 이후 상기 하부 소자분리막(170)을 리세스하는 공정이 추가되지만, 적어도 상기 하부 소자분리막(170)은 상기 갭 영역을 공극없이 매립할 수 있는 특성을 갖어야 한다. 이를 위해, 상기 하부 소자분리막(170)은 다결정 실리콘막 또는 SOG막으로 형성하는 것이 바람직하고, BPSG(boro-phosphosilicate glass)막, PSG(phosphosilicate glass)막, BSG (borosilicate glass)막 또는 TEOS(tetraethyl orthosilicate)막 등으로 형성할 수도 있다.
상기 SOG막, BPSG막, PSG막, BSG막 또는 TEOS막들은 그 물질막 내부에 솔벤트 또는 탄소와 같은 불순물을 포함하는데, 상기 불순물들이 반도체기판으로 확산될 경우 반도체 장치의 특성이 불안정해지는 문제점이 있다. 하지만, 상기한 바와 같이 상기 하부 소자분리막(170)의 측면 및 바닥을 둘러싸는 상기 하부 라이너(160)을 형성할 경우, 그러한 문제점은 예방된다.
도 6을 참조하면, 상기 하부 소자분리막(170)을 전면식각하여, 하부 소자분리막 패턴(171)을 형성한다.
상기 하부 소자분리막 패턴(171)의 상부면은 상기 반도체기판(100)의 상부면보다 낮도록 형성한다. 바람직하게는 상기 하부 라이너(160)의 측벽에 의해 둘러싸인 갭 영역의 종횡비가 3 이하가 되도록, 상기 하부 소자분리막(170)을 리세스한다. 왜냐하면, 소자분리막으로 바람직한 특성을 갖는 HDP 산화막 및 USG막 등이 매립할 수 있는 갭 영역의 종횡비 한계가, 통상의 기술에서, 3 이하이기 때문이다. 또한 상기 하부 소자분리막(170)을 전면 식각하는 방법은 상기 하부 라이너(160)에 대해 식각 선택비를 갖는 레서피로 실시하는 것이 바람직하다.
도 7을 참조하면, 상기 하부 소자분리막 패턴(171)을 포함하는 반도체기판 전면에 상부 라이너(180)을 형성한다. 상기 상부 라이너(180)는 상기 하부 라이너(160)와 동일하게 저압 화학기상증착 방식으로 형성하는 실리콘질화막인 것이 바람직하다. 이에 따라, 상기 하부 소자분리막 패턴(171)은 실리콘질화막 즉, 상기 상부 라이너(180) 및 상기 하부 라이너(160)로 완전히 둘러싸이게 된다.
상기 상부 라이너(180)는 상기 하부 라이너(160)과 마찬가지로 확산방지막으로 사용하기 위한 물질막으로, 후속 산화 공정에서 산소가 상기 하부 소자분리막 패턴(171)에 침투하는 경로를 차단한다. 이에 따라, 상기 하부 소자분리막 패턴(171)을 다결정실리콘막으로 형성할 경우에도, 상기 상부 라이너(180)는 상기 하부 소자분리막 패턴(171)이 후속 산화공정에서 산화하여 발생하는 부피팽창에 따른 스트레스를 예방한다.
도 8을 참조하면, 상기 상부 라이너(180) 상에 상부 소자분리막(190)을 형성한다. 상기 상부 소자분리막(190)은 통상적인 방법을 사용하여 고밀도 플라즈마 산화막 또는 USG막으로 형성한다. 이때, 상기 하부 소자분리막 패턴(171)에 의해 상기 갭 영역의 종횡비가 낮아졌기 때문에, 상기 갭 영역은 고밀도 플라즈마 산화막 또는 USG막 등으로도 공극없이 매립될 수 있다.
또한 상기 상부 소자분리막(190)을 상기 고밀도 플라즈마 산화막으로 형성할 경우, 상기 상부 라이너(180)의 표면은 플라즈마 손상을 입는다. 이를 예방하기 위해 상기 고밀도 플라즈마 산화막 형성 전에, 100Å의 두께를 갖는 또다른 LPCVD 산화막을 형성할 수도 있다.
도 9를 참조하면, 상기 연마저지막 패턴(120)이 완전히 노출될 때까지 상기 상부 소자분리막(190), 상기 상부 라이너(180) 및 상기 하부 라이너(160)를 차례로 전면식각함으로써, 상부 소자분리막 패턴(191), 상부 라이너 패턴(181) 및 하부 라이너 패턴(161)을 형성한다. 이에 따라, 상기 상부 소자분리막 패턴(191)의 측벽과 하부면은 상기 상부 라이너 패턴(181)에 의해 둘러싸이고, 상기 상부 라이너 패턴(181)의 측벽은 상기 하부 라이너 패턴(161)에 의해 둘러싸인다. 또한 도 7에서 설명한 바와 같이, 상기 하부 소자분리막 패턴(171)은 상기 상부 라이너 패턴(181)과 상기 하부 라이너 패턴(161)에 의해 둘러싸인다.
상기 전면 식각 공정은 화학기계적 연마(chemical mechanical polishing, CMP) 기술을 사용하여 실시하는 것이 바람직하다. 또한 상기 상부 소자분리막 패턴(191)의 상부면과 상기 반도체기판(100)의 상부면과의 높이 차이가 클 경우, 후속 공정에서 어려움을 초래하므로 그 높이의 차이를 낮추는 것이 바람직하다.
상기 연마저지막 패턴(120)은 상기 상부 소자분리막 패턴(191) 형성을 위한상기 식각 공정에서 식각저지막으로 사용된다. 또한 상기 HDP 산화막으로 상기 상부 소자분리막(190)을 형성할 경우, 그 상부면은 물결 무늬를 갖는다. 이처럼 물결 무늬를 갖는 상부 소자분리막(190)을 전면식각할 경우, 평탄화된 식각 결과물을 얻는데 방해가 된다. 이를 예방하기 위해, 상기 고밀도 플라즈마 산화막을 형성한 후, 그 결과물 상에 TEOS막을 더 형성할 수도 있다.
도 10을 참조하면, 상기 연마저지막 패턴(120) 및 상기 패드산화막 패턴(110)을 차례로 제거하여, 상기 반도체기판(100)의 상부면을 노출시킨다.
상기 연마저지막 패턴(120) 제거를 위한 식각 공정은 등방성 식각의 방법으로, 실리콘 산화막에 대해 식각 선택비를 갖는 실리콘질화막 식각 레서피로 실시한다. 이때, 상기 연마저지막 패턴(120)을 완전히 제거하지 않을 경우, 그 하부의 패드산화막 패턴(110) 제거를 위한 후속 식각 공정이 불완전하게 이루어지는 문제가 발생한다. 따라서, 상기 연마저지막 패턴(120) 제거 공정은 과도식각의 방법으로 실시하여 상기 패드산화막 패턴(110)의 상부면을 완전히 노출시키는 것이 바람직하다.
또한 상기한 바와 같이, 상기 상부 라이너 패턴(181) 및 상기 하부 라이너 패턴(161)은 실리콘질화막으로 이루어지므로, 상기 연마저지막 패턴(120) 제거를 위한 식각 공정에서 함께 식각된다. 이에 따라, 상기 상부 라이너 패턴(181) 및 상기 하부 라이너 패턴(161)은 상기 반도체기판(100)의 상부면과 비슷한 높이의 상부면을 갖는다.
상기 상부면이 노출된 패드 산화막 패턴(110)의 제거는 등방성 식각의 방법으로, 실리콘에 대해 식각 선택비를 갖는 실리콘산화막 식각 레서피로 실시한다. 이때, 상기 상부 소자분리막 패턴(191) 역시 리세스되어, 라운딩된 상부 모서리를 갖게 된다.
상기 노출된 반도체기판(100)의 상부면에 게이트 산화막(300)을 형성한다. 상기 게이트 산화막(300)은 산소 분위기에서, 적어도 900℃이상의 고온에서 형성되는 열산화막인 것이 바람직하다. 그런데 이러한 고온 산화 공정은 상기 하부 소자분리막 패턴(171)을 다결정실리콘막으로 형성할 경우, 다결정실리콘막의 부피팽창 및 그에 따른 스트레스가 우려된다. 하지만, 본 발명의 경우 도 7에서 설명한 바와 같이, 상기 상부 라이너 패턴(181) 및 상기 하부 라이너 패턴(161)을 형성함으로서, 상기 부피팽창에 따른 스트레스의 문제는 최소화된다.
이후, 통상적인 방법으로 상기 상부 소자분리막 패턴(191)을 가로지르는 게이트 패턴(400) 및 상기 게이트 패턴(400) 사이의 상기 소자활성영역에 소자접합영역(500)을 형성한다. 상기 소자접합영역(500)은 상기 게이트 패턴(400)을 이온주입 마스크로 사용하여 형성한다.
지금까지 상기 상부 라이너 패턴(181)과 상기 하부 라이너 패턴(161)을 모두 사용하는 경우에 대해 설명하였지만, 상기 상부 라이너 패턴(181) 만을 구비한 트렌치 소자분리 구조체를 형성할 수도 있다. 상기 상부 라이너 패턴(181)만을 포함하는 소자분리 구조체 형성 방법은 기본적으로 상기 상부 및 하부 라이너 패턴(161,181)을 모두 형성하는 도 3에서 도 10까지의 공정 단계와 동일하다. 다만, 도 4에서 설명한 열산화막(150) 형성 후 하부 라이너(160) 형성 단계를 생략하고, 곧장 도 5에서 설명한 하부 소자분리막(170) 형성 단계를 실시하는 점에서 차이를 갖는다.
상기한 바와 같이, 상기 하부 소자분리막 패턴(171)을 다결정실리콘막으로 형성할 경우에는 상기 상부 소자분리막 패턴(191)을 경로로 갖는 산소 침투가 문제이고, 이를 해결하기 위해 상기 상부 라이너패턴(181)을 형성한다. 이때, 상기 하부 라이너 패턴(161)은 상기 산소의 침투를 차단하는데 큰 역할을 하지 못한다. 따라서, 다결정실리콘막으로 상기 하부 소자분리막 패턴(171)을 형성하는 경우에만, 상기 하부 라이너 패턴(161)을 생략하고 상기 상부 라이너 패턴(181)만을 형성하는 방법을 적용하는 것이 바람직하다. 반면, 도 5에서 설명한 바와 같이, 상기 SOG막, BPSG막, PSG막, BSG막 또는 TEOS막들은 그 물질막 내부의 불순물들이 반도체기판으로 확산되는 현상이 문제이므로, 상기 상부 및 하부 라이너 패턴(181,161)을 모두 형성하는 것이 바람직하다.
도 11a는 본 발명의 바람직한 일 실시예에 따른 소자분리 구조체를 설명하기 위한 사시도이다.
도 11a를 참조하면, 반도체기판(100)의 소정영역에 형성되어 소자활성영역을 한정하는 트렌치(140)가 배치된다. 상기 트렌치(140)의 내벽에는 콘포말한 두께를 가지는 열산화막(150)이 배치된다. 상기 열산화막(150)의 두께는 110Å인 것이 바람직하다. 상기 열산화막(150)의 내벽에는 콘포말한 두께를 갖는 하부 라이너 패턴(161)이 배치된다. 상기 열산화막(150) 및 상기 하부 라이너 패턴(161)은 상기 트렌치(140)의 내벽에 차례로 콘포말하게 배치되므로, 상기 하부 라이너 패턴(161)및 상기 열산화막(150)은 상기 트렌치(140)로부터 프로파일이 전사된다. 이에 따라, 상기 하부 라이너 패턴(161) 및 상기 열산화막(150)은 U자 형태가 된다.
상기 U자형의 하부 라이너 패턴(161)을 채우되, 상기 반도체기판(100)의 상부면보다 낮은 상부면을 갖는 하부 소자분리막 패턴(171)이 배치된다. 상기 하부 소자분리막 패턴(171)의 상부에는 또다른 U자 형태의 상부 라이너 패턴(181)이 배치된다. 이에따라, 상기 상부 라이너 패턴(181)은 상기 하부 소자분리막 패턴(171)의 상부면을 덮는 동시에, 상기 하부 소자분리막 패턴(171)에 덮이지 않은 상기 하부 라이너 패턴(161)의 상부 측벽을 덮는다. 따라서, 상기 하부 소자분리막 패턴(171)은 상기 상부 라이너 패턴(181) 및 상기 하부 라이너 패턴(161)에 의해 둘러싸인다. 상기 하부 라이너 패턴(161) 및 상기 상부 라이너 패턴(181)은 30 내지 150Å의 두께로 형성되는 실리콘 질화막인 것이 바람직하다.
상기 상부 라이너 패턴(181)은 상부 소자분리막 패턴(191)에 의해 채워진다. 상기 상부 소자분리막 패턴(191)의 상부면은 상기 반도체기판(100)의 상부면보다 높지만, 그 높이의 차이는 작은 것이 바람직하다. 또한 상기 상부 소자분리막 패턴(191)의 상부면은 라운딩되는 것이 바람직하다.
상기 하부 소자분리막 패턴(171)은 다결정 실리콘막, SOG막, BPSG막, PSG막, BSG막 또는 TEOS막 중의 한가지이고, 상기 상부 소자분리막 패턴(191)은 HDP 산화막 또는 USG막 중의 한가지인 것이 바람직하다. 상기 상부 소자분리막 패턴(191)이 고밀도 플라즈마 산화막인 경우, 상기 상부 라이너 패턴(181)과 상기 상부 소자분리막 패턴(191) 사이에는 또다른 LPCVD 산화막을 더 배치하는 것이 바람직하다.
도 11b는 본 발명의 바람직한 다른 실시예로, 상부 라이너 패턴 만을 구비한 소자분리 구조체를 설명하기 위한 사시도이다.
도 11b를 참조하면, 반도체기판(100)의 소정영역에 형성되어 소자활성영역을 한정하는 트렌치(140)가 배치된다. 상기 트렌치(140)의 내벽에는 콘포말한 두께를 가지는 열산화막(150)이 배치된다. 이에 따라, 상기 열산화막(150)은 U자형 그릇의 모양을 갖는다. 상기 열산화막(150)에 의해 둘러싸인 U자형의 갭영역을 채우되, 상기 반도체기판(100)의 상부면보다 낮은 상부면을 갖는 하부 소자분리막 패턴(171)이 배치된다. 상기 하부 소자분리막 패턴(171)의 상부면을 덮는 동시에 상기 하부 소자분리막 패턴(171)에 의해 덮이지 않은 상기 열산화막(150)의 상부 측벽을 덮는 상부 라이너 패턴(181)이 배치된다. 이에 따라, 상기 상부 라이너 패턴(181) 역시 U자형태가 된다. 상기 상부 라이너 패턴(181)은 실리콘 질화막인 것이 바람직하다.
상기 상부 라이너 패턴(181)은 상부 소자분리막 패턴(191)에 의해 채워진다. 상기 상부 소자분리막 패턴(191)의 상부면은 상기 반도체기판(100)의 상부면보다 높지만, 그 높이의 차이는 작은 것이 바람직하다. 상기 하부 소자분리막 패턴(171)은 다결정 실리콘막, SOG막, BPSG막, PSG막, BSG막 또는 TEOS막 중의 한가지이고, 상기 상부 소자분리막 패턴(191)은 고밀도 플라즈마 산화막 또는 USG막 중의 한가지인 것이 바람직하다.
도 12는 상부 라이너 패턴 및 하부 라이너 패턴이 반도체 장치의 특성에 미치는 영향을 평가하기 위해 실시한 실험 결과를 나타내는 그래프이다.
도 12를 참조하면, 상기 하부 소자분리막 패턴(171)을 다결정실리콘막으로형성한 경우에 대해, 상기 상부 라이너 패턴(181) 및 상기 하부 라이너 패턴(161)의 유무에 따라 세가지 그룹으로 나누어 누설전류를 측정하였다. 상기 누설전류는 상기 소자접합영역(500)에 3.5 V의 역방향 전압을 인가하여 측정하였다. 또한 상기 소자접합영역(500)은 비소(As)를 3 ×1015ion atoms/㎠의 도우즈 및 20 keV의 에너지로 주입하여 형성하였고, 실험에서 사용된 상기 소자접합영역(500)의 면적은 624.24 ㎛2였다.
제 1 그룹은 상기 하부 라이너 패턴(161)을 갖지만 상기 상부 라이너 패턴(181)을 갖지 않는 시료들에 대한 실험 결과이다. 제 2 그룹은 상기 하부 라이너 패턴(161) 및 상기 상부 라이너 패턴(181)을 모두 갖는 시료들에 대한 실험 결과이다. 제 3 그룹은 상기 하부 라이너 패턴(161)을 갖지 않지만, 상기 상부 라이너 패턴(181)을 갖는 시료들에 대한 실험 결과이다. 또한 웨이퍼별 특이성을 배제하기 위해, 상기 제 1, 제 2 및 제 3 그룹은 각각 5, 4 및 3 매의 웨이퍼에서, 각각 65, 52 및 39 개의 측정 포인트에서 측정된 결과이다.
도 12의 실험 결과를 정리하여 표 1에서 나타내었다.
상부 및 하부 라이너 패턴의 유무에 따른 누설전류
하부 라이너 패턴 상부 라이너 패턴 누설전류 평균(10-10A)
제 1 그룹 있음 없음 3.88
제 2 그룹 있음 있음 2.90
제 3 그룹 없음 있음 3.19
누설 전류의 평균 크기는 제 2 그룹이 가장 작고, 차례로 제 3 그룹 및 제 1그룹 순으로 커진다. 즉 가장 양호한 결과는 상기 하부 라이너 패턴(161) 및 상기 상부 라이너 패턴(181)을 모두 갖는 제 2 그룹이다. 반면, 상기 제 3 그룹이 상기 제 1 그룹에 비해 좋은 특성을 갖는다는 점에서 상기 하부 소자분리막 패턴(171)을 다결정실리콘막으로 형성할 경우, 상기 상부 라이너 패턴(181) 만을 형성하여도 충분한 산소 차단의 효과가 있음을 알 수 있다.
본 발명에 따르면, 스트레스 또는 불순물 확산의 원인이 되는 하부 소자분리막 패턴을 실리콘질화막으로 덮거나 둘러싼다. 이에 따라, 하부 소자분리막 패턴으로 산소가 확산되거나, 하부 소자분리막에서 반도체기판으로 불순물이 확산되는 것을 방지한다. 그 결과, 반도체기판의 결함(defect) 및 불순물에 의한 반도체 장치의 특성 악화를 최소화할 수 있다.

Claims (18)

  1. 반도체기판의 소정영역에 트렌치를 형성하여 활성영역을 한정하는 단계;
    상기 트렌치의 내벽을 덮는 하부 라이너를 형성하는 단계;
    상기 하부 라이너로 덮힌 상기 트렌치 내에, 상기 활성영역의 표면보다 낮은 상부면을 갖는 하부 소자분리막 패턴을 형성하는 단계; 및
    상기 트렌치의 상부 측벽 및 상기 하부 소자분리막 패턴의 상부면을 덮는 상부 라이너 패턴 및 상기 상부 라이너 패턴에 의해 둘러싸여진 영역을 채우는 상부 소자분리막 패턴을 형성하는 단계를 포함하되,
    상기 하부 소자분리막 패턴은 SOG막, BPSG막, PSG막, BSG막 및 TEOS막 중에서 선택된 적어도 하나를 사용하는 것을 특징으로 하는 트렌치 소자분리 구조체 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 트렌치 형성 단계 후, 상기 트렌치 내벽에 열산화막을 형성하는 단계를 더 포함하는 트렌치 소자분리 구조체 형성 방법.
  4. 제 3 항에 있어서,
    상기 하부 라이너는 상기 열산화막이 형성된 반도체기판 상에 형성하는 것을 특징으로 하는 트렌치 소자분리 구조체 형성 방법.
  5. 제 1 항에 있어서,
    상기 상부 라이너 패턴은 실리콘질화막으로 형성하는 것을 특징으로 하는 트렌치 소자분리 구조체 형성 방법.
  6. 제 2 항 또는 제 4 항에 있어서,
    상기 하부 라이너는 실리콘 질화막으로 형성하는 것을 특징으로 하는 트렌치 소자분리 구조체 형성 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 상부 소자분리막은 고밀도 플라즈마 산화막(HDP Oxide) 또는 USG막 중 적어도 하나를 사용하여 형성하는 것을 특징으로 하는 트렌치 소자분리 구조체 형성 방법.
  9. 제 1 항에 있어서,
    상기 하부 소자분리막 패턴을 형성하는 단계는
    상기 트렌치를 포함하는 반도체기판 전면에, 상기 트렌치를 채우는 하부 소자분리막을 형성하는 단계;
    상기 하부 소자분리막의 상부면이 상기 소자활성영역의 상부면보다 낮아질때까지, 상기 하부 소자분리막을 전면식각하는 단계를 포함하는 트렌치 소자분리 구조체 형성 방법.
  10. 제 1 항에 있어서,
    상기 상부 라이너 패턴 및 상부 소자분리막 패턴을 형성하는 단계는
    상기 하부 소자분리막 패턴을 포함하는 반도체기판 전면에 상부 라이너를 형성하는 단계;
    상기 상부 라이너 상에 상부 소자분리막을 형성하는 단계; 및
    상기 상부 소자분리막 및 상기 상부 라이너를 차례로 식각함으로써, 상기 반도체기판의 상부면을 노출시키는 단계를 포함하는 트렌치 소자분리 구조체 형성 방법.
  11. 반도체기판의 소정영역에 형성되어 소자활성영역을 한정하는 트렌치;
    상기 트렌치의 내벽을 덮는 하부 라이너 패턴;
    상기 하부 라이너 패턴에 의해 덮힌 상기 트렌치 내에 형성되고, 상기 소자활성영역의 표면보다 낮은 상부면을 갖는 하부 소자분리막 패턴;
    상기 하부 소자분리막 패턴 상에 적층된 상부 소자분리막 패턴; 및
    상기 상부 소자분리막 패턴의 측벽 및 바닥을 둘러싸는 상부 라이너 패턴을 포함하되, 상기 하부 소자분리막 패턴은 SOG막, BPSG막, PSG막, BSG막 및 TEOS막 중에서 선택된 적어도 하나인 것을 특징으로 하는 소자분리 구조체.
  12. 삭제
  13. 삭제
  14. 제 11 항에 있어서,
    상기 하부 라이너 패턴과 상기 반도체기판 사이에 개재된 열산화막을 더 포함하는 트렌치 소자분리 구조체.
  15. 제 11 항에 있어서,
    상기 상부 라이너 패턴은 실리콘 질화막인 것을 특징으로 하는 트렌치 소자분리 구조체.
  16. 제 13 항에 있어서,
    상기 하부 라이너 패턴은 실리콘 질화막인 것을 특징으로 하는 트렌치 소자분리 구조체.
  17. 삭제
  18. 제 11 항에 있어서,
    상기 상부 소자분리막 패턴은 고밀도 플라즈마 산화막(HDP Oxide) 또는 USG막 중 적어도 하나인 것을 특징으로 하는 트렌치 소자분리 구조체.
KR10-2001-0039446A 2001-07-03 2001-07-03 트렌치 소자분리 구조체 및 그 형성 방법 Expired - Fee Related KR100428806B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0039446A KR100428806B1 (ko) 2001-07-03 2001-07-03 트렌치 소자분리 구조체 및 그 형성 방법
US10/121,862 US6593207B2 (en) 2001-07-03 2002-04-15 Method of forming a trench device isolation structure with upper liner pattern
US10/431,606 US6740955B1 (en) 2001-07-03 2003-05-08 Trench device isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0039446A KR100428806B1 (ko) 2001-07-03 2001-07-03 트렌치 소자분리 구조체 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20030003542A KR20030003542A (ko) 2003-01-10
KR100428806B1 true KR100428806B1 (ko) 2004-04-28

Family

ID=19711701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039446A Expired - Fee Related KR100428806B1 (ko) 2001-07-03 2001-07-03 트렌치 소자분리 구조체 및 그 형성 방법

Country Status (2)

Country Link
US (1) US6593207B2 (ko)
KR (1) KR100428806B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146872B1 (ko) * 2009-05-21 2012-05-17 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 제조 방법

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777829B2 (en) 2002-03-13 2004-08-17 Celis Semiconductor Corporation Rectifier utilizing a grounded antenna
US6861104B2 (en) * 2002-05-22 2005-03-01 United Microelectronics Corp. Method of enhancing adhesion strength of BSG film to silicon nitride film
JP3600598B2 (ja) * 2002-06-12 2004-12-15 株式会社東芝 半導体装置及びその製造方法
US6780728B2 (en) 2002-06-21 2004-08-24 Micron Technology, Inc. Semiconductor constructions, and methods of forming semiconductor constructions
DE10237787A1 (de) * 2002-08-17 2004-03-04 Robert Bosch Gmbh Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
KR20040050971A (ko) * 2002-12-11 2004-06-18 삼성전자주식회사 반도체 소자를 제조하기 위한 갭 필 방법
US6794269B1 (en) * 2002-12-20 2004-09-21 Cypress Semiconductor Corp. Method for and structure formed from fabricating a relatively deep isolation structure
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100607770B1 (ko) * 2002-12-30 2006-08-01 동부일렉트로닉스 주식회사 Ｓｔｉ 제조 방법
US6869860B2 (en) * 2003-06-03 2005-03-22 International Business Machines Corporation Filling high aspect ratio isolation structures with polysilazane based material
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
TWI240360B (en) * 2003-07-23 2005-09-21 Nanya Technology Corp Forming method of trench isolation region
KR100518587B1 (ko) * 2003-07-29 2005-10-04 삼성전자주식회사 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US7115532B2 (en) * 2003-09-05 2006-10-03 Micron Technolgoy, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
DE10348021A1 (de) * 2003-10-15 2005-05-25 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einer Einkapselung einer Füllung, welche zum Anfüllen von Gräben verwendet wird
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
DE102004004942A1 (de) 2004-01-31 2005-08-18 X-Fab Semiconductor Foundries Ag Passivierung isolierender Trenngräben von integrierten Schaltungen
KR100532503B1 (ko) * 2004-02-03 2005-11-30 삼성전자주식회사 쉘로우 트렌치 소자 분리막의 형성 방법
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7332409B2 (en) 2004-06-11 2008-02-19 Samsung Electronics Co., Ltd. Methods of forming trench isolation layers using high density plasma chemical vapor deposition
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects
US7148120B2 (en) * 2004-09-23 2006-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming improved rounded corners in STI features
DE102004055649B4 (de) * 2004-11-12 2009-01-29 Qimonda Ag Verfahren zum Herstellen eines Isolationsgrabens in einer Halbleiterstruktur
KR100745067B1 (ko) * 2005-05-18 2007-08-01 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 및 그 형성방법
KR100688547B1 (ko) * 2005-05-18 2007-03-02 삼성전자주식회사 Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
US20070132056A1 (en) * 2005-12-09 2007-06-14 Advanced Analogic Technologies, Inc. Isolation structures for semiconductor integrated circuit substrates and methods of forming the same
US8501632B2 (en) 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100745917B1 (ko) * 2006-01-23 2007-08-02 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
KR100691020B1 (ko) * 2006-05-17 2007-03-09 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US20070298583A1 (en) * 2006-06-27 2007-12-27 Macronix International Co., Ltd. Method for forming a shallow trench isolation region
KR100772109B1 (ko) * 2006-06-30 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7393751B1 (en) 2007-03-13 2008-07-01 International Business Machines Corporation Semiconductor structure including laminated isolation region
KR100875079B1 (ko) * 2007-06-28 2008-12-18 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR101046376B1 (ko) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100899393B1 (ko) * 2007-09-07 2009-05-27 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100894101B1 (ko) * 2007-09-07 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20090051894A (ko) * 2007-11-20 2009-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
KR100955935B1 (ko) 2007-12-21 2010-05-03 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100984859B1 (ko) * 2008-04-29 2010-10-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 및 그 형성방법
US20100059852A1 (en) * 2008-09-11 2010-03-11 Advanced Micro Devices, Inc. Semiconductor transistor device with improved isolation arrangement, and related fabrication methods
KR101121632B1 (ko) 2008-12-26 2012-03-09 주식회사 하이닉스반도체 반도체 소자 및 비휘발성 메모리 소자의 소자분리막 형성 방법
US20120187522A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Structure and method for reduction of vt-w effect in high-k metal gate devices
US8536019B2 (en) * 2011-05-17 2013-09-17 GlobalFoundries, Inc. Semiconductor devices having encapsulated isolation regions and related fabrication methods
KR101983309B1 (ko) * 2012-10-26 2019-05-29 삼성전자주식회사 메모리 소자 및 이의 제조방법
US9059244B2 (en) 2013-10-15 2015-06-16 International Business Machines Corporation Fabricating shallow-trench isolation semiconductor devices to reduce or eliminate oxygen diffusion
CN107431016A (zh) * 2015-03-30 2017-12-01 三井化学株式会社 填埋平坦化膜的制造方法及电子器件的制造方法
US10847409B2 (en) 2018-09-27 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
TWI742730B (zh) 2020-06-18 2021-10-11 華邦電子股份有限公司 半導體結構及其形成方法
CN113972257B (zh) * 2020-07-23 2024-02-06 华邦电子股份有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
JPH0228954A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置の製造方法
US5099304A (en) * 1988-12-08 1992-03-24 Nec Corporation Semiconductor device with insulating isolation groove
JPH07106411A (ja) * 1993-10-05 1995-04-21 Toshiba Corp 半導体装置の製造方法
US5994200A (en) * 1996-12-26 1999-11-30 Lg Semicon Co., Ltd. Trench isolation structure of a semiconductor device and a method for thereof
JP2000332099A (ja) * 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717628A (en) * 1996-03-04 1998-02-10 Siemens Aktiengesellschaft Nitride cap formation in a DRAM trench capacitor
KR100252866B1 (ko) * 1997-12-13 2000-04-15 김영환 반도체소자 및 이의 제조방법
KR100379612B1 (ko) * 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4528047A (en) * 1984-06-25 1985-07-09 International Business Machines Corporation Method for forming a void free isolation structure utilizing etch and refill techniques
JPH0228954A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置の製造方法
US5099304A (en) * 1988-12-08 1992-03-24 Nec Corporation Semiconductor device with insulating isolation groove
JPH07106411A (ja) * 1993-10-05 1995-04-21 Toshiba Corp 半導体装置の製造方法
US5994200A (en) * 1996-12-26 1999-11-30 Lg Semicon Co., Ltd. Trench isolation structure of a semiconductor device and a method for thereof
JP2000332099A (ja) * 1999-05-21 2000-11-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146872B1 (ko) * 2009-05-21 2012-05-17 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
US6593207B2 (en) 2003-07-15
KR20030003542A (ko) 2003-01-10
US20030013272A1 (en) 2003-01-16

Similar Documents

Publication Publication Date Title
KR100428806B1 (ko) 트렌치 소자분리 구조체 및 그 형성 방법
KR100428805B1 (ko) 트렌치 소자분리 구조체 및 그 형성 방법
KR100226488B1 (ko) 반도체 소자 격리구조 및 그 형성방법
KR100239453B1 (ko) 반도체 소자의 소자 격리층 형성 방법
US5413953A (en) Method for planarizing an insulator on a semiconductor substrate using ion implantation
KR19990084517A (ko) 트렌치 격리 형성 방법
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
KR100248888B1 (ko) 트랜치 격리의 형성 방법
US6544861B2 (en) Method for forming isolation trench
US7678676B2 (en) Method for fabricating semiconductor device with recess gate
TW200421525A (en) Method of forming shallow trench isolation(STI) with chamfered corner
US6740955B1 (en) Trench device isolation structure
US6265283B1 (en) Self-aligning silicon oxynitride stack for improved isolation structure
KR101025739B1 (ko) 넥프리 수직게이트를 구비한 반도체장치 제조 방법
KR20020030901A (ko) 트렌치 소자분리 구조 및 그의 제조 방법
KR100403317B1 (ko) 반도체소자의 제조방법
KR19990006000A (ko) 반도체 소자의 소자분리막 제조방법
KR20010019185A (ko) 트렌치 격리 제조 방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR0142984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050002439A (ko) 반도체소자의 제조방법
KR20030000489A (ko) 반도체소자의 제조방법
KR100245090B1 (ko) 반도체 소자의 소자분리절연막 형성방법
CN115911128A (zh) 一种功率半导体器件及其制备方法
KR20000074388A (ko) 트렌치 격리 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010703

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030529

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040115

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040412

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040413

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090316

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110405

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120402

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee