Nothing Special   »   [go: up one dir, main page]

KR100419984B1 - 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치 - Google Patents

디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치 Download PDF

Info

Publication number
KR100419984B1
KR100419984B1 KR1019960059202A KR19960059202A KR100419984B1 KR 100419984 B1 KR100419984 B1 KR 100419984B1 KR 1019960059202 A KR1019960059202 A KR 1019960059202A KR 19960059202 A KR19960059202 A KR 19960059202A KR 100419984 B1 KR100419984 B1 KR 100419984B1
Authority
KR
South Korea
Prior art keywords
digital signal
signal
mute
bit
analog
Prior art date
Application number
KR1019960059202A
Other languages
English (en)
Other versions
KR970031383A (ko
Inventor
겐 이찌무라
마사요시 노구찌
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970031383A publication Critical patent/KR970031383A/ko
Application granted granted Critical
Publication of KR100419984B1 publication Critical patent/KR100419984B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/06—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using differential modulation, e.g. delta modulation
    • H04B14/062—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using differential modulation, e.g. delta modulation using delta modulation or one-bit differential modulation [1DPCM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G11B2020/00014—Time or data compression or expansion the compressed signal being an audio signal
    • G11B2020/00065—Sigma-delta audio encoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10546—Audio or video recording specifically adapted for audio data

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

1비트 디지털신호를 뮤트하기 위한 뮤트회로는 특별한 회로구성을 필요로 하지 않는다. 1비트 디지털신호를 뮤트하기 위한 뮤트신호는, 1비트 디지털신호를 변환하기 위해 이용되는 무한응답필터의 저지주파수가 뮤트명령에 대응하여 생성되는 뮤트신호의 스펙트럼분포와 일치하도록 선택된다.

Description

디지털신호 뮤트방법과 디지털신호 뮤트방법을 이용하는 디지털신호처리장치와 디지털신호 기록장치
본 발명은 적어도 1비트로 디지털화된 디지털신호를 뮤트(mute)하기 위한 디지털신호 처리장치와, 디지털신호나 뮤트신호를 기록매체에 기록하기 위한 디지털신호 기록장치에 관한 것이다.
오디오신호를 디지털화하는 방법으로는, 시그마-델타(∑△)법으로 알려진 방법이 공개되어 있다(예를들어, 일본의 음향학회지 46권 3호(1990), pp.251∼257의 "AD/DA변환기 및 디지털필터" Y. Yamazaki저 참조).
이 ∑△변조에 의해 얻어진 1비트 디지털데이터는, 종래의 디지털오디오에 지금까지 이용돼 온 데이터포맷(예를들어 44.1kHz의 샘플링주파수와 16비트의 데이터단어길이) 보다 훨씬 높은 샘플링주파수(예를들어 44.1kHz의 64배)와 훨씬 짧은 데이터단어길이(예를들어 1비트)로 표현되며, 넓은 송신주파수대역으로 특징된다. 이 ∑△변조에 의하면, 64-투플 오버샘플링 주파수에 비해 상당히 낮은 주파수대역인 오디오대역 내에서 높은 다이내믹레인지가 확보될 수 있다. 이러한 특성은 높은 음질의 기록 및 데이터송신에 응용될 수 있다.
∑△변조회로 자체는 새로운 기술이 아니며, 그 회로구성이 쉽게 IC로써 설계될 수 있으며, 용이하게 고정밀도의 A/D변조를 제공하기 때문에, A/D변환기에 자주 이용된다.
1비트 ∑△변조의 경우, 오디오신호는 "+1" 및 "-1"의 2레벨의 펄스밀도변조에 의해 표시된다. 이때, 오디오신호의 기준으로써의 뉴트럴포인트(neutral point)전압(즉, 0V)에 상당하는 포인트에서의 ∑△신호(Xn)는 다음의 수학식 1로 표현된다.
[수학식 1]
수학식 1로부터 명백하게 되는 바와같이, 뉴트럴포인트전위를 표현할 경우, "+1"의 펄스밀도와 "-1"의 펄스밀도가 서로 같아지도록, a와 b가 선택된다.
만일 i비트의 ∑△변조신호가 실제적으로 디지털신호로써 기록/재생 또는 송신된다면, "+1"은 "1"로 변환되며, 반면 "-1"은 "0"으로 변환된다. 만일 기록 및 재생과정에서 이상이 발생한다거나, 송신경로가 파괴되어 신호가 분실된다면, 그 신호는 "1"이나 "0"에서 고정된다. ∑△변조에서 일련의 연속하는 다수의 "1" 또는 다수의 "0"이 각각 양의 최대값 또는 음의 최대값에 상당하므로, 기록/재생 과정에서 이상이 발생하거나 송신경로에서 파괴가 발생할 경우, 최대출력의 잡음이 생성하게 되어서 모니터용 증폭기나 스피커를 파괴할 위험이 있다.
미래에 개발될 다양한 디지털오디오미디어에 대응하여 높은 플렉시빌리티(flexibility)를 실현하기 위해서, ∑△변조된 디지털오디오신호를 기록하기 위한 디지털오디오리코더와 그 주변기기는 이전의 것보다 높은 다이내믹레인지와, 보다 넓은 송신주파수대역을 갖는다.
한편, ∑△변조된 디지털오디오신호를 기록하기 위한 디지털오디오 리코더와 그 주변기기를 실현하기 위해서는, 기기의 고장이나, 기록미디어의 손상 또는 송신로의 파괴의 결과로써 신호간섭이 발생한 경우, 잡음방지기능과 기기 하단의 보호기능이 필수적으로 필요하게 된다. 그러나, 지금까지는 ∑△변조를 처리하는 디지털신호 처리시스템에 뮤트방법이 존재하지 않았다.
그러므로 본 발명의 목적은, 적어도 1비트 디지털신호를 뮤트할 수 있는 디지털신호 처리장치와, 적어도 1비트 디지털신호나 뮤트신호를 기록할 수 있는 디지털신호 기록장치를 제공하는 것이다.
도 1은 본 발명에 따른 디지털신호 기록장치의 블록도.
도 2는 본 발명에 따른 ∑△변조기를 나타내는 블록도.
도 3은 본 발명에 따른 FIR필터의 상세한 블록도.
도 4는 제 1실시예에서 뮤트신호의 주파수응답을 설명하는 그래프도.
도 5는 제 1실시예에서 뮤트신호의 주파수응답을 나타내는 도면.
도 6은 뮤트신호출력을 나타내는 파형도.
도 7은 FIR필터를 통과한 이후의 뮤트신호를 나타내는 도면.
도 8은 제 2실시예에서 뮤트신호의 주파수응답을 나타내는 그래프도.
* 도면의 주요부분에 대한 부호설명
1. 디지털신호 처리장치 2. 뮤트패턴신호 생성기
3,9,10. 입력단자 4. 전환스위치
5. 아날로그 FIR필터 6,11. 출력단자
7. 기록부 8. 제어부
23. 적분기 24. 비교기
25. 1샘플 지연부 26. 1비트 디지털-아날로그변환기
f1,f2,f3,…, f8. D-플립플롭 R1,R2,R3,…,R8. 저항기
일 관점에 있어서, 본 발명은 적어도 1비트로 디지털화할때 얻어지는 디지털신호를 뮤트하기 위한 디지털신호 처리장치를 제공한다. 그 장치는 소정의 뮤트패턴을 생성하기 위한 뮤트패턴신호 생성수단과, 적어도 1비트로 디지털화된 디지털신호와 뮤트패턴신호 생성수단에 의해 생성된 뮤트패턴신호와의 사이에서 선택적으로 전환하기 위한 전환수단과, 전환수단의 출력을 아날로그 신호로 변환하기 위한 무한응답(infinite response) 필터수단을 포함하여 구성된다. 소정의 뮤트패턴신호의 스펙트럼특성은 무한응답필터수단의 저지(沮止)주파수와 일치되도록 선택된다.
다른 관점에 있어서, 본 발명은 적어도 1비트로 디지털화할때 얻어진 디지털신호를 기록매체내에서 뮤트하기 위한 디지털신호 기록장치를 제공한다. 이 장치는, 소정의 뮤트패턴을 생성하기 위한 뮤트패턴신호 생성수단과, 적어도 1비트로 디지털화된 디지털신호와 뮤트패턴신호 생성수단에 의해 생성된 뮤트패턴신호와의 사이에서 선택적으로 전환하기 위한 전환수단과, 전환수단의 출력을 아날로그 신호로 변환하기 위한 무한응답 필터수단과, 전환수단의 출력신호를 기록매체에 기록하기 위한 기록수단을 포함하여 구성된다. 소정의 뮤트패턴신호의 스펙트럼특성은 무한응답 필터수단의 저지주파수와 일치하도록 선택된다.
또다른 관점에 있어서, 본 발명은 상기 디지털신호의 송신 시에, 뮤트명령에 기초해서, 적어도 1비트로 디지털화된 디지털신호를 뮤트하기 위한 디지털신호 뮤트방법을 제공한다. 본 방법은 뮤트신호의 스펙트럼분포가, 디지털신호를 아날로그신호로 변환하기 위해 구성된 무한응답 필터의 저지주파수와 일치하도록, 뮤트명령에 의해 생성된 뮤트신호를 선택하는 단계를 포함하여 이루어진다.
본 발명에 의한 디지털신호 처리장치에 있어서, 전환수단은, 뮤트패턴(muting pattern) 생성수단에 의해 생성된 뮤트패턴신호와 적어도 1비트 디지털신호 사이에서 전환을 행하며, 이러한 전환작동에 의해 선택된 출력은 FIR필터에 의해서 아날로그신호로 변환된다. 뮤트패턴신호는, 아날로그 변조 이후에 아날로그신호가 뉴트럴포인트전위로 되도록 하기 위해서 FIR필터의 저지주파수에 대응하는 다수의 저지주파수를 가지므로, 전환수단에 의해 뮤트패턴신호가 선택될때, 1비트 디지털신호가 뮤트로 될 것이다.
본 발명에 따른 디지털신호 기록장치에 있어서, 전환수단은 뮤트패턴생성수단에 의해 생성된 뮤트패턴신호와 적어도 1비트 디지털신호와의 사이에서 전환을행하며, 전환작동에 의해 선택된 출력은 FIR필터에 의해 아날로그신호로 변환됨과 동시에 기록매체 상에 기록된다. 뮤트패턴신호는, 아날로그변조 이후 아날로그신호가 뉴트럴포인트전위로 되도록 하기 위해서 FIR필터의 저지주파수에 대응하는 다수의 저지주파수를 가지므로, 뮤트패턴신호가 전환수단에 의해 선택될때, 뮤트화된 1비트 디지털신호가 기록될 것이다.
도면을 참고하여, 디지털신호 처리장치와 기록장치의 바람직한 실시예에 대해 상세히 설명한다.
도 1은 ∑△변조에 의해 1비트로 디지털화된 디지털신호를 뮤트하기 위한 디지털신호 처리장치(1)와, 1비트 디지털신호의 뮤트패턴신호를 생성하기 위한 뮤트패턴신호 생성기(2)와, 1비트 디지털신호와 뮤트패턴신호와의 사이에서 선택하여, 그 선택된 신호를 출력하기 위한 전환스위치(4)와, 전환스위치(4)로부터의 선택출력을 아날로그신호로 변환하기 위한 아날로그 FIR필터(5)를 포함하는 구성을 도시한다. 전환스위치(4)의 선택출력은 기록부(7)에 기록된다.
전환스위치(4)는 제어부(8)로부터의 뮤트제어전환신호에 의해 제어되는 전환작동을 행한다. 제어부(8)는 소정의 주기동안 입력단자(3)로부터의 1비트 디지털신호를 디지털적으로 뮤트하기 위해서 뮤트제어전환신호를 생성한다. 전환스위치(4)는 그 신호에 대응하여, 1비트 디지털신호가 공급되는 고정단자(b)와 뮤트패턴신호 생성기(2)로부터의 뮤트패턴신호인 1비트 뮤트신호가 공급되는 고정단자(a) 사이에서 스위치전환한다.
뮤트패턴신호 생성기(2)에 의해 생성된 뮤트패턴신호는 아날로그복조 이후의아날로그신호가 뉴트럴포인트전위로 되도록 하기 위해, 아날로그 FIR필터(5)의 저지주파수와 대응하는 다수의 성분을 갖는다.
제어부(8)에 의해 제어되는 전환스위치(4)의 선택출력은, 아날로그복조용의 아날로그 FIR필터(5)로 이송되어서, 디지털-아날로그 변환된다. 그 결과의 아날로그신호는 출력단자(6)에서 출력된다. 전환스위치(4)에 의해 선택되는 선택출력은 기록부(7)에 기록되어도 좋다.
입력단자(3)에 입력되는 1비트 디지털신호는 도 2에 도시된 ∑△변조회로에서 출력되는 것이다. 이 ∑△변조회로는 이하에 설명한다.
입력단자(21)내로 입력되는 입력신호는 가산기(22)를 거쳐서 적분기(23)에 인가되며, 적분기의 출력은 비교기(24)로 보내져서, 입력신호의 뉴트럴포인트전위와 적분기(23)의 출력신호와의 비교가 행해진다. 그후, 비교기(24)는 매 샘플링주기마다 1비트의 양자화를 행하여 1비트 디지털데이터를 출력한다.
양자화된 데이터인 1비트 디지털데이터는 1-샘플 지연부(25)에 인가되어서, 1샘플링주기만큼 지연된다. 그 지연데이터는 1비트 디지털/아날로그변환기(26)에 의해서 아날로그신호로 변환되며, 그 아날로그 신호는 가산기(22)에 인가되어 입력단자(21)로부터의 입력신호와 가산된다. 비교기(24)로부터의 1비트 출력디지털신호는 출력단자(27)를 거쳐서 입력단자(3)에 인가된다.
도 3을 참고하여, 아날로그 FIR필터(5)가 설명된다. 이 아날로그 FIR필터(5)는 일본특허공개 제 평-5-145423호에서 본 양수인에 의해 공개된 디지털-아날로그 변환시스템에 의해서 제조될 수 있다.
도 3에 도시된 아날로그 FIR필터(5)는 종속접속된 8개의 D-플립플롭(f1, f2, f3, …, f8)과, 이들 플립플롭(f1, f2, f3, …, f8)과 각각 접속된 8개의 저항기(R1, R2, R3, …, R8)로 구성된다. 이들 8개의 저항기(R1, R2, R3. …, R8)로부터의 전류는 모두 가산되어서 아날로그 FIR필터를 형성하고, 그 아날로그 FIR필터의 출력은 커패시터(C)에 의해 평활되고, 출력단자(11)에서 출력된다.
1비트 디지털신호가 공급되는 입력단자(9)는 D-플립플롭(f1)의 데이터입력단자(D)와 접속되며, D-플립플롭(f1)의 출력단자(Q)는 D-플립플롭(f2)의 데이터입력단자(D)와 접속된다. D-플립플롭(f2)의 출력단자(Q)는 D-플립플롭(f3)의 데이터입력단자(D)와 접속되며, D-플립플롭(f3)의 출력단자(Q)는 D-플립플롭(f4)의 데이터입력단자(D)에 접속된다. D-플립플롭(f4)의 출력단자(Q)는 D-플립플롭(f5)의 데이터입력단자(D)와 접속되며, D-플립플롭(f5)의 출력단자(Q)는 D-플립플롭(f6)의 데이터입력단자(D)에 접속된다. D-플립플롭(f6)의 출력단자(Q)는 D-플립플롭(f7)의 데이터입력단자(D)와 접속되며, D-플립플롭(f7)의 출력단자(Q)는 D-플립플롭(f8)의 데이터입력단자(D)에 접속된다.
클럭신호가 인가되는 입력단자(10)는 D-플립플롭(f1, f2, f3, …, f8)의 각 클럭입력단자(CK)와 접속된다.
저항기(R1)는 그 일단부가 D-플립플롭(f1)의 출력단자(Q)와 접속되며, 한편 저항기(R2)는 그 일단부가 D-플립플롭(f2)의 출력단자(Q)와 접속된다. 저항기(R3)는 그 일단부가 D-플립플롭(f3)의 출력단자(Q)와 접속되며, 한편 저항기(R4)는 그 일단부가 D-플립플롭(f4)의 출력단자(Q)와 접속된다. 저항기(R5)는 그 일단부가 D-플립플롭(f5)의 출력단자(Q)와 접속되며, 한편 저항기(R6)는 그 일단부가 D-플립플롭(f6)의 출력단자(Q)와 접속된다. 유사하게, 저항기(R7)는 그 일단부가 D-플립플롭(f7)의 출력단자(Q)와 접속되며, 한편 저항기(R8)는 그 일단부가 D-플립플롭(f8)의 출력단자(Q)와 접속된다.
저항기(R1, R2, R3, …, R8)의 타단부는 서로 접속되며, 그 접속점으로부터 출력단자(11)가 형성되어지며, 동시에 그 아날로그출력은 접속점과 그라운드 사이에 접속되어 있는 커패시터(C)에 의해 평활된다.
아날로그 FIR필터(5)는 아날로그신호를 생성하기 위해서 출력을 평활하도록 구성되기 때문에, 디지털-아날로그변환 과정에서 노이즈셰이핑(noise shaping)에 의해 생성되는 통과대역 외측의 잡음을 제거함으로써, 디지털-아날로그 변환이 고 정밀도와 고 S/N비율로 실현될 수 있게 된다. 또한, 계수에 대응하는 저항하중 상대정밀도를 확보하기에 충분하므로, 필터회로는 쉽게 IC회로화될 수 있다.
아날로그 FIR필터(5)의 탭수(N)는 8이며, D-플립플롭(f1, f2, f3. …, f8)의그 출력저항값들은 모두 동일하다. 이 아날로그 FIR필터(5)는 도 4에 도시된 바와같은 주파수 대 진폭특성을 갖는다. 도 4에 도시된 바와같이, 아날로그 FIR필터(5)의 이득은 고주파수 대역에서 더 낮아진다. 더욱이, 소위 진폭특성의 딥(dip)에 대응하는 다수의 저지주파수가 존재한다. 이들 저지주파수의 수와 그 크기는 아날로그 FIR필터(5)의 탭 수(N)에 의존한다. 탭수(N)는 8이므로, 저지주파수는 Fs × n/8로 표시되며, 여기서 FS는 샘플링주파수이며 n = 0 ∼8이다.
상기 설명된 바와같이, 아날로그 FIR필터(5)에는 소위 진폭특성의 딥에 대응하는 다수의 저지주파수가 존재하므로, 만일 이들 주파수 각각에만 성분을 갖는 1비트 패턴신호가 뮤트패턴신호 생성기(2)에 의해 생성된다면, 이들 1비트 패턴신호는 1비트 뮤트패턴신호를 나타낸다.
예를들어, 2진표기에서는 "10010110"이며 16진수표기에서는 "$96"인 1비트 패턴신호를 고려한다. 1비트 뮤트패턴신호는 뮤트패턴신호 생성기(2)에 의해 이 "$96"패턴을 반복함으로써 생성된다.
도 5는 패턴"$96"의 주파수성분의 분포를 나타낸다. 패턴주파수성분은 Fs ×1/8과 Fs×3/8이며, 이것은 도 4에 도시된 저지주파수와 일치한다. 따라서, 이 패턴"$96"은 아날로그 FIR필터(5)로 공급되어 제거될 것이며, 그 결과, 신호의 부재에 상당하는 뉴트럴포인트전압(보통 0V)인 아날로그신호가 재생될 것이다.
도 6 및 도 7은 패턴"$96"의 시간파형과, 패턴"$96"의 아날로그 FIR필터(5)로의 입력 후의 시간파형을 각각 나타낸다. 따라서, 오디오데이터를 디지털적으로 뮤트하는 것과 동일한 효과가 성취될 것이다.
뮤트패턴신호 생성기(2)는 1비트 뮤트패턴을 생성하기 위해서, 도 8에 도시된 주파수분포상태에서 16진수표기의 패턴"$96"을 반복할 수도 있다. 이들 패턴주파수성분은 Fs×1/8과, Fs×2/8 및 Fs×3/8이며, 이는 도 4에 도시된 저지주파수와 일치한다. 따라서, 이 패턴"$93"은 아날로그 FIR필터(5)로 공급되어 제거될 것이며, 그 결과, 신호의 부재에 상당하는 뉴트럴포인트전압(보통 0V)인 아날로그신호가 재생될 것이다.
상기에는 주로 아날로그 복조처리에 대하여 설명하였지만, 아날로그복조 시에 이용되는 아날로그 FIR필터의 탭 수를 안다면, 디지털적으로 뮤트된 신호를 기록하는 기록 도중, 유사한 방식의 처리가 행해져도 좋다.
아날로그 FIR필터가 아날로그복조 시에 이용되지 않는다면, 고주파수대역에 있는 주파수성분을 제거하여서 가청범위에 대한 영향을 줄이기 위해서, 고정밀도의 아날로그필터를 이용하는 것이 좋다.
상기 설명에서는 ∑△변조 시에 얻어지는 1비트 디지털신호에 대하여 설명하였지만, 동일한 구성을 이용하여 다중-비트의 ∑△변조를 처리함으로써 뮤트기능을 실현할 수도 있다.

Claims (5)

  1. 적어도 1비트로 디지털화할때 얻어진 디지털신호를 뮤트하기 위한 디지털신호 처리장치에 있어서,
    소정의 뮤트패턴을 생성하기 위한 뮤트패턴신호 생성수단과;
    적어도 1비트로 디지털화된 디지털신호와 뮤트패턴신호 생성수단에 의해 생성된 뮤트패턴신호와의 사이에서 선택적으로 전환하기 위한 전환수단과;
    상기 전환수단의 출력을 아날로그신호로 변환하기 위한 무한응답 필터수단을 포함하여 구성되며, 여기서, 상기 소정의 뮤트패턴신호의 스펙트럼특성은 상기 무한응답 필터수단의 저지주파수와 일치하도록 선택된다는 구성을 갖는 것을 특징으로 하는 디지털신호 처리장치.
  2. 제 1항에 있어서,
    상기 디지털신호는 ∑△변조기에 의해 얻어진 1비트 디지털신호인 것을 특징으로 하는 디지털신호 처리장치.
  3. 적어도 1비트로 디지털화될때 얻어진 디지털신호를 기록매체내에서 뮤트하기 위한 디지털신호 기록장치에 있어서,
    소정의 뮤트패턴을 생성하기 위한 뮤트패턴신호 생성수단과;
    적어도 1비트로 디지털화된 디지털신호와 뮤트패턴신호 생성수단에 의해 생성된 뮤트패턴신호와의 사이에서 선택적으로 전환하기 위한 전환수단과;
    상기 전환수단의 출력을 아날로그신호로 변환하기 위한 무한응답 필터수단과;
    상기 전환수단의 출력신호를 기록매체에 기록하기 위한 기록수단을 포함하며, 여기서, 상기 소정의 뮤트패턴신호의 스펙트럼특성은 상기 무한응답 필터수단의 저지주파수와 일치하도록 선택된다는 구성을 갖는 것을 특징으로 하는 디지털신호 기록장치.
  4. 제 3항에 있어서,
    상기 디지털신호는 ∑△변조기에 의해 얻어진 1비트 디지털신호인 것을 특징으로 하는 디지털신호 기록장치.
  5. 상기 디지털신호의 송신시에, 뮤트명령에 기초해서 적어도 1비트로 디지털화된 디지털신호를 뮤트하기 위한 디지털신호 뮤트방법에 있어서,
    뮤트신호의 스펙트럼분포가, 디지털신호를 아날로그신호 변환하기 위해 구성되는 무한응답필터의 상기 저지주파수와 일치하도록, 상기 뮤트명령에 의해 생성된 상기 뮤트신호를 선택하는 것을 특징으로 하는 디지털신호 뮤트방법.
KR1019960059202A 1995-11-30 1996-11-28 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치 KR100419984B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7313353A JPH09153814A (ja) 1995-11-30 1995-11-30 ディジタル信号処理装置及び記録装置
JP95-313353 1995-11-30

Publications (2)

Publication Number Publication Date
KR970031383A KR970031383A (ko) 1997-06-26
KR100419984B1 true KR100419984B1 (ko) 2004-05-07

Family

ID=18040237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059202A KR100419984B1 (ko) 1995-11-30 1996-11-28 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치

Country Status (5)

Country Link
US (1) US6400294B1 (ko)
JP (1) JPH09153814A (ko)
KR (1) KR100419984B1 (ko)
CN (1) CN1282947C (ko)
SG (1) SG95581A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003006991A (ja) * 2001-06-21 2003-01-10 Sony Corp デジタル信号処理装置及びデジタル信号処理方法、並びにデジタル信号再生受信システム
US7173550B1 (en) * 2001-07-13 2007-02-06 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
JP3912389B2 (ja) * 2004-03-24 2007-05-09 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法
TWI355807B (en) * 2008-06-26 2012-01-01 Realtek Semiconductor Corp Digital-to-analog converter for converting 1-bit s
CN106866434B (zh) * 2017-02-14 2018-10-30 齐鲁天和惠世制药有限公司 一种盐酸文拉法辛中间体的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145423A (ja) * 1991-11-20 1993-06-11 Sony Corp デイジタル−アナログ変換方式
JPH06244732A (ja) * 1992-02-07 1994-09-02 Rockwell Internatl Corp 入力信号を１−ビットシグマ−デルタ変調するための方法およびそのための装置
JPH07297646A (ja) * 1994-04-26 1995-11-10 Sony Corp デジタル／アナログ変換回路
JPH07302100A (ja) * 1994-03-03 1995-11-14 Sony Corp デジタル音声伝送装置
JPH07311593A (ja) * 1994-05-18 1995-11-28 Mitsubishi Electric Corp サブバンド分割符号化オーディオ復号器のミューティング装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142066A (en) * 1977-12-27 1979-02-27 Bell Telephone Laboratories, Incorporated Suppression of idle channel noise in delta modulation systems
US4812815A (en) * 1985-12-25 1989-03-14 Sharp Kabushiki Kaisha Digital-to-analog converter system
US4857928A (en) * 1988-01-28 1989-08-15 Motorola, Inc. Method and arrangement for a sigma delta converter for bandpass signals
US5444312A (en) * 1992-05-04 1995-08-22 Compaq Computer Corp. Soft switching circuit for audio muting or filter activation
US5574453A (en) * 1994-03-03 1996-11-12 Sony Corporation Digital audio recording apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05145423A (ja) * 1991-11-20 1993-06-11 Sony Corp デイジタル−アナログ変換方式
JPH06244732A (ja) * 1992-02-07 1994-09-02 Rockwell Internatl Corp 入力信号を１−ビットシグマ−デルタ変調するための方法およびそのための装置
JPH07302100A (ja) * 1994-03-03 1995-11-14 Sony Corp デジタル音声伝送装置
JPH07297646A (ja) * 1994-04-26 1995-11-10 Sony Corp デジタル／アナログ変換回路
JPH07311593A (ja) * 1994-05-18 1995-11-28 Mitsubishi Electric Corp サブバンド分割符号化オーディオ復号器のミューティング装置

Also Published As

Publication number Publication date
CN1282947C (zh) 2006-11-01
JPH09153814A (ja) 1997-06-10
SG95581A1 (en) 2003-04-23
KR970031383A (ko) 1997-06-26
US6400294B1 (en) 2002-06-04
CN1164086A (zh) 1997-11-05

Similar Documents

Publication Publication Date Title
US5073777A (en) Plural delta-sigma converters operating in parallel with independent dither generators
Hauser Principles of oversampling A/D conversion
US5012245A (en) Integral switched capacitor FIR filter/digital-to-analog converter for sigma-delta encoded digital audio
US5021788A (en) Digital analog converter
JP3272438B2 (ja) 信号処理システムおよび処理方法
JP3375967B2 (ja) ディジタル論理ゲートコアを有するシグマ−デルタ変換器
JPS646572B2 (ko)
JP3112605B2 (ja) Ｄ／ａ変換回路
US5079551A (en) ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time
KR100472612B1 (ko) 잡음성분을줄인1비트a/d변환장치
US5701124A (en) 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus
EP0642221B1 (en) Output filter for over-sampling digital-to-analog converter
EP0227267B1 (en) Digital-to-analog converter
KR100419984B1 (ko) 디지털신호뮤트방법과디지털신호뮤트방법을이용하는디지털신호처리장치와디지털신호기록장치
KR100466643B1 (ko) 음질을처리하는신호처리장치및음질처리에사용되는신호처리장치가설치된기록장치,재생장치및혼합장치
US5719574A (en) Digital audio transmission apparatus
US5351048A (en) One bit high speed signal processing system utilizing controlled spectrum of quantization noise
US6359577B1 (en) Multiple digital-to-analog system with analog interpolation
JP3807036B2 (ja) ディジタルデータ処理装置及び方法
JPH09307447A (ja) 高次δς変調器とδς変調型コンバータ
JPH1075177A (ja) ディジタルフィルタ装置及び信号処理方法
JPH04331517A (ja) 信号加算装置および信号加算方法
JP3290873B2 (ja) １ビットｄ／ａ変換器およびｄ／ａ変換器
JP2000114971A (ja) ディジタル信号発生装置
JP3264155B2 (ja) 信号処理装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961128

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011030

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961128

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040211

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040212

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070131

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090123

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100203

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20110208

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20120206

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20120206

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140109