KR100384401B1 - Method for fabricating dielectric device - Google Patents
Method for fabricating dielectric device Download PDFInfo
- Publication number
- KR100384401B1 KR100384401B1 KR10-2000-0071829A KR20000071829A KR100384401B1 KR 100384401 B1 KR100384401 B1 KR 100384401B1 KR 20000071829 A KR20000071829 A KR 20000071829A KR 100384401 B1 KR100384401 B1 KR 100384401B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- ceramic block
- common electrode
- dielectric ceramic
- output port
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000000919 ceramic Substances 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000010329 laser etching Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000004332 silver Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000000356 contaminant Substances 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 3
- 239000000428 dust Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- 238000012545 processing Methods 0.000 abstract description 5
- 238000012937 correction Methods 0.000 abstract description 2
- 238000003754 machining Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004071 soot Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
- H01P1/2056—Comb filters or interdigital filters with metallised resonator holes in a dielectric block
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
- H01P1/2136—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies using comb or interdigital filters; using cascaded coaxial cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
- H01P11/008—Manufacturing resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/10—Dielectric resonators
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
본 발명에서 제안된 유전체 소자 제조방법은, 세라믹 블락의 전표면에 공통전극 형성후 레이저 식각법으로 불필요한 부위(중공홀이 보인는 세라믹 블락의 상면 일부와 전면 및 좌·우면으로 정의된 영역의 일부)의 공통전극만을 제거하는 방식으로 회로 패턴 전극과 입출력 포트 전극이 형성되도록 전극 가공 작업이 진행된다.In the method of manufacturing a dielectric device proposed in the present invention, an unnecessary part is formed by laser etching after forming a common electrode on the entire surface of the ceramic block (part of the upper surface of the ceramic block in which hollow holes are visible and a part of the area defined as the front and left and right surfaces). The electrode machining operation is performed such that the circuit pattern electrode and the input / output port electrode are formed in such a manner as to remove only the common electrode.
그 결과, 1) 가공 환경에 따른 레이저 빔 선폭의 편차를 수 ㎛ 이내로 줄일 수 있게 되므로 제품의 불량 발생률을 낮출 수 있고, 2) 연삭 공정의 적용이나 망사 패턴의 제작없이도 소자 제조가 가능하므로 공정을 단순화할 수 있으며, 3) 전극 패턴 수정시 별도의 마스크 제작없이 캐드 도면만을 수정하는 방식으로 즉시 수정 작업에 착수할 수 있어 시간적·경제적 손실 발생을 막을 수 있게 된다.As a result, 1) the variation of the laser beam line width according to the processing environment can be reduced to within several μm, thereby reducing the incidence of product defects. 2) The device can be manufactured without the application of a grinding process or the fabrication of a mesh pattern. Simplify and 3) When modifying the electrode pattern, it is possible to immediately start the correction work by modifying CAD drawings without making a separate mask, thereby preventing time and economic loss.
Description
본 발명은 Nd 야그(Yag) 레이저를 이용한 유전체 소자 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a dielectric device using an Nd Yag laser.
유전체 소자는 공진기(특정 주파수에서 전자기적 공명이 일어나도록 설계된 디바이스) 2개 이상을 서로 결합시켜 특정 대역을 통과하도록 설계된 모노블락형 필터(단일 블락 내에 복수의 공진기를 구성하여 자체 전자기적 결합 특성을 이용하도록 설계된 필터)로서, 통상 복수의 중공홀(실린더 모양의 구멍)이 구비된 유전체 세라믹 블락 표면 위에 실버(Silver)나 카파(Copper) 재질의 공통전극과 회로 패턴 전극 및 입출력 포트 전극이 형성되는 구조로 소자가 구성된다.A dielectric element is a monoblock filter designed to pass two or more resonators (devices designed to cause electromagnetic resonance at a specific frequency) to pass through a specific band. As a filter designed to be used, a common electrode made of silver or copper and a circuit pattern electrode and an input / output port electrode are formed on a surface of a dielectric ceramic block having a plurality of hollow holes (cylindrical holes). The device is composed of a structure.
도 1 및 도 2a 내지 도 2e에는 상기 구조를 갖는 종래의 유전체 소자 제조방법을 보인 공정블럭도와 공정순서도가 제시되어 있다. 이를 참조하여 그 제조방법을 제 10 단계로 구분하여 설명하면 다음과 같다. 여기서는 2차 필터를 일 예로 들어 설명한다.1 and 2a to 2e show a process block diagram and a flow chart showing a conventional method of manufacturing a dielectric device having the above structure. Referring to this, the manufacturing method is described by dividing into the tenth step as follows. Here, the second order filter will be described as an example.
제 1 단계(100)로서, 도 2a와 같이 두 개의 중공홀(h)을 갖는 유전체 세라믹 블락(10)을 준비한다.As a first step 100, as shown in FIG. 2A, a dielectric ceramic block 10 having two hollow holes h is prepared.
제 2 단계(110)로서, 도 2b와 같이 디핑(dipping) 공정을 이용하여 세라믹 블록(10)의 전표면[상·하면(a),(a')과 전·후면(c),(c') 및 좌·우면(b),(b')]에 실버나 카파 재질의 전도성 물질을 도금한 후, 이를 제 1 소정 공정을 통해 경화시킨다. 상기 소성 공정은 750℃의 온도에서 1시간 40분 동안 진행된다. 그 결과, 세라믹 블락(10)을 둘러싸는 전도성이 우수한 재질의 공통전극(20)이 형성된다.As the second step 110, as shown in FIG. 2B, the entire surface of the ceramic block 10 (upper and lower surfaces (a), (a '), front and rear surfaces (c), and (c) using a dipping process). ') And the left and right surfaces (b) and (b')] are plated with a conductive material made of silver or kappa, and then cured through the first predetermined process. The firing process is carried out for 1 hour 40 minutes at a temperature of 750 ℃. As a result, a common electrode 20 having excellent conductivity surrounding the ceramic block 10 is formed.
제 3 단계(120)로서, 도 2c와 같이 세라믹 블락(10)의 상면(a)과 전면(c) 및 좌·우면(b),(b')을 각각 연삭해서 상기 블락의 a,c,b,b'면에 도핑된 공통전극(20)을 제거한다.As a third step 120, as shown in Figure 2c, the upper surface (a), the front surface (c) of the ceramic block 10, and the left and right surfaces (b), (b ') are ground, respectively, and a, c, The common electrode 20 doped on the b and b 'surfaces is removed.
제 4 단계(130)로서, 형성코자 하는 회로 패턴 전극의 캐드(CAD) 도면을 설계한다.As a fourth step 130, a CAD diagram of a circuit pattern electrode to be formed is designed.
제 5 단계(140)로서, 상기 캐드 도면을 레티클(reticle)로 이용해서 제 1 망사 패턴(미 도시)을 제작한다.In a fifth step 140, a first mesh pattern (not shown) is manufactured using the CAD drawing as a reticle.
제 6 단계(150)로서, 도 2d와 같이 제 1 망사 패턴을 마스크로 이용해서 실크 스크린(Silk Screen)법으로 세라믹 블락(10)의 상면(a)에 상기 중공홀(h)들을 개별적으로 둘러싸는 형태의 회로 패턴 전극(30)을 형성한다. 이때, 상기 회로 패턴 전극(30)은 실버나 카파 재질로 형성된다.As a sixth step 150, using the first mesh pattern as a mask as shown in Fig. 2d, the hollow holes h are individually enclosed on the upper surface a of the ceramic block 10 by a silk screen method. Form a circuit pattern electrode 30. In this case, the circuit pattern electrode 30 is formed of silver or kappa material.
제 7 단계(160)로서, 형성코자 하는 입출력 포트 전극과 공통전극의 캐드 도면을 설계한다.As a seventh step 160, a CAD diagram of the input / output port electrode and the common electrode to be formed is designed.
제 8 단계(170)로서, 상기 캐드 도면을 레티클로 이용하여 제 2 망사 패턴(미 도시)을 제작한다.In an eighth step 170, a second mesh pattern (not shown) is manufactured using the CAD drawing as a reticle.
제 9 단계(180)로서, 도 2e와 같이 제 2 망사 패턴을 마스크로 이용해서 실크 스크린법으로 세라막 블락(10)의 전면(c)과 좌·우면(b),(b')에 걸쳐 입출력 포트 전극(40)과 공통전극(20')을 각각 형성한다. 이때, 입출력 포트 전극(40)은 세라믹 블락(10)의 전면(c)과 좌면(b) 그리고 세라믹 블락(10)의 전면(c)과 우면(b')에 걸쳐 각각 형성되며, 실크 스크린법으로 제작된 공통전극(20')은 상기 입출력 포트 전극(40)이 세라믹 블락 상에서 아일랜드 형태로 고립될 수 있도록 그 주변의 전 영역을 따라 배치되도록 형성된다.As the ninth step 180, as shown in FIG. 2E, using the second mesh pattern as a mask, the front surface (c) and the left and right surfaces (b) and (b ') of the ceramic block 10 are silk screened. The input / output port electrode 40 and the common electrode 20 'are formed, respectively. At this time, the input and output port electrode 40 is formed over the front surface (c) and the left surface (b) of the ceramic block 10 and the front surface (c) and the right surface (b ') of the ceramic block 10, respectively, and the silk screen method The common electrode 20 ′ is formed to be disposed along the entire area of the periphery thereof so that the input / output port electrode 40 can be isolated on the ceramic block in an island form.
제 10 단계(190)로서, 실크 스크린법으로 제작된 회로 패턴 전극(30)과 입출력 포트 전극(40) 및 공통전극(20')을 제 2 소성 공정을 통해 경화시키므로써, 본 공정 진행을 완료한다. 상기 소성 공정 역시 750℃의 온도에서 1시간 40분 동안 진행된다.As the tenth step 190, the circuit pattern electrode 30, the input / output port electrode 40, and the common electrode 20 'fabricated by the silk screen method are cured through a second firing process, thereby completing the present process. do. The firing process is also carried out for 1 hour 40 minutes at a temperature of 750 ℃.
그 결과, 세라믹 블락(10)의 대부분을 둘러싸는 공통전극(20),(20')과 중공홀(h)이 보이는 세라믹 면에 구현된 회로 패턴 전극(30) 및 공통전극에 의해 고립된 아일랜드 형태의 입출력 포트 전극(40)을 갖는 구조의 유전체 소자가 완성된다.As a result, an island isolated by the common electrode and the circuit pattern electrode 30 implemented on the ceramic surface showing the common electrodes 20, 20 'and the hollow hole h surrounding the majority of the ceramic block 10 are shown. A dielectric element having a structure having an input and output port electrode 40 is completed.
그러나 상기와 같이 실크 스크린법을 적용하여 전극 형성을 이룰 경우에는 소자 제조시 다음과 같은 몇가지의 문제가 발생된다.However, when the electrode is formed by applying the silk screen method as described above, several problems occur in manufacturing the device.
실크 스크린 기법은 망사를 마스크로 이용하므로, 정밀도에서 200㎛ 이하의 선폭을 구현하기가 어려울 뿐 아니라 가공 조건 및 환경에 따라 그 선폭의 편차가 심하여 전극 형성시에 제품의 불량 발생 가능성이 높다는 문제가 야기된다.Since the silk screen technique uses a mesh as a mask, it is difficult to realize a line width of 200 μm or less in accuracy, and the variation of the line width is severe depending on the processing conditions and the environment. Is caused.
게다가 소자 설계시에 마스크인 망사 패턴의 제작이 필수적으로 요구되므로 공정이 복잡하고, 부품 개발 단계에서 전극 패턴의 수정이 요구될 경우 제 1 단계에서 제 8 단계까지의 공정을 반복해야 할 뿐 아니라 망사 패턴 또한 별도 제작해 주어야 하기 때문에 시간적·경제적 부담 또한 커지게 된다.In addition, since the fabrication of the mesh pattern, which is a mask, is essential for device design, the process is complicated, and if the electrode pattern is required to be modified during the component development stage, the steps 1 to 8 must be repeated, as well as the mesh. Since the pattern must be produced separately, the time and economic burden also increases.
이에 본 발명의 목적은, Nd 야그 레이저를 이용하여 망사 패턴 제작없이 캐드 도면을 마스크로해서 세라믹 블락 위에 직접 전극 패턴을 형성하는 방식으로 유전체 소자를 제조하므로써, 제품의 불량 발생률을 낮추고, 공정을 단순화하며, 전극 패턴 수정시 수반되는 시간적·경제적 손실을 경감시킬 수 있도록 한 유전체 소자 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to fabricate a dielectric device by forming an electrode pattern directly on a ceramic block using a Nd Yag laser to fabricate a CAD drawing as a mask without fabricating a mesh pattern, thereby reducing a defect rate of a product and simplifying a process. In addition, the present invention provides a method of manufacturing a dielectric device to reduce the time and economic losses associated with electrode pattern modification.
도 1은 종래의 유전체 소자 제조방법을 보인 공정블럭도,1 is a process block diagram showing a conventional dielectric device manufacturing method,
도 2a 내지 도 2e는 도 1의 공정블럭도에 근거한 유전체 소자 제조방법을 보인 공정순서도,2A to 2E are process flowcharts showing a method of manufacturing a dielectric device based on the process block diagram of FIG. 1;
도 3은 본 발명에 의한 유전체 소자 제조방법을 보인 공정블럭도,3 is a process block diagram showing a method of manufacturing a dielectric device according to the present invention;
도 4a 내지 도 4d는 도 3의 공정블럭도에 근거한 유전체 소자 제조방법을 보인 공정순서도이다.4A through 4D are flowcharts illustrating a method of manufacturing a dielectric device based on the process block diagram of FIG. 3.
상기 목적을 달성하기 위하여 본 발명에서는, 중공홀이 구비된 유전체 세라믹 블락을 준비하는 단계와; 상기 유전체 세라믹 블락의 전표면[상·하면(a),(a')과 전·후면(c),(c') 및 좌·우면(b),(b')]에 공통전극을 형성하는 단계와; 형성코자 하는 회로 패턴 전극이 설계된 제 1 캐드 도면을 준비하는 단계; 상기 제 1 캐드 도면을 마스크로해서, 레이저 식각법으로 상기 유전체 세라믹 블락 상면의 상기 공통전극을 선택식각하여 회로 패턴 전극을 형성하는 단계; 형성코자 하는 입출력 포트 전극이 설계된 제 2 캐드 도면을 준비하는 단계; 상기 제 2 캐드 도면을 마스크로해서, 레이저 식각법으로 상기 유전체 세라믹 블락의 전면과 좌·우면의 상기 공통전극을 선택식각하여 입출력 포트 전극을 형성하는 단계; 및 세정 공정과 소정 공정을 거쳐, 상기 공통전극의 식각 부위에 잔존된 분진등의 오염물을 제거하는 단계로 이루어진 유전체 소자 제조방법이 제공된다. (여기서, 유전체 세라믹 블락의 상면(a)은 중공홀이 보이는 면중 상측에 위치한 면을 그리고 하면(b)은 이에 대응되는 위치에 놓여진 하측 면을 나타내며, 전·후면(c),(c')은 상면에 대해 수직으로 뚫고 나오는 면과 들어가는 면을 각각 나타내고, 좌·우면(b),(b')은 전면에 대해 좌측에 놓여지는 면과 우측에 놓여지는 면을 각각 나타낸다)In order to achieve the above object, the present invention includes the steps of preparing a dielectric ceramic block having a hollow hole; A common electrode is formed on all surfaces of the dielectric ceramic block (upper and lower surfaces (a) and (a ') and front and rear surfaces (c) and (c') and left and right surfaces (b) and (b ')). Steps; Preparing a first CAD drawing in which a circuit pattern electrode to be formed is designed; Forming a circuit pattern electrode by selectively etching the common electrode on the top surface of the dielectric ceramic block using a laser etching method using the first CAD drawing as a mask; Preparing a second CAD drawing in which an input / output port electrode to be formed is designed; Forming an input / output port electrode by selectively etching the common electrodes on the front and left and right surfaces of the dielectric ceramic block using a laser etching method using the second CAD drawing as a mask; And a step of removing contaminants such as dust remaining in the etching portion of the common electrode through a cleaning process and a predetermined process. Here, the upper surface (a) of the dielectric ceramic block represents the upper surface of the surface where the hollow hole is visible, and the lower surface (b) represents the lower surface placed at the corresponding position, and the front and rear surfaces (c) and (c '). (B) and (b ') represent the surface placed on the left side and the surface placed on the right side, respectively.
상기와 같이 유전체 소자를 제조할 경우, 세라믹 블락의 전표면에 공통전극 형성후 레이저 식각법으로 불필요한 부위의 공통전극만을 제거하는 방식으로 회로 패턴 전극과 입출력 포트 전극의 가공이 이루어지므로, 연삭 공정이나 망사 패턴의 제작없이도 소자 제조가 가능하게 되고, 전극 패턴 수정시에는 컴퓨터에서 캐드 도면 수정후 즉시 수정 작업에 착수할 수 있게 된다. 뿐만 아니라 가공 조건 및 환경에 따른 선폭의 편차를 수 ㎛ 이내로 줄일 수 있어 제품의 불량 발생률 또한 낮출 수 있게 된다.When the dielectric device is manufactured as described above, the circuit pattern electrode and the input / output port electrode are processed in such a manner that only the common electrode of the unnecessary portion is removed by laser etching after forming the common electrode on the entire surface of the ceramic block. Device fabrication is possible without fabrication of the mesh pattern, and when the electrode pattern is modified, the computer can start the modification immediately after the CAD drawing is corrected. In addition, the deviation of the line width according to the processing conditions and environment can be reduced to within a few ㎛ to reduce the incidence of product defects.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 3과 도 4a 내지 도 4d는 본 발명에서 제안된 유전체 소자 제조방법을 보인 공정블럭도와 공정순서도를 나타낸 것으로, 이를 참조하여 그 제조방법을 제 8 단계로 구분하여 살펴보면 다음과 같다. 이 경우 역시, 2차 필터를 일 예로 들어 설명한다.3 and 4A to 4D show a process block diagram and a process flowchart showing the method of manufacturing the dielectric device proposed in the present invention. Referring to this, the manufacturing method is divided into eight steps. In this case, the second order filter will be described as an example.
제 1 단계(200)로서, 도 4a와 같이 두 개의 중공홀(h)을 갖는 유전체 세라믹 블락(10)을 준비한다.As a first step 200, as shown in FIG. 4A, a dielectric ceramic block 10 having two hollow holes h is prepared.
제 2 단계(210)로서, 도 4b와 같이 디핑 공정을 이용하여 세라믹 블록(10)의 전표면[상·하면(a),(a')과 전·후면(c),(c') 및 좌·우면(b),(b')]에 실버나 카파 재질의 전도성 물질을 도금한 후, 이를 제 1 소정 공정을 통해 경화시킨다. 상기 소성 공정은 퍼니스 내에서 750℃의 온도 조건으로 약 1시간 40분간 진행된다. 그 결과, 세라믹 블락(10)을 둘러싸는 전도성이 우수한 재질의 공통전극(20)이 형성된다.As the second step 210, the front surface (upper and lower surfaces (a), (a ') and front and rear surfaces (c), (c') of the ceramic block 10 using a dipping process as shown in Fig. 4b) and Left and right surfaces (b) and (b ') are plated with a conductive material made of silver or kappa and then cured through a first predetermined process. The firing process is carried out in the furnace at about 750 ° C. for about 1 hour and 40 minutes. As a result, a common electrode 20 having excellent conductivity surrounding the ceramic block 10 is formed.
제 3 단계(220)로서, 형성코자 하는 회로 패턴 전극의 캐드 도면을 설계한다.As a third step 220, a CAD diagram of a circuit pattern electrode to be formed is designed.
제 4 단계(230)로서, 도 4c와 같이 상기 캐드 도면을 마스크로해서 Nd 야그레이저를 이용하여 세라믹 블락(10) 상면(a)의 공통전극(20)을 소정 부분(회로 패턴 전극으로 사용될 부분을 제외한 나머지 영역을 일컬음) 선택식각한다. 이때, 상기 캐드 도면은 레이저 빔이 움직일 수 있는 경로를 제공하는 역할을 한다. 그 결과, 세라믹 블락(10) 상면(a)에 중공홀(h)들을 개별적으로 둘러싸는 구조의 회로 패턴 전극(30)이 형성된다. 상기 회로 패턴 전극(30) 역시 실버나 카파 재질로 형성됨을 물론이다.As a fourth step 230, as shown in FIG. 4C, the common electrode 20 of the upper surface a of the ceramic block 10 is a predetermined portion (a portion to be used as a circuit pattern electrode) using an Nd yag razor using the CAD drawing as a mask. The rest of the area except for the so-called) is selectively etched. In this case, the CAD drawing serves to provide a path through which the laser beam can move. As a result, a circuit pattern electrode 30 having a structure that individually surrounds the hollow holes h is formed in the upper surface a of the ceramic block 10. The circuit pattern electrode 30 is also formed of silver or kappa of course.
제 5 단계(240)로서, 형성코자 하는 입출력 포트 전극의 캐드 도면을 설계한다.As a fifth step 240, a CAD diagram of an input / output port electrode to be formed is designed.
제 6 단계(250)로서, 도 4d와 같이 상기 캐드 도면을 마스크로해서 Nd 야그 레이저를 이용하여 세라믹 블락(10)의 전면(c)과 좌·우면,(b),(b')의 공통전극(20)을 소정 부분(입출력 포트 전극으로 사용될 부분의 주변부) 선택식각하여 실버나 카파 재질의 입출력 포트 전극(40)을 형성한다. 이 경우 역시, 상기 캐드 도면은 레이저 빔이 움직일 수 있는 경로를 제공하는 역할을 한다. 이때, 상기 입출력 포트 전극(40)은 세라믹 블락(10)의 전면(c)과 좌면(b) 그리고 세라믹 블락(10)의 전면(c)과 우면(b')에 걸쳐 각각 배치되도록 형성되며, 기 형성되어 있던 공통전극(20)과는 아일랜드 형태로 분리된다.As a sixth step 250, as shown in FIG. 4D, using the CAD drawing as a mask, the front surface (c) of the ceramic block 10 and the left and right surfaces (b) and (b ') are common using an Nd yag laser. The electrode 20 is selectively etched in a predetermined portion (a peripheral portion of the portion to be used as an input / output port electrode) to form an input / output port electrode 40 made of silver or kappa. In this case too, the CAD drawing serves to provide a path through which the laser beam can move. In this case, the input / output port electrode 40 is formed to be disposed over the front surface (c) and the left surface (b) of the ceramic block 10 and the front surface (c) and the right surface (b ′) of the ceramic block 10, respectively. The common electrode 20 previously formed is separated in an island form.
제 7 및 제 8 단계(260),(270)로서, 세정 공정과 제 2 소성 공정을 실시하여 공통전극의 식각 부위에 잔존된 그을음이나 분진등의 오염물을 제거하므로써, 본 공정 진행을 완료한다. 상기 소성 공정은 퍼니스 내에서 750℃의 온도 조건으로 약 1시간 40분 동안 진행된다.In the seventh and eighth steps 260 and 270, the cleaning process and the second firing process are performed to remove contaminants such as soot and dust remaining in the etching portions of the common electrode, thereby completing the process. The firing process is carried out in the furnace at about 750 ° C. for about 1 hour and 40 minutes.
이와 같이 세라믹 블락 표면에 공통전극 형성후 Nd 야그 레이저를 이용하여 불필요한 부위의 공통전극(20)만을 제거하는 방식으로 유전체 소자의 회로 패턴 전극(30)과 입출력 포트 전극(40)을 제조할 경우, 기존 실크 스크린 기법 적용시 요구되던 연삭 공정이나 망사 패턴의 제작없이도 유전체 소자 제조가 가능하므로 공정을 단순화할 수 있고, 전극 패턴의 수정이 요구될 경우 별도의 망사 패턴 제작없이 캐드 도면만을 수정해 주는 방식으로 곧바로 패터닝 작업에 착수할 수 있으므로 전극 패턴 수정시 수반되던 시간적·경제적 손실을 줄일 수 있게 된다. .When the common electrode 20 is formed on the surface of the ceramic block and the circuit pattern electrode 30 and the input / output port electrode 40 of the dielectric element are manufactured by removing only the common electrode 20 of the unnecessary portion by using the Nd yag laser. Dielectric device can be manufactured without the grinding process or mesh pattern required in applying the existing silk screen technique, so the process can be simplified, and if the electrode pattern is required to be modified, only the CAD drawing can be modified without producing a separate mesh pattern. As a result, it is possible to start patterning work immediately, thereby reducing the time and economic losses involved in modifying the electrode pattern. .
게다가 레이저 식각은 공통전극 식각시 레이저 빔을 이용하므로 정밀도에서 최소 50㎛ 수준까지 선폭 구현이 가능하여, 가공 환경에 따른 빔의 선폭 편차를 수 ㎛ 이내로 정밀하게 제어할 수 있고, 그 결과 전극 패턴 형성시 야기되던 제품의 불량 발생률을 기존대비 현격하게 낮출 수 있게 된다.In addition, since laser etching uses a laser beam to etch the common electrode, it is possible to realize a line width up to a minimum of 50 μm in accuracy, thereby precisely controlling the line width deviation of the beam according to the processing environment within several μm, resulting in the formation of an electrode pattern. The incidence of product defects, which were caused during the test, can be significantly reduced.
이상, 실시예를 통하여 본 발명을 구체적으로 설명하였지만 본 발명은 이에 한정되는 것이 아니고, 본 발명의 기술적 사상내에서 당분야의 통상의 지식으로 그 변형이나 개량이 가능함은 물론이다.In the above, the present invention has been described in detail by way of examples, but the present invention is not limited thereto, and the present invention may be modified or improved by ordinary knowledge in the art within the technical idea of the present invention.
이상에서 살펴본 바와 같이 본 발명에 의하면, 세라믹 블락의 전표면에 공통전극 형성후 레이저 식각법으로 불필요한 부위의 공통전극만을 제거하는 방식으로 유전체 소자의 전극 패턴(회로 패턴 전극과 입출력 포트 전극)이 형성되므로, 1) 가공 조건 및 환경에 따른 선폭의 편차를 수 ㎛ 이내로 줄일 수 있어 제품의 불량발생 가능성을 낮출 수 있게 되고, 2) 연삭 공정의 적용이나 망사 패턴의 제작없이도 소자 제조가 가능하여 공정을 단순화할 수 있으며, 3) 전극 패턴의 수정이 요구될 경우 별도의 망사 패턴 제작없이 캐드 도면만을 수정하는 방식으로 즉시 수정 작업에 착수할 수 있어 전극 패턴 수정시 수반되던 시간적·경제적 손실을 덜 수 있게 된다.As described above, according to the present invention, after forming the common electrode on the entire surface of the ceramic block, the electrode pattern (circuit pattern electrode and input / output port electrode) of the dielectric element is formed by removing only the common electrode of the unnecessary portion by laser etching. Therefore, 1) the variation in the line width according to the processing conditions and environment can be reduced to within several μm, thereby reducing the possibility of product defects. 2) The device can be manufactured without the application of the grinding process or the fabrication of the mesh pattern. 3) If the correction of the electrode pattern is required, it is possible to immediately start the modification by modifying the CAD drawing without making a separate mesh pattern, so that the time and economic loss that was involved in modifying the electrode pattern can be reduced. do.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0071829A KR100384401B1 (en) | 2000-11-30 | 2000-11-30 | Method for fabricating dielectric device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0071829A KR100384401B1 (en) | 2000-11-30 | 2000-11-30 | Method for fabricating dielectric device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020042090A KR20020042090A (en) | 2002-06-05 |
| KR100384401B1 true KR100384401B1 (en) | 2003-05-22 |
Family
ID=19702393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0071829A KR100384401B1 (en) | 2000-11-30 | 2000-11-30 | Method for fabricating dielectric device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100384401B1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145314A (en) * | 1991-11-21 | 1993-06-11 | Sony Corp | Manufacture of coaxial dielectric resonator |
| JPH07297611A (en) * | 1994-04-21 | 1995-11-10 | Tdk Corp | Electrode forming method |
| JPH07326912A (en) * | 1994-06-01 | 1995-12-12 | Murata Mfg Co Ltd | Method for forming electrode of dielectric resonance parts |
| JPH10190327A (en) * | 1996-12-28 | 1998-07-21 | Taiyo Yuden Co Ltd | Manufacture of dielectric resonator and dielectric filter |
| JP2000091818A (en) * | 1998-09-11 | 2000-03-31 | Toyota Motor Corp | Method of manufacturing film type transmission line and method of connecting the line |
-
2000
- 2000-11-30 KR KR10-2000-0071829A patent/KR100384401B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145314A (en) * | 1991-11-21 | 1993-06-11 | Sony Corp | Manufacture of coaxial dielectric resonator |
| JPH07297611A (en) * | 1994-04-21 | 1995-11-10 | Tdk Corp | Electrode forming method |
| JPH07326912A (en) * | 1994-06-01 | 1995-12-12 | Murata Mfg Co Ltd | Method for forming electrode of dielectric resonance parts |
| JPH10190327A (en) * | 1996-12-28 | 1998-07-21 | Taiyo Yuden Co Ltd | Manufacture of dielectric resonator and dielectric filter |
| JP2000091818A (en) * | 1998-09-11 | 2000-03-31 | Toyota Motor Corp | Method of manufacturing film type transmission line and method of connecting the line |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020042090A (en) | 2002-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3703437B2 (en) | Manufacturing method of resonator | |
| KR100769845B1 (en) | An electric communication signal filter and an antenna duplexer | |
| JP3888107B2 (en) | Etching method of piezoelectric diaphragm for piezoelectric vibrating device | |
| ATE400084T1 (en) | HARD MOUNTED MULTIPLE RESONATOR ACOUSTIC BULK WAVE FILTER WITH A PATTERNED ACOUSTIC MIRROR | |
| US6867667B2 (en) | Piezoelectric filter, communication device, and method for manufacturing communication device | |
| JP2000156626A (en) | Piezoelectric resonator and its manufacture | |
| KR100384401B1 (en) | Method for fabricating dielectric device | |
| US20010028292A1 (en) | Variable inductor | |
| CN116676571B (en) | Electrode manufacturing method, electrode and semiconductor device | |
| JPH07212161A (en) | Manufacture of crystal oscillator | |
| KR20220054060A (en) | Cavity filter and method of manufacturing the same | |
| KR100482029B1 (en) | Method for forming mim capacitor | |
| JPWO2004010577A1 (en) | Etching method and etching molded product formed by the method | |
| JPS63193602A (en) | Method for determining circuit pattern | |
| DE10117290A1 (en) | Variable three-port inductor | |
| KR100281636B1 (en) | Manufacturing method of back via-hole by direct etching method | |
| JP3980850B2 (en) | Manufacturing method of crystal unit | |
| US6681463B2 (en) | Manufacturing method of piezoelectric components | |
| RU36571U1 (en) | DIELECTRIC FILTER | |
| JP2005223396A (en) | Electrode forming method of piezoelectric device and mcf employing the same | |
| CN117559941A (en) | Quartz resonator with electrode lead-out portions on the same side, manufacturing method thereof, and electronic device | |
| JP2005130068A (en) | Method for manufacturing piezoelectric resonator | |
| CN114792874A (en) | Method for manufacturing dielectric filter and method for manufacturing electrode thereof | |
| CN108063602A (en) | A kind of processing method of minimized wide-band crystal filter | |
| JPH0374045A (en) | Manufacture of thin film light emitting element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20001130 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20020826 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20030408 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20030506 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20030507 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |