Nothing Special   »   [go: up one dir, main page]

KR100373349B1 - Low power Source driver for LCD - Google Patents

Low power Source driver for LCD Download PDF

Info

Publication number
KR100373349B1
KR100373349B1 KR10-2000-0086611A KR20000086611A KR100373349B1 KR 100373349 B1 KR100373349 B1 KR 100373349B1 KR 20000086611 A KR20000086611 A KR 20000086611A KR 100373349 B1 KR100373349 B1 KR 100373349B1
Authority
KR
South Korea
Prior art keywords
output
digital data
register
multiplexer
driving circuit
Prior art date
Application number
KR10-2000-0086611A
Other languages
Korean (ko)
Other versions
KR20020058503A (en
Inventor
초대열
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0086611A priority Critical patent/KR100373349B1/en
Publication of KR20020058503A publication Critical patent/KR20020058503A/en
Application granted granted Critical
Publication of KR100373349B1 publication Critical patent/KR100373349B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 디코더와 멀티플렉서를 이용하여 소비전력을 감소시킬 수 있는 저전력 LCD 소오스 구동회로에 관한 것이다.The present invention relates to a low power LCD source driving circuit capable of reducing power consumption by using a decoder and a multiplexer.

본 발명의 LCD 소오스 구동회로는 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와; 저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와; 상기 레지스터에 저장된 디지털 데이터중 소정의 상위비트의 데이터를 디코딩하기 위한 디코딩수단과; 상기 디코딩수단의 출력 디코딩출력신호에 의해 상기 버퍼로부터의 다수의 출력전압중 소정의 출력전압만을 선택하기 위한 스위치수단과; 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 스위치수단으로부터 제공되는 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서를 포함한다.An LCD source driving circuit of the present invention includes a register for storing digital data of a predetermined bit applied from the outside; A buffer for inputting a plurality of output voltages provided from the resistor string; Decoding means for decoding data of a predetermined upper bit among digital data stored in the register; Switching means for selecting only a predetermined output voltage from among the plurality of output voltages from the buffer by the output decoding output signal of the decoding means; And a multiplexer for selecting only one output voltage among the predetermined output voltages provided from the switch means by the lower bit data among the digital data stored in the register and providing the output voltage to the liquid crystal panel.

Description

저전력 엘씨디 소오스 구동회로{Low power Source driver for LCD}Low power source driver circuit {Low power Source driver for LCD}

본 발명은 액정표시소자에 관한 것으로서, 보다 구체적으로는 디코더가 혼합된 멀티플렉서를 이용하여 소비전력을 감소시킬 수 있는 LCD 소오스 드라이버에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to an LCD source driver capable of reducing power consumption by using a multiplexer in which a decoder is mixed.

LCD 구동회로중 디지털 입력신호를 아날로그 전압으로 변환하여 LCD에 표시하여 주는 회로가 LCD 소오스 구동회로이다. LCD 소오스 구동회로에는 LCD 에 전압을 주어진 시간에 구동하기 위해 앰프가 버퍼의 역할을 한다.Among the LCD driving circuits, the LCD source driving circuit converts a digital input signal into an analog voltage and displays it on the LCD. In the LCD source driving circuit, the amplifier acts as a buffer to drive the voltage to the LCD at a given time.

도 1은 종래의 LCD 소오스 구동회로의 구성도를 도시한 것이다. 도 1을 참조하면, 종래의 LCD 구동회로는 입력되는 디지털 데이터를 저장하기 위한 레지스터(101)와, 상기레지스터(101)로부터 전달되는 디지털 데이터에 따라 저항열(100)의 다수의 전압중 하나를 선택하기 위한 멀티플렉서(102)와, 상기 멀티플렉서(102)에 의해 선택된 전압을 LCD 패널로 제공하기 위한 버퍼(103)를 구비한다.1 is a block diagram of a conventional LCD source driving circuit. Referring to FIG. 1, a conventional LCD driving circuit may select one of a plurality of voltages of a resistor string 100 according to a register 101 for storing input digital data and digital data transmitted from the register 101. A multiplexer 102 for selection and a buffer 103 for providing a voltage selected by the multiplexer 102 to the LCD panel.

상기한 바와같은 종래의 LCD 구동회로는 외부로부터 디지털 데이터가 입력되면, 입력된 디지털 데이터가 레지스터(101)에 저장되고, 멀티플렉서(102)는 상기 저항열(100)의 다수의 전압중 해당하는 하나를 선택하여 버퍼(103)로 제공한다.In the conventional LCD driving circuit as described above, when digital data is input from the outside, the input digital data is stored in the register 101, and the multiplexer 102 corresponds to one of a plurality of voltages of the resistor string 100. Is selected and provided to the buffer 103.

이때, 저항열(100)과 LCD 의 캐패시터성분으로 이루어지는 지연시간에 의해 선택된 저항열(100)의 전압으로 되기까지 시간이 걸리게 되는데, 종래에는 멀티플렉서(102)와 LCD 패널(도면상에는 도시되지 않음)사이에 앰프로 구성된 상기 버퍼(103)를 배열하여, 시간을 감소시켜 준다.At this time, it takes time to reach the voltage of the resistor string 100 selected by the delay time composed of the resistor string 100 and the capacitor component of the LCD. In the related art, the multiplexer 102 and the LCD panel (not shown) are shown. The buffer 103 constituted by an amplifier is arranged in between, thereby reducing time.

그러나, 상기 버퍼가 출력되는 채널마다 모두 배열되어야 하므로, 채널이 늘어나게 됨에 따라 그에 비례하여 전력소모가 늘어나는 문제점이 있었다.However, since the buffers must be arranged for every output channel, there is a problem in that power consumption increases in proportion to the increase of the channel.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 디코더수단을 구비한 멀티플렉서를 사용하여 소비전력을 감소시킬 수 있는 LCD 소오스 구동회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art as described above, and an object thereof is to provide an LCD source driving circuit which can reduce power consumption by using a multiplexer having decoder means.

도 1은 종래의 LCD 소오스 구동회로의 구성도,1 is a configuration diagram of a conventional LCD source driving circuit,

도 2은 본 발명의 실시예에 따른 LCD 소오스 구동회로의 구성도,2 is a configuration diagram of an LCD source driving circuit according to an embodiment of the present invention;

도 3은 도 2의 본 발명의 LCD 소오스 구동회로에 있어서, 멀티플렉서의 상세 구성도,3 is a detailed configuration diagram of a multiplexer in the LCD source driving circuit of the present invention of FIG.

도 4는 도 3의 멀티플렉서 회로의 일예,4 is an example of the multiplexer circuit of FIG. 3;

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

201 : 레지스터 203 : 버퍼201: Register 203: Buffer

203 : 디코더가 혼합된 멀티플렉서203: multiplexer with mixed decoder

200 : 저항열 301 : 디코더200: resistance string 301: decoder

302 : 스위치 303 : 멀티플렉서302: switch 303: multiplexer

이와 같은 목적을 달성하기 위한 본 발명은 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와; 저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와; 상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하여 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하고, 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 디코더수단을 구비한 멀티플렉서로 이루어지는 LCD 의 소오스 구동회로를 제공하는 것을 특징으로 한다.The present invention for achieving the above object is a register for storing a predetermined bit of digital data applied from the outside; A buffer for inputting a plurality of output voltages provided from the resistor string; Decode the data of the upper bit of the digital data stored in the register to select only a predetermined output voltage of the plurality of output voltages from the buffer, and the corresponding output voltage of the predetermined output voltage by the data of the lower bit of the digital data stored in the register It is characterized by providing a source driving circuit of an LCD comprising a multiplexer having a decoder means for selecting only one output voltage to provide to the liquid crystal panel.

상기 디코더수단을 구비한 멀티플렉서는 상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하기 위한 디코더수단과; 상기 디코더수단의 출력 디코딩신호에 의해 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하는 스위치수단과; 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 스위치를 통해 출력되는 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서수단으로 이루어진다.A multiplexer including the decoder means for decoding the higher bit data of the digital data stored in the register; Switching means for selecting only a predetermined output voltage from among the plurality of output voltages from the buffer by an output decoding signal of the decoder means; It consists of multiplexer means for selecting only one output voltage among the predetermined output voltages outputted through the switch by the data of the lower bit among the digital data stored in the register and providing it to the liquid crystal panel.

상기 디코더수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중상위 3비트의 디지털 데이터를 디코딩하는 3 to 8 디코더로 구성되고, 상기 스위치수단은 64개의 스위치로 구성되어 상기 3 to 8 디코더로부터 출력되는 디코딩출력에 의해 8개의 스위치가 동시에 선택되어, 상기 버퍼의 64개의 출력전압중 8개의 출력전압을 상기 멀티플렉서수단으로 제공한다. 상기 멀티플렉서 수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터에 의해 상기 스위치수단으로부터 인가되는 8개의 출력전압중 해당하는 하나의 출력전압을 선택하여 액정패널로 제공하기 위한 8 to 1 멀티플렉서로 구성된다.The decoder means comprises a 3 to 8 decoder for decoding the upper 3 bits of the digital data of the 6-bit digital data output from the register, the switch means is composed of 64 switches to be output from the 3 to 8 decoder Eight switches are simultaneously selected by the decoding output to provide eight output voltages of the 64 output voltages of the buffer to the multiplexer means. The multiplexer means selects one output voltage among the eight output voltages applied from the switch means by the lower three bits of digital data of the six bits of digital data output from the register, and provides it to the liquid crystal panel. to 1 consists of a multiplexer.

또한, 본 발명은 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와; 저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와; 상기 레지스터에 저장된 디지털 데이터중 소정의 상위비트의 데이터를 디코딩하기 위한 디코딩수단과; 상기 디코딩수단의 출력 디코딩출력신호에 의해 상기 버퍼로부터의 다수의 출력전압중 소정의 출력전압만을 선택하기 위한 스위치수단과; 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 스위치수단으로부터 제공되는 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서로 이루어지는 LCD 의 소오스 구동회로를 제공하는 것을 특징으로 한다.In addition, the present invention is a register for storing a predetermined bit of digital data applied from the outside; A buffer for inputting a plurality of output voltages provided from the resistor string; Decoding means for decoding data of a predetermined upper bit among digital data stored in the register; Switching means for selecting only a predetermined output voltage from among the plurality of output voltages from the buffer by the output decoding output signal of the decoding means; Provides a source driving circuit of an LCD comprising a multiplexer for selecting and providing only one output voltage of the predetermined output voltage provided from the switch means by the data of the lower bit among the digital data stored in the register. It is characterized by.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 일 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings in order to describe the present invention in more detail.

도 2는 본 발명의 실시예에 따른 LCD 소오스 구동회로의 블록구성도를 도한 것이다.2 is a block diagram of an LCD source driving circuit according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 실시예에 따른 LCD 소오스 구동회로는 기준전압을 발생하기 위한 저항열(200)과, 상기 저항열(200)로부터 기준전압이 인가되는 버퍼(203)와; 외부로부터 입력되는 데지탈 데이터를 저장하기 위한 레지스터(201)와, 상기 레지스터(201)로부터의 출력신호에 따라 상기 버퍼(203)의 출력전압중 하나를 선택하여 출력하는 디코더수단을 구비한 멀티플렉서(202)를 구비한다.2, an LCD source driving circuit according to an embodiment of the present invention includes a resistor string 200 for generating a reference voltage, a buffer 203 to which a reference voltage is applied from the resistor string 200; A multiplexer having a register 201 for storing digital data input from the outside and a decoder means for selecting and outputting one of the output voltages of the buffer 203 according to the output signal from the register 201 ( 202.

상기한 바와같은 구성을 갖는 본 발명의 LCD 소오스 드라이버 구동회로의 동작을 설명하면 다음과 같다.The operation of the LCD source driver driving circuit of the present invention having the configuration as described above is as follows.

먼저, 저항열(200)에 의해 발생되는 기준전압이 버퍼(203)로 제공되고, 버퍼(203)는 상기 저항열(200)로부터 인가된 기준전압을 디코더수단을 구비한 멀티플렉서(202)로 제공한다.First, the reference voltage generated by the resistor string 200 is provided to the buffer 203, and the buffer 203 provides the reference voltage applied from the resistor string 200 to the multiplexer 202 having decoder means. do.

상기 레지스터(201)는 외부로부터 인가되는 디지털 데이터를 저장하고, 멀티플렉서(202)는 상기 레지스터(201)에 저장된 디지털 데이터를 입력하여 상기 버퍼(203)로부터 제공되는 출력전압중 하나를 상기 디지털 데이터에 따라 선택한다. 따라서, 외부로부터 입력되는 디지털 데이터에 해당하는 기준전압을 LCD 패널(도면상에는 도시되지 않음)로 제공하여 LCD 패널을 구동하도록 한다.The register 201 stores digital data applied from the outside, and the multiplexer 202 inputs digital data stored in the register 201 to output one of the output voltages provided from the buffer 203 to the digital data. Choose accordingly. Therefore, a reference voltage corresponding to digital data input from the outside is provided to the LCD panel (not shown) to drive the LCD panel.

상기한 바와같은 본 발명의 LCD 소오스 드라이버에서는 상기 버퍼(203)가 동작할 때 멀티플렉서(202)의 저항성분과 LCD의 캐패시터성분에 의한 지연시간이 발생하개 되므로, 멀티플렉서의 저항을 줄이기 위하여 도 3에 도시된 바와같은 디코더수단을 구비한 멀티플렉서(203)를 사용한다.In the LCD source driver of the present invention as described above, since the delay time is caused by the resistance component of the multiplexer 202 and the capacitor component of the LCD when the buffer 203 is operated, it is shown in FIG. 3 to reduce the resistance of the multiplexer. A multiplexer 203 having decoder means as described above is used.

도 3을 참조하면, 본 발명의 LCD 소오스 드라이버에 있어서, 디코더수단을구비한 멀티플렉서(202)는 레지스터(201)로부터 출력되는 디지털 데이터중 소정비트의 상위비트 데이타를 입력하여 디코딩하기 위한 디코더수단(301)과, 상기 디코더(310)의 출력신호에 따라 상기 버퍼(203)로부터 출력되는 출력전압중 해당하는 전압을 선택하기 위한 스위치수단(302)와, 상기 레지스터(201)로부터 출력되는 디지털 데이터중 소정비트의 하위비트 데이타를 입력하여 상기 스위치수단(302)으로부터 출력되는 전압중 해당하는 하나를 상기 하위비트의 데이터에 따라 선택하이 기준전압으로서 액정패널에 인가하기 위한 멀티플렉서수단(303)을 구비한다.Referring to FIG. 3, in the LCD source driver of the present invention, the multiplexer 202 having decoder means includes decoder means for inputting and decoding higher bit data of a predetermined bit of digital data output from the register 201 ( 301 and switch means 302 for selecting a corresponding voltage among the output voltages output from the buffer 203 according to the output signal of the decoder 310, and among the digital data output from the register 201. And multiplexer means 303 for inputting low-bit data of a predetermined bit and applying a corresponding one of the voltages output from the switch means 302 to the liquid crystal panel as a high-voltage reference voltage according to the low-bit data. .

도 4는 도 3의 본 발명의 디코더수단을 구비한 멀티플렉서 회로의 일예를 도시한 것이다.4 shows an example of a multiplexer circuit having the decoder means of the present invention of FIG.

도 4를 참조하면, 디코더수단(301)은 3 to 8 디코더로 구성되어, 상기 레지스터(201)로부터 출력되는 6비트의 디지털 데이터중 상위 3비트의 디지털 데이터(A5, A4, A3)를 입력하여 3 to 8 디코딩하여 상기 스위치수단(302)으로 제공한다.Referring to FIG. 4, the decoder means 301 is configured as a 3 to 8 decoder, and inputs the upper 3 bits of digital data A5, A4, and A3 of the 6 bits of digital data output from the register 201. 3 to 8 decoding is provided to the switch means 302.

상기 스위치수단(302)는 64개의 스위치로 구성되어, 상기 버퍼(203)로부터 제공되는 64비트의 출력신호중에서 상기 디코더수단(301)의 3 to 8 디코더의 디코딩 출력신호에 의해 8개의 출력신호만을 선택하여 상기 멀티플렉서수단(303)으로 전달한다.The switch means 302 is composed of 64 switches, and among the 64-bit output signals provided from the buffer 203, only eight output signals are output by decoding output signals of the 3 to 8 decoders of the decoder means 301. It selects and delivers to the multiplexer means 303.

상기 멀티플렉서수단(303)은 8 to 1 멀티플렉서로 구성되어, 상기 레지스터(201)로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터(A2, A1, A0)를 입력하여 상기 스위치수단(302)으로부터의 8개의 출력전압을 상기 디지털 데이터(A2, A1, A0)에 따라서 해당하는 하나의 전압을 선택하여 기준전압으로서 액정패널로 제공한다.The multiplexer means 303 is composed of an 8 to 1 multiplexer, and inputs the lower 3 bits of digital data A2, A1, A0 of the 6-bit digital data output from the register 201 to the switch means 302. Eight output voltages from < RTI ID = 0.0 > 1) < / RTI > are selected according to the digital data A2, A1, A0, and provided to the liquid crystal panel as a reference voltage.

상기한 바와같은 구성을 갖는 본 발명의 디코더수단을 구비한 멀티플렉서(202)의 동작을 설명하면 다음과 같다.The operation of the multiplexer 202 having the decoder means of the present invention having the above configuration will be described below.

외부로부터 인가되어 레지스터(201)에 저장된 6비트의 데이터중 3비트의 데이터(A5, A4, A3)는 디코더수단(301)인 3 to 8 디코더에 인가되고, 3 to 8 디코더는 상기 상위 3비트의 디지털 데이터(A5, A4, A3)를 디코딩하여 8개의 디코딩 출력신호를 발생한다.Of the 6 bits of data stored in the register 201 and supplied from the outside, three bits of data A5, A4 and A3 are applied to a 3 to 8 decoder which is a decoder means 301, and the 3 to 8 decoder is the upper 3 bits. Decode the digital data A5, A4 and A3 to generate eight decoded output signals.

상기 3 to 8 디코더의 8개의 디코딩 출력신호는 스위치수단(302)으로 제공되어 상기 64개의 스위치중 8개의 스위치를 동시에 연결한다. 따라서, 상기 버퍼(203)로부터 출력되는 64비트의 출력전압중 8개의 출력전압이 선택되어 상기 멀티플렉서수단(303)으로 제공된다.Eight decoded output signals of the 3 to 8 decoder are provided to switch means 302 to simultaneously connect eight of the 64 switches. Accordingly, eight output voltages of the 64-bit output voltages output from the buffer 203 are selected and provided to the multiplexer means 303.

상기 멀티플렉서수단(303)은 상기 레지스터(201)로부터의 6비트 디지털 데이터중 3비트의 하위 데이터(A2, A1, A0)를 입력하여 상기 스위치수단(302)을 통해 인가되는 8개의 버퍼출력전압중 하나를 선택하여 출력채널로 제공된다. 따라서, 액정패널에는 소정의 전압이 인가되어 구동되어진다.The multiplexer means 303 inputs three bits of low-order data A2, A1, A0 of the 6-bit digital data from the register 201, and among the eight buffer output voltages applied through the switch means 302. One is provided as an output channel. Accordingly, a predetermined voltage is applied to the liquid crystal panel to drive the liquid crystal panel.

상기한 바와같은 본 발명의 LCD 소오스 구동회로는 예를 들어 M 비트의 디지털 데이터와 N개의 채널을 갖는 LCD 소오스 드라이버에 적용하면 상기 버퍼(203)를 구성하는 앰프에서 소모하는 전류를 M/N 만큼 감소시킬 수 있다.In the LCD source driving circuit of the present invention as described above, for example, when applied to an LCD source driver having M bits of digital data and N channels, the current consumed by the amplifier constituting the buffer 203 is equal to M / N. Can be reduced.

상기한 바와같은 본 발명의 LCD 구동회로에 따르면, 종래의 멀티플렉서와 출력채널사이에 연결되는 앰프로 구성된 버퍼를 저항열과 멀티플렉서사이에 연결하여 상기 버퍼를 구성하는 앰프의 소모전력을 감소시킬 수 있다.According to the LCD driving circuit of the present invention as described above, it is possible to reduce the power consumption of the amplifier constituting the buffer by connecting a buffer consisting of an amplifier connected between the conventional multiplexer and the output channel between the resistor string and the multiplexer.

또한, 본 발명의 LCD 구동회로에서는 종래의 멀티플렉싱기능만 하는 멀티플렉서대신에 디코더기능을 구비한 멀티플렉서를 사용함으로써 멀티플렉서의 저항을 줄여 지연시간을 감소시킬 수 있다.In addition, the LCD driving circuit of the present invention can reduce the delay time by reducing the resistance of the multiplexer by using a multiplexer having a decoder function instead of the multiplexer having only the conventional multiplexing function.

게다가 본 발명의 LCD 구동회로를 소형게임기나 휴대용 단말기 등에 사용되는 6비트 LCD 소오스 구동회로에 적용하면 상기의 효과는 더욱더 커진다.In addition, the above-mentioned effect becomes even greater when the LCD driving circuit of the present invention is applied to a 6-bit LCD source driving circuit used in a small game machine or a portable terminal.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (12)

외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와;A register for storing digital data of a predetermined bit applied from the outside; 저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와;A buffer for inputting a plurality of output voltages provided from the resistor string; 상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하여 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하고, 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 디코더수단을 구비한 멀티플렉서로 이루어지는 것을 특징으로 하는 LCD 의 소오스 구동회로.Decode the data of the upper bit of the digital data stored in the register to select only a predetermined output voltage of the plurality of output voltages from the buffer, and the corresponding output voltage of the predetermined output voltage by the data of the lower bit of the digital data stored in the register A source driving circuit of an LCD comprising a multiplexer having decoder means for selecting only one output voltage to provide to a liquid crystal panel. 제1항에 있어서, 상기 디코더수단을 구비한 멀티플렉서는2. The multiplexer of claim 1 wherein said multiplexer comprising said decoder means 상기 레지스터에 저장된 디지털 데이터중 상위비트의 데이터를 디코딩하기 위한 디코더수단과;Decoder means for decoding the higher bit data of the digital data stored in the register; 상기 디코더수단의 출력 디코딩신호에 의해 상기 버퍼로부터 다수의 출력전압중 소정의 출력전압만을 선택하는 스위치수단과;Switching means for selecting only a predetermined output voltage from among the plurality of output voltages from the buffer by an output decoding signal of the decoder means; 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 상기 스위치를 통해 출력되는 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서수단으로 이루어지는 것을 특징으로 하는 LCD소오스 구동회로.LCD source driving circuit comprising a multiplexer means for selecting only one output voltage among predetermined output voltages outputted through the switch based on the lower bit data among the digital data stored in the register and providing the same to the liquid crystal panel in. 제2항에 있어서, 상기 레지스터는 6비트의 디지털 데이터를 저장하고, 상기 버퍼는 64개의 출력전압을 제공하는 것을 특징으로 하는 LCD 소오스 구동회로.3. The LCD source driving circuit according to claim 2, wherein said register stores 6 bits of digital data, and said buffer provides 64 output voltages. 제3항에 있어서, 상기 버퍼는 앰프로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로.4. The LCD source driving circuit as claimed in claim 3, wherein the buffer comprises an amplifier. 제3항에 있어서, 상기 디코더수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 상위 3비트의 디지털 데이터를 디코딩하는 3 to 8 디코더로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로.4. The LCD source driving circuit according to claim 3, wherein the decoder means comprises a 3 to 8 decoder for decoding the upper 3 bits of digital data of the 6 bits of digital data output from the register. 제5항에 있어서, 상기 스위치수단은 64개의 스위치로 구성되어 상기 3 to 8 디코더로부터 출력되는 디코딩출력에 의해 8개의 스위치가 동시에 선택되어, 상기 버퍼의 64개의 출력전압중 8개의 출력전압을 상기 멀티플렉서수단으로 제공하는 것을 특징으로 하는 LCD 소오스 구동회로.The switch means according to claim 5, wherein the switch means comprises 64 switches, and eight switches are simultaneously selected by the decoding outputs output from the 3 to 8 decoders, thereby converting the eight output voltages from the 64 output voltages of the buffer. LCD source driving circuit, characterized in that provided by a multiplexer means. 제6항에 있어서, 상기 멀티플렉서 수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터에 의해 상기 스위치수단으로부터 인가되는 8개의 출력전압중 해당하는 하나의 출력전압을 선택하여 액정패널로 제공하기 위한 8 to 1 멀티플렉서로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로.The liquid crystal display device according to claim 6, wherein the multiplexer means selects one output voltage among the eight output voltages applied from the switch means by lower 3 bits of digital data of 6 bits output from the register. An LCD source driving circuit comprising an 8 to 1 multiplexer for providing a panel. 외부로부터 인가되는 소정비트의 디지털 데이터를 저장하기 위한 레지스터와;A register for storing digital data of a predetermined bit applied from the outside; 저항열로부터 제공되는 다수의 출력전압을 입력하기 위한 버퍼와;A buffer for inputting a plurality of output voltages provided from the resistor string; 상기 레지스터에 저장된 디지털 데이터중 소정의 상위비트의 데이터를 디코딩하기 위한 디코딩수단과;Decoding means for decoding data of a predetermined upper bit among digital data stored in the register; 상기 디코딩수단의 출력 디코딩출력신호에 의해 상기 버퍼로부터의 다수의 출력전압중 소정의 출력전압만을 선택하기 위한 스위치수단과;Switching means for selecting only a predetermined output voltage from among the plurality of output voltages from the buffer by the output decoding output signal of the decoding means; 상기 레지스터에 저장된 디지털 데이터중 하위비트의 데이터에 의해 스위치수단으로부터 제공되는 상기 소정의 출력전압중 해당하는 하나의 출력전압만을 선택하여 액정패널로 제공하기 위한 멀티플렉서로 이루어지는 것을 특징으로 하는 LCD 의 소오스 구동회로.A source driving circuit of an LCD comprising a multiplexer for selecting only one output voltage among the predetermined output voltages provided from the switch means by the lower bit data among the digital data stored in the register and providing the same to the liquid crystal panel. in. 제8항에 있어서, 상기 레지스터는 6비트의 디지털 데이터를 저장하고, 상기 버퍼는 64개의 출력전압을 제공하는 것을 특징으로 하는 LCD 소오스 구동회로.9. The LCD source driving circuit according to claim 8, wherein said register stores 6 bits of digital data, and said buffer provides 64 output voltages. 제9항에 있어서, 상기 디코더수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 상위 3비트의 디지털 데이터를 디코딩하는 3 to 8 디코더로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로.10. The LCD source driving circuit according to claim 9, wherein the decoder means comprises a 3 to 8 decoder for decoding the upper 3 bits of digital data of the 6 bits of digital data output from the register. 제10항에 있어서, 상기 스위치수단은 64개의 스위치로 구성되어 상기 3 to 8 디코더로부터 출력되는 디코딩출력에 의해 8개의 스위치가 동시에 선택되어, 상기 버퍼의 64개의 출력전압중 8개의 출력전압을 상기 멀티플렉서수단으로 제공하는 것을 특징으로 하는 LCD 소오스 구동회로.11. The apparatus of claim 10, wherein the switch means comprises 64 switches, and eight switches are simultaneously selected by the decoding outputs output from the 3 to 8 decoders, thereby converting the eight output voltages from among the 64 output voltages of the buffer. LCD source driving circuit, characterized in that provided by a multiplexer means. 제11항에 있어서, 상기 멀티플렉서 수단은 상기 레지스터로부터 출력되는 6비트의 디지털 데이터중 하위 3비트의 디지털 데이터에 의해 상기 스위치수단으로부터 인가되는 8개의 출력전압중 해당하는 하나의 출력전압을 선택하여 액정패널로제공하기 위한 8 to 1 멀티플렉서로 구성되는 것을 특징으로 하는 LCD 소오스 구동회로.12. The liquid crystal display according to claim 11, wherein the multiplexer means selects one output voltage from among eight output voltages applied from the switch means by lower three bits of digital data of six bits of digital data output from the register. An LCD source driving circuit comprising an 8 to 1 multiplexer for providing a panel.
KR10-2000-0086611A 2000-12-30 2000-12-30 Low power Source driver for LCD KR100373349B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086611A KR100373349B1 (en) 2000-12-30 2000-12-30 Low power Source driver for LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0086611A KR100373349B1 (en) 2000-12-30 2000-12-30 Low power Source driver for LCD

Publications (2)

Publication Number Publication Date
KR20020058503A KR20020058503A (en) 2002-07-12
KR100373349B1 true KR100373349B1 (en) 2003-02-25

Family

ID=27689599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0086611A KR100373349B1 (en) 2000-12-30 2000-12-30 Low power Source driver for LCD

Country Status (1)

Country Link
KR (1) KR100373349B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705833B1 (en) 2006-01-09 2007-04-09 엘지전자 주식회사 Multiplexor of lcd driving circuit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081356B1 (en) 2009-10-27 2011-11-08 주식회사 실리콘웍스 Liquid Crystal Display Panel Driving Circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561432A (en) * 1991-08-29 1993-03-12 Sharp Corp Liquid crystal driver circuit
US5453757A (en) * 1991-04-26 1995-09-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display control system including storage means and D/A converters
KR19980083732A (en) * 1997-05-17 1998-12-05 구자홍 Digital liquid crystal display panel drive circuit
JPH11119748A (en) * 1992-03-25 1999-04-30 Sharp Corp Driving circuit of display device
KR19990031752A (en) * 1997-10-14 1999-05-06 구본준 Driving device of liquid crystal display device
JP2000039872A (en) * 1998-07-24 2000-02-08 Nec Kansai Ltd Liquid crystal driving device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453757A (en) * 1991-04-26 1995-09-26 Matsushita Electric Industrial Co., Ltd. Liquid crystal display control system including storage means and D/A converters
JPH0561432A (en) * 1991-08-29 1993-03-12 Sharp Corp Liquid crystal driver circuit
JPH11119748A (en) * 1992-03-25 1999-04-30 Sharp Corp Driving circuit of display device
KR19980083732A (en) * 1997-05-17 1998-12-05 구자홍 Digital liquid crystal display panel drive circuit
KR19990031752A (en) * 1997-10-14 1999-05-06 구본준 Driving device of liquid crystal display device
JP2000039872A (en) * 1998-07-24 2000-02-08 Nec Kansai Ltd Liquid crystal driving device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705833B1 (en) 2006-01-09 2007-04-09 엘지전자 주식회사 Multiplexor of lcd driving circuit

Also Published As

Publication number Publication date
KR20020058503A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
US6097362A (en) Driver for liquid crystal display
US7821299B2 (en) Matrix decoder
KR20020028777A (en) A liquid crystal driving circuit and load driving circuit
KR20010015584A (en) High density column drivers for an active matrix display
KR100428651B1 (en) Driving method and Source Driver in LCD
US20110175942A1 (en) Gamma Reference Voltage Output Circuit of Source Driver
KR940015956A (en) Liquid crystal device driving circuit
KR920006960A (en) Display circuit driving circuit
KR20100011285A (en) Display driver integrated circuit including a pre-decoder and operating method thereof
JP2007124606A (en) Apparatus for driving display panel and digital-to-analog converter thereof
JP2005204306A (en) Digital/analog converter, display driver and display
KR100192429B1 (en) Driving device of liquid crystal display element
KR100373349B1 (en) Low power Source driver for LCD
US7245284B2 (en) Liquid crystal display panel driving apparatus and liquid crystal display apparatus
KR100356752B1 (en) LCD driving circuit and LCD display system
US20080109605A1 (en) Image data driving apparatus and method of reducing peak current
JPH05119744A (en) Liquid crystal display device
KR100694475B1 (en) Source Driver in LCD
TWI398848B (en) Source driving circuit
US20070236251A1 (en) Level-shifting apparatus and panel display apparatus using the same
JP2000098331A (en) Drive source device for liquid crystal display
KR100694476B1 (en) Lcd source driver with low space
KR20060056710A (en) Source driving integrated circuit for liquid crystal display with reduced size and driving method of the same
KR100230403B1 (en) Current selecting apparatus in system having DAC and VIC
KR100738182B1 (en) Source Driver in LCD

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 18