KR100378179B1 - Method for fabricating the bipolar junction transistor having high current transport - Google Patents
Method for fabricating the bipolar junction transistor having high current transport Download PDFInfo
- Publication number
- KR100378179B1 KR100378179B1 KR10-2000-0056709A KR20000056709A KR100378179B1 KR 100378179 B1 KR100378179 B1 KR 100378179B1 KR 20000056709 A KR20000056709 A KR 20000056709A KR 100378179 B1 KR100378179 B1 KR 100378179B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- region
- layer
- buried layer
- impurity ions
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- -1 arsenic ions Chemical class 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명의 바이폴라 접합 트랜지스터의 제조 방법은, 제1 도전형의 반도체 기판의 상부에 제2 도전형의 제1 불순물 이온을 주입하여 매몰층을 형성하는 단계와, 제2 도전형의 매몰층의 상부 표면에 제1 불순물 이온보다 확산 속도가 빠른 제2 도전형의 제2 불순물 이온을 주입시키는 단계와, 에피택셜 성장법을 사용하여 반도체 기판 및 매몰층 위에 에피택셜층을 성장시키되, 매몰층이 에피택셜층으로 연장되도록 하고, 제2 도전형의 제2 불순물 이온이 매몰층 위의 에피택셜층으로 확산되도록 하여 제2 도전형의 제2 불순물 이온의 농도가 매몰층 위에서 가장 높고 매몰층으로부터 멀어질수록 점점 낮아지도록 하는 단계와, 에피택셜층의 상부 일정 영역에 제1 도전형의 베이스 영역을 형성하는 단계, 및 베이스 영역의 상부 일정 영역에는 제2 도전형의 고농도 에미터 영역을 형성하고, 에피택셜층의 상부 일정 영역에 제2 도전형의 컬렉터 영역을 베이스 영역과 일정 간격 이격되도록 형성하는 단계를 포함한다.The method of manufacturing a bipolar junction transistor of the present invention comprises the steps of forming a buried layer by implanting a first conductive ions of a second conductivity type on top of a semiconductor substrate of a first conductivity type, and an upper part of a buried layer of a second conductivity type. Implanting an epitaxial layer on the semiconductor substrate and the buried layer by using an epitaxial growth method, and implanting second impurity ions of a second conductivity type onto the surface at a faster diffusion rate than the first impurity ions. The second impurity ions of the second conductivity type are diffused into the epitaxial layer on the buried layer so that the concentration of the second impurity ions of the second conductivity type is the highest above the buried layer and away from the buried layer. Gradually lowering, forming a base region of the first conductivity type in the upper predetermined region of the epitaxial layer, and forming a high region of the second conductivity type in the upper constant region of the base region. Also a second collector region of a predetermined conductivity type in the upper region of the chosen form the emitter region, the epitaxial layer comprises forming the base region to be spaced apart with a predetermined interval.
Description
본 발명은 바이폴라 접합 트랜지스터의 제조 방법에 관한 것으로서, 보다 상세하게는 내압을 유지하면서 높은 전류 수송 능력을 갖는 바이폴라 접합 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a bipolar junction transistor, and more particularly to a method for manufacturing a bipolar junction transistor having a high current transport capacity while maintaining the breakdown voltage.
반도체 소자는 모스 전계 효과 트랜지스터 및/또는 바이폴라 접합 트랜지스터로 구성된다. 모스 전계 효과 트랜지스터는 반도체 소자의 집적도 및 전력 소모를 개선시킬 수 있는 반면에, 동작 속도가 느린 단점을 갖는다. 이에 반하여, 바이폴라 접합 트랜지스터로 구성된 반도체 소자는 집적도가 낮고 전력 소모가 큰 반면에, 동작 속도가 빠른 장점을 갖는다. 따라서, 바이폴라 접합 트랜지스터는 고속 반도체 소자에 널리 사용되고 있다.The semiconductor element is composed of a MOS field effect transistor and / or a bipolar junction transistor. Morse field effect transistors can improve the integration and power consumption of semiconductor devices, but have the disadvantage of slow operating speed. In contrast, a semiconductor device composed of a bipolar junction transistor has an advantage of low integration density and high power consumption, but high operating speed. Therefore, bipolar junction transistors are widely used in high speed semiconductor devices.
도 1은 종래의 바이폴라 접합 트랜지스터 중에 수직형 바이폴라 트랜지스터의 구조를 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a structure of a vertical bipolar transistor in a conventional bipolar junction transistor.
도 1을 참조하면, p_형 반도체 기판(100) 위에는 n_형 에피택셜층(120)이 형성되고, 반도체 기판(100)과 에피택셜층(120) 사이에는 n+형 매몰층(110)이 배치된다. n_형 에피택셜층(120)의 상부 일정 영역에는 p형 베이스 영역(130)이 형성되며, p형 베이스 영역(130)의 상부 일정 영역에는 n+형 에미터 영역(140)이 형성된다. n형 컬렉터 영역(150)은 n_형 에피택셜층(120)의 상부 일정 영역에서 p형 베이스 영역과 일정 간격 이격되도록 형성된다. 그리고 도면에 상세히 나타내지는 않았지만, 에미터 전극(E), 베이스 전극(B) 및 컬렉터 전극(C)이 에미터 영역(140),베이스 영역(130) 및 컬렉터 영역(150)과 각각 전기적으로 컨택되도록 형성된다.Referring to Figure 1, p _ type formed on the semiconductor substrate 100, n select _-type epitaxial layer 120 is formed, and selecting the semiconductor substrate 100 and epitaxial layer 120, n + type buried layer 110 between Is placed. n _ type upper predetermined area of the epitaxial layer 120, p type base region 130 is formed, and an upper predetermined region of the p-type base region 130 is formed with n + type emitter region 140. n-type collector region 150 is formed so as to be _ n-type epitaxial layer 120, the upper predetermined region p-type base region and spaced a predetermined interval from the. Although not shown in detail in the drawings, the emitter electrode E, the base electrode B, and the collector electrode C are in electrical contact with the emitter region 140, the base region 130, and the collector region 150, respectively. It is formed to be.
도 2는 도 1의 수직형 바이폴라 접합 트랜지스터의 수직 방향(x)에 따른 각 영역에서의 도핑 프로파일을 나타낸 도면이다.FIG. 2 is a diagram illustrating a doping profile in each region along the vertical direction x of the vertical bipolar junction transistor of FIG. 1.
도 2에 도시된 바와 같이, n_형 에피택셜층(120)은 베이스 영역(130)과의 접합 부분(A)에서부터 n+형 매몰층(110)과의 접합 부분(B)에 이르기까지 일정한 농도로 불순물들이 분포되어 있다. 이와 같이 일정한 불순물 도핑 농도를 갖는 에피택셜층(120)은 소자의 안정성 유지를 위한 내압 확보를 위하여 일정 두께를 유지하여야 한다.As shown in FIG. 2, the n _ type epitaxial layer 120 is constant from the junction portion A with the base region 130 to the junction portion B with the n + type investment layer 110. Impurities are distributed by concentration. As such, the epitaxial layer 120 having a constant impurity doping concentration must maintain a predetermined thickness to secure a breakdown voltage for maintaining stability of the device.
상기와 같은 바이폴라 접합 트랜지스터의 동작 범위에 있어서, 높은 주입 레벨과 높은 전류 밀도에서는 커크 효과(Kirk effect)에 의한 동작 특성 저하, 예컨대 전류 구동 능력의 감소 및 고 주파수 특성 저하와 같은 문제점들을 발생시킨다는 것은 잘 알려져 있는 사실이다. 즉 저농도의 에피택셜층(120)을 갖는 바이폴라 접합 트랜지스터에 있어서, 높은 전류 조건하에서의 전류 이득은 에피택셜층(120)과 베이스 영역(130)과의 접합 부분(A)에서부터 에피택셜층(120)과 매몰층(110)과의 접합 부분(B)까지의 고전계 영역의 재배치에 의해 직접 영향을 받는다. 이 고전계 현상, 즉 커크 효과는 베이스 영역(130)의 폭을 WB에서 (WB+WC)로 증가시키며, 이로 인하여 베이스 영역(130) 내에서 단위 면적당 불순물들의 수를 증가시킨다. 이와 같이 베이스 영역(130) 내에서의 단위 면적당 불순물들의 수가 증가되는 것에 의해 소자의 전류 이득은 감소된다.In the operation range of the bipolar junction transistor as described above, it is possible to cause problems such as a decrease in operating characteristics due to the Kirk effect, for example, a decrease in current driving capability and a high frequency characteristic, at high injection levels and high current densities. This is a well known fact. That is, in the bipolar junction transistor having the low concentration epitaxial layer 120, the current gain under the high current condition is the epitaxial layer 120 from the junction portion A between the epitaxial layer 120 and the base region 130. Is directly affected by the relocation of the high field region to the junction B with the buried layer 110. This high field phenomenon, that is, the Kirk effect, increases the width of the base region 130 from W B to (W B + W C ), thereby increasing the number of impurities per unit area in the base region 130. As such, the increase in the number of impurities per unit area in the base region 130 reduces the current gain of the device.
본 발명이 이루고자 하는 기술적 과제는 높은 주입 레벨 및 높은 전류 밀도에서 커크 효과의 발생을 억제시킴으로써 높은 전류 수송 능력을 갖도록 하면서 안정성 확보를 위한 내압을 유지할 수 있는 바이폴라 접합 트랜지스터를 제조하는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of manufacturing a bipolar junction transistor capable of maintaining a breakdown voltage to ensure stability while ensuring high current transport capability by suppressing occurrence of a Kirk effect at a high injection level and a high current density. .
도 1은 종래의 바이폴라 접합 트랜지스터를 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a conventional bipolar junction transistor.
도 2는 도 1의 바이폴라 접합 트랜지스터의 각 영역에서의 도핑 프로파일을 x방향을 따라 나타내 보인 도면이다.FIG. 2 is a diagram illustrating a doping profile in each region of the bipolar junction transistor of FIG. 1 along the x direction.
도 3은 본 발명에 따른 제조 방법에 의해 만들어진 바이폴라 접합 트랜지스터를 나타내 보인 단면도이다.3 is a cross-sectional view showing a bipolar junction transistor made by the manufacturing method according to the present invention.
도 4는 도 3의 바이폴라 접합 트랜지스터의 각 영역에서의 도핑 프로파일을 x방향을 따라 나타내 보인 도면이다.4 is a diagram illustrating a doping profile in each region of the bipolar junction transistor of FIG. 3 along the x direction.
도 5 내지 도 11은 본 발명에 따른 바이폴라 접합 트랜지스터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.5 to 11 are cross-sectional views illustrating a method of manufacturing a bipolar junction transistor according to the present invention.
도 12는 도 8에 도시된 결과물의 각 영역에서의 도핑 프로파일을 x방향을 따라 나타내 보인 도면이다.FIG. 12 is a diagram illustrating a doping profile in each region of the resultant illustrated in FIG. 8 along the x direction.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 바이폴라 접합 트랜지스터의 제조 방법은, 제1 도전형의 반도체 기판의 상부에 제2 도전형의 제1 불순물 이온을 주입하여 매몰층을 형성하는 단계; 상기 제2 도전형의 매몰층의 상부 표면에 상기 제1 불순물 이온보다 확산 속도가 빠른 제2 도전형의 제2 불순물 이온을 주입시키는 단계; 에피택셜 성장법을 사용하여 상기 반도체 기판 및 매몰층 위에 에피택셜층을 성장시키되, 상기 매몰층이 상기 에피택셜층으로 연장되도록 하고, 상기 제2 도전형의 제2 불순물 이온이 상기 매몰층 위의 에피택셜층으로 확산되도록 하여 상기 제2 도전형의 제2 불순물 이온의 농도가 상기 매몰층 위에서 가장 높고 상기 매몰층으로부터 멀어질수록 점점 낮아지도록 하는 단계; 상기 에피택셜층의 상부 일정 영역에 제1 도전형의 베이스 영역을 형성하는 단계; 및 상기 베이스 영역의 상부 일정 영역에는 제2 도전형의 고농도 에미터 영역을 형성하고, 상기 에피택셜층의 상부 일정 영역에 제2 도전형의 컬렉터 영역을 상기 베이스 영역과 일정 간격 이격되도록 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a bipolar junction transistor according to the present invention comprises the steps of forming a buried layer by implanting a first impurity ion of the second conductivity type on top of the semiconductor substrate of the first conductivity type; Implanting second impurity ions of the second conductivity type into the upper surface of the buried layer of the second conductivity type, having a faster diffusion rate than the first impurity ions; An epitaxial layer is grown on the semiconductor substrate and the buried layer using an epitaxial growth method, wherein the buried layer extends to the epitaxial layer, and the second impurity ions of the second conductivity type are formed on the buried layer. Diffusing into an epitaxial layer such that a concentration of the second impurity ions of the second conductivity type is highest above the buried layer and gradually lowered away from the buried layer; Forming a base region of a first conductivity type in an upper region of the epitaxial layer; And forming a high concentration emitter region of a second conductivity type in the upper constant region of the base region, and forming a collector region of the second conductivity type in the upper constant region of the epitaxial layer to be spaced apart from the base region by a predetermined distance. Characterized in that it comprises a.
상기 제2 도전형의 매몰층을 형성하는 단계는, 상기 반도체 기판 위에 이온 주입 버퍼층을 형성하는 단계; 상기 이온 주입 버퍼층 위에 상기 이온 주입 버퍼층의 일정 영역을 노출시키는 이온 주입 마스크막 패턴을 형성하는 단계; 상기 이온 주입 마스크막 패턴을 이용하여 상기 반도체 기판 내에 제2 도전형의 제1 불순물 이온들을 주입시키는 단계; 열처리 공정을 사용하여 상기 주입된 제2 도전형의 제1 불순물 이온들을 확산시켜 상기 매몰층을 형성하는 단계; 상기 이온 주입 마스크막 패턴을 제거하는 단계; 및 상기 이온 주입 버퍼층을 제거하는 단계를 포함하는 것이 바람직하다. 이 경우 상기 제2 도전형의 제1 불순물 이온으로는 비소 이온을 사용하고, 주입 농도는 1×1011-9×1013/㎠인 것이 바람직하다.The forming of the buried layer of the second conductivity type may include forming an ion implantation buffer layer on the semiconductor substrate; Forming an ion implantation mask layer pattern on the ion implantation buffer layer to expose a predetermined region of the ion implantation buffer layer; Implanting first impurity ions of a second conductivity type into the semiconductor substrate using the ion implantation mask layer pattern; Diffusing the implanted first impurity ions of the second conductivity type to form the buried layer using a heat treatment process; Removing the ion implantation mask layer pattern; And removing the ion implantation buffer layer. In this case, as the first impurity ion of the second conductivity type, arsenic ions are used, and the implantation concentration is preferably 1 × 10 11 -9 × 10 13 / cm 2.
본 발명에 있어서, 상기 제2 도전형의 제2 불순물 이온으로는 인 이온을 사용하고, 주입 농도는 1×1011-5×1013/㎠인 것이 바람직하다.In the present invention, phosphorus ions are used as the second impurity ions of the second conductivity type, and the implantation concentration is preferably 1 × 10 11 -5 × 10 13 / cm 2.
또한 상기 에미터 영역, 베이스 영역 및 컬렉터 영역에 각각 컨택되도록 에미터 전극, 베이스 전극 및 컬렉터 전극을 형성하는 단계를 더 포함하는 것이 바람직하다.The method may further include forming an emitter electrode, a base electrode, and a collector electrode to contact the emitter region, the base region, and the collector region, respectively.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 제조 방법에 의해 만들어진 바이폴라 접합 트랜지스터를 나타내 보인 단면도이다.3 is a cross-sectional view showing a bipolar junction transistor made by the manufacturing method according to the present invention.
도 3을 참조하면, p_형 반도체 기판(300) 위에는 n_형 에피택셜층(320)이 형성되고, 반도체 기판(300)과 에피택셜층(320) 사이에는 n+형 매몰층(310)이 배치된다. n_형 에피택셜층(320)의 상부 일정 영역에는 p형 베이스 영역(330)이 형성되며, p형 베이스 영역(330)의 상부 일정 영역에는 n+형 에미터 영역(340)이 형성된다. 상기 p형 베이스 영역(330)은 n+형 에미터 영역(340) 하부의 내인성(intrinsic) 베이스 영역과 베이스 전극(B)과의 컨택을 위하여 n+형 에미터 영역(340)의 측부의 외인성(extrinsic) 베이스 영역을 포함하는데, 외인성 베이스 영역에서의 불순물 도핑 농도가 내인성 베이스 영역에서의 불순물 농도보다 더 높다. n형 컬렉터 영역(350)은 n_형 에피택셜층(320)의 상부 일정 영역에서 p형 베이스 영역과 일정 간격 이격되도록 형성된다. 그리고 도면에 상세히 나타내지는 않았지만, 에미터 전극(E), 베이스 전극(B) 및 컬렉터 전극(C)이 에미터 영역(140), 베이스 영역(330) 및 컬렉터 영역(350)과 각각 전기적으로 컨택되도록 형성된다.Referring to FIG. 3, an n _ type epitaxial layer 320 is formed on a p _ type semiconductor substrate 300, and an n + type buried layer 310 is formed between the semiconductor substrate 300 and the epitaxial layer 320. Is placed. n _ type upper predetermined area of the epitaxial layer 320, the p-type base region 330 is formed, and an upper predetermined region of the p-type base region 330 is formed with n + type emitter region 340. The p type base region 330 is n + type emitter region 340, the extrinsic of endogenous lower (intrinsic), a base region and a base electrode (B), the n + emitter region 340 to the contact with the side (extrinsic) base region, wherein the impurity doping concentration in the exogenous base region is higher than the impurity concentration in the endogenous base region. an n-type collector region 350 is formed so as to be _ n-type epitaxial layer 320, the upper predetermined region p-type base region and spaced a predetermined interval from the. Although not shown in detail in the drawings, the emitter electrode E, the base electrode B, and the collector electrode C are in electrical contact with the emitter region 140, the base region 330, and the collector region 350, respectively. It is formed to be.
본 발명에 따른 바이폴라 접합 트랜지스터에 있어서, n_형 에피택셜층(310)은 p형 베이스 영역(330)의 하부로부터 n+형 매몰층(310)의 상부에 이르기까지 불순물 도핑 농도가 경사지도록 형성된 농도 경사 영역(325)을 포함한다. 즉 상기 농도 경사 영역(325)의 상부는 p형 베이스 영역(330)의 하부와 접하고, 농도 경사 영역(325)의 하부는 n+형 매몰층(310)의 상부와 접한다. 상기 농도 경사 영역(325)에서의 불순물 도핑 농도 분포를 도면을 참조하면서 설명하면 다음과 같다.In the bipolar junction transistor according to the present invention, n _-type epitaxial layer 310 is formed and an impurity doping concentration up to the upper part of the n + type buried layer 310 from the lower portion of the p-type base region 330 to be inclined Concentration gradient region 325. That is, the upper portion of the concentration gradient region 325 is in contact with the lower portion of the p-type base region 330, and the lower portion of the concentration gradient region 325 is in contact with the upper portion of the n + type investment layer 310. The impurity doping concentration distribution in the concentration gradient region 325 will be described below with reference to the drawings.
도 4는 본 발명에 따른 바이폴라 접합 트랜지스터의 수직 방향(x)에 따른 각 영역에서의 도핑 프로파일을 나타낸 도면이다.4 is a diagram illustrating a doping profile in each region in the vertical direction x of the bipolar junction transistor according to the present invention.
도 4에 도시된 바와 같이, 상기 농도 경사 영역(325)에서의 불순물 도핑 농도는 p형 베이스 영역(330)과의 접합면(A')에서부터 n+형 매몰층(310)과의 접합면(B')에 이르기까지 점점 증가된다.As shown in FIG. 4, the impurity doping concentration in the concentration gradient region 325 is a junction surface A 'from the p-type base region 330 to the n + -type buried layer 310. Gradually increasing to B ').
이와 같이 n_형 에피택셜층(320) 내에 불순물 도핑 농도가 경사지도록 형성된 농도 경사 영역(325)이 배치됨으로써, 높은 주입 레벨 및 높은 전류 밀도 상태에서의 커크 효과에 의해 p형 베이스 영역(330)의 폭이 n_형 에피택셜층(320) 내의 농도 경사 영역(325)으로 확대되는 현상이 n+형 매몰층(310)에 가까울수록, 즉 불순물 도핑 농도가 점점 높은 영역에 가까울수록 억제된다.Thus n _-type epitaxial layer 320 into the dopant being such that the dope concentration was such that the concentration gradient region 325. This arrangement is formed inclined, p type base region 330 by the Kirk effect in the high injection level and a high current density conditions this phenomenon is of a width which is enlarged in a concentration gradient region 325 in the n _-type epitaxial layer 320 is closer to the n + type buried layer 310, that is, suppressed the more the impurity doping concentration close to the increasingly high region.
한편 소자의 내압 측면에 있어서도, 균일한 농도 경사를 갖는 에피택셜층이 형성된 경우와 비교하여 큰 차이를 나타내지 않는다. 즉, 도 2에 나타낸 바와 같이 에피택셜층(120)에서의 불순물 농도 분포가 균일한 경우, p형 베이스 영역(130)과 에피택셜층(120) 사이의 접합 부분에서 최대 전계가 인가되며, 그 접합면으로부터 멀어질수록 전계가 감소된다. 그러나, 본 발명에 따른 제조 방법에 의해 만들어진 바이폴라 접합 트랜지스터와 같이 에피택셜층(320) 내에 농도 경사 영역(325)이 형성된 경우에 인가되는 전계 분포는 농도 경사 영역(325) 전체에 걸쳐서 대체로 균일한 분포를 갖게된다. 따라서 p형 베이스 영역(130) 부근에서의 감소된 전하량을 n+형 매몰층(310) 부근에서 보상함으로써 전체 전하량의 변화는 거의 없게 되며, 이로 인하여 소자 전체의 내압 감소 현상은 발생하지 않는다.On the other hand, also in the withstand voltage side of an element, it does not show a big difference compared with the case where the epitaxial layer which has a uniform concentration gradient is formed. That is, as shown in FIG. 2, when the impurity concentration distribution in the epitaxial layer 120 is uniform, the maximum electric field is applied at the junction between the p-type base region 130 and the epitaxial layer 120. The further away from the junction the electric field is reduced. However, when the concentration gradient region 325 is formed in the epitaxial layer 320 such as a bipolar junction transistor made by the manufacturing method according to the present invention, the electric field distribution applied is generally uniform throughout the concentration gradient region 325. Will have a distribution. Therefore, the compensation of the reduced charge in the vicinity of the p-type base region 130 near the n + -type buried layer 310 has almost no change in the total charge amount, and thus, the breakdown voltage of the entire device does not occur.
도 5 내지 도 12는 본 발명에 따른 바이폴라 접합 트랜지스터의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.5 to 12 are cross-sectional views illustrating a method of manufacturing a bipolar junction transistor according to the present invention.
먼저 도 5를 참조하면, p_형 반도체 기판(300) 위에 이온 주입 완충막으로서 패드 산화막(301)을 형성하고, 이 패드 산화막(301) 위에 포토레지스트막 패턴(302)을 형성한다. 이어서 상기 포토레지스트막 패턴(302)을 이온 주입 마스크로 n형 불순물 이온(도 5의 "-"), 예컨대 비소(As) 이온을 1×1014-9×1015/㎠의 농도로 주입한다. 그리고 상기 포토레지스트막 패턴(301)을 제거한다. 다음에, 도 6에 도시된 바와 같이, 고온의 열처리 공정에 의해 주입된 n형 불순물 이온(도 5의 "-")을 확산시킴으로써 n+형 매몰층(310)을 형성한다. 상기 패드 산화막(도 5의 301)은 상기 열처리 공정 전에 제거하거나 혹은 열처리 공정 후에 제거한다.Referring first to Figure 5, to form a p _-type semiconductor substrate 300 ion implantation buffer layer pad oxide film 301, the photoresist film pattern 302 on the pad oxide film 301, to form a top. Subsequently, n-type impurity ions (“-” in FIG. 5) such as arsenic (As) ions are implanted into the photoresist layer pattern 302 at an concentration of 1 × 10 14 -9 × 10 15 / cm 2. . The photoresist film pattern 301 is removed. Next, as shown in FIG. 6, an n + type buried layer 310 is formed by diffusing n type impurity ions (“−” in FIG. 5) implanted by a high temperature heat treatment process. The pad oxide film 301 of FIG. 5 is removed before or after the heat treatment process.
다음에 도 7을 참조하면, 반도체 기판(300) 및 n+형 매몰층(310) 위에 이온 주입 완충막으로서의 패드 산화막(304)을 형성한다. 이 패드 산화막(304)은 대략 100-1000Å의 두께로 형성한다. 다음에 패드 산화막(304) 위에 포토레지스트막 패턴(305)을 형성한 후에, 이 포토레지스트막 패턴(305)을 이온 주입 마스크로 n형 불순물 이온(도 7의 "-"), 예컨대 상대적으로 확산 속도가 빠른 인(P) 이온을 대략 1×1011-9×1013/㎠의 농도로 n+형 매몰층(310)의 상부 표면 부분에 이온 주입한다. 다음에 비교적 저온, 예컨대 800-900℃의 온도에서 열처리를 수행하여 주입된 n형 불순물 이온들을 활성화시킨다. 이어서 상기 포토레지스트막 패턴(305) 및 패드 산화막(304)을 제거한다.Next, referring to FIG. 7, a pad oxide film 304 as an ion implantation buffer film is formed on the semiconductor substrate 300 and the n + type buried layer 310. This pad oxide film 304 is formed to a thickness of approximately 100-1000 kPa. Next, after the photoresist film pattern 305 is formed on the pad oxide film 304, the photoresist film pattern 305 is n-type impurity ions ("-" Fast phosphorus (P) ions are implanted into the upper surface portion of the n + type buried layer 310 at a concentration of approximately 1 × 10 11 -9 × 10 13 / cm 2. Heat treatment is then performed at a relatively low temperature, such as 800-900 ° C., to activate the implanted n-type impurity ions. Subsequently, the photoresist layer pattern 305 and the pad oxide layer 304 are removed.
다음에 도 8을 참조하면, 에피택셜 성장법을 사용하여 전면에 n_형 에피택셜층(320)을 성장시킨다. 상기 n_형 에피택셜층(320)은 대략 1-10㎛의 두께로 형성한다. 상기 에피택셜 성장 공정은 통상적으로 대략 1200℃에서 수행되므로 불순물 확산도 함께 이루어진다. 따라서 n_형 에피택셜층(320)이 성장되면서 동시에 n+형 매몰층(310)이 n_형 에피택셜층(320)으로 연장된다. 또한 n+형 매몰층(310)의 상부 표면에 주입되었던 n형 불순물 이온이 n_형 에피택셜층(320)으로 확산되어 농도 경사 영역(325)이 형성된다. 이 농도 경사 영역(325)은 주입된 n형 불순물 이온의 상대적으로 빠른 확산 속도로 인하여 그 하부 표면이 상기 n+형 매몰층(310)의 상부표면과 접하면서 n_형 에피택셜층(320) 내에 형성된다. 도 12에 도시된 바와 같이, 상기 농도 경사 영역(325)에서의 도핑 프로파일에 의하면, 농도 경사 영역(325)의 상부에서부터 n+형 매몰층(310)과 접하는 부분에 이르기까지, n형 불순물 이온의 농도는 점점 증가된다.Next, with reference to Figure 8, it is grown a n _-type epitaxial layer 320 on the front using the epitaxial growth method. _ The n-type epitaxial layer 320 is formed to a thickness of about 1-10㎛. The epitaxial growth process is typically performed at approximately 1200 ° C, so that impurity diffusion is also performed. Therefore, as the n _ type epitaxial layer 320 is grown, the n + type buried layer 310 is extended to the n _ type epitaxial layer 320. Are also n + type buried layer is n-type impurity ions were implanted into the upper surface 310 is diffused into n _-type epitaxial layer 320, the concentration gradient region 325 is formed. This concentration gradient region 325 is chosen, while its lower surface is relatively due to the fast diffusion rate of the type implanted n dopant ions in contact with the upper surface of the n + type buried layer (310) n _-type epitaxial layer 320 It is formed within. As shown in FIG. 12, according to the doping profile in the concentration gradient region 325, the n-type impurity ions from the top of the concentration gradient region 325 to the portion in contact with the n + type buried layer 310. The concentration of is gradually increased.
다음에 도 9를 참조하면, 상기 n_형 에피택셜층(320) 표면 위에 이온 주입 완충막으로서의 패드 산화막(306)을 형성한다. 이 패드 산화막(306)은 대략 100-1000Å의 두께로 형성한다. 다음에 패드 산화막(306) 위에 포토레지스트막 패턴(307)을 형성한 후에, 이 포토레지스트막 패턴(307)을 이온 주입 마스크로 p형 불순물 이온(도 9의 "+"), 예컨대 붕소(B) 이온을 대략 1×1012-9×1013/㎠의 농도로 n-형 에피택셜층(320)의 상부 표면 부분, 구체적으로는 농도 경사 영역(325) 위의_n형 에피택셜층(320) 표면 부분에 이온 주입한다. 그리고 상기 포토레지스트막 패턴(307)을 제거한다. 다음에, 도 10에 도시된 바와 같이, 고온의 열처리 공정에 의해 주입된 p형 불순물 이온(도 9의 "+")을 확산시킴으로써 p형 베이스 영역(330)을 형성한다.When the next reference to Figure 9, to form the n _-type epitaxial layer 320 is ion-implanted surface as a buffer layer pad oxide layer 306 on top. The pad oxide film 306 is formed to a thickness of approximately 100-1000 kPa. Next, after the photoresist film pattern 307 is formed on the pad oxide film 306, the p-type impurity ions (“+” in FIG. 9), for example, boron (B), are used as the ion implantation mask. ) Ion at a concentration of approximately 1 × 10 12 −9 × 10 13 / cm 2, an upper surface portion of the n − type epitaxial layer 320, specifically, the _ n type epitaxial layer ( 320) Ion implanted into the surface portion. The photoresist film pattern 307 is removed. Next, as shown in FIG. 10, the p-type base region 330 is formed by diffusing the p-type impurity ions (“+” in FIG. 9) implanted by the high temperature heat treatment process.
다음에 도 11을 참조하면, 패드 산화막(306) 위에 포토레지스트막 패턴(308)을 다시 형성한다. 그리고 이 포토레지스트막 패턴(308)을 이온 주입 마스크로 n형 불순물 이온(도 11의 "-"), 예컨대 비소(As) 이온을 대략 1×1014-9×1015/㎠의농도로 p형 베이스 영역(330)의 상부 표면 부분과 n+형 에피택셜층(320)의 상부 표면 부분에 이온 주입한다. 그리고 상기 포토레지스트막 패턴(308)을 제거한다. 다음에, 도 2에 도시된 바와 같이, 고온의 열처리 공정에 의해 주입된 n형 불순물 이온(도 11의 "-")을 확산시킴으로써 n+형 에미터 영역(340) 및 n+형 컬렉터 영역(350)을 형성하고, 이어서 에미터 전극, 베이스 전극 및 컬렉터 전극을 에미터 영역(340), 베이스 영역(330) 및 컬렉터 영역(350)에 각각 전기적으로 연결되도록 형성한다.Next, referring to FIG. 11, the photoresist film pattern 308 is formed again on the pad oxide film 306. Using the photoresist film pattern 308 as an ion implantation mask, n-type impurity ions ("-" in FIG. 11), such as arsenic (As) ions, have a concentration of approximately 1 x 10 14 -9 x 10 15 / cm 2 Ions are implanted into the upper surface portion of the type base region 330 and the upper surface portion of the n + type epitaxial layer 320. The photoresist film pattern 308 is removed. Next, as shown in FIG. 2, the n + type emitter region 340 and the n + type collector region (" + ") are diffused by diffusing the n type impurity ions ("-" in FIG. 11) implanted by a high temperature heat treatment process. 350, and then the emitter electrode, the base electrode, and the collector electrode are formed to be electrically connected to the emitter region 340, the base region 330, and the collector region 350, respectively.
이상의 설명에서와 같이, 본 발명에 따른 바이폴라 접합 트랜지스터의 제조 방법은, 수직형 바이폴라 접합 트랜지스터에서의 전류 흐름의 주된 통로가 되는 베이스 영역과 고농도 매몰층 사이의 에피택셜층 내에 불순물 도핑 농도가 경사지도록 형성된 농도 경사 영역을 형성시킴으로써 높은 주입 레벨 및 전류 밀도 하에서의 커크 효과에 의한 베이스 영역의 확장을 억제시킬 수 있으며, 동시에 그 내압 특성에 있어서도 에피택셜층 내부에서의 총 전하량이 변화하지 않으므로 동일한 내압 특성을 유지할 수 있는 바이폴라 접합 트랜지스터를 제공할 수 있다. 특히 2회에 걸쳐 확산 속도가 다른 불순물 이온들의 주입 공정을 통해 상기 도핑 농도 경사를 갖는 농도 경사 영역을 형성함으로써 넓은 에피택셜층에 대해서도 원하는 프로파일의 경사진 농도 분포를 용이하게 형성할 수 있다는 이점이 있다.As described above, the method of manufacturing the bipolar junction transistor according to the present invention is such that the impurity doping concentration is inclined in the epitaxial layer between the base region and the high buried layer, which are main passages of current flow in the vertical bipolar junction transistor. By forming the formed concentration gradient region, it is possible to suppress the expansion of the base region due to the Kirk effect under the high injection level and the current density, and at the same time, since the total charge amount inside the epitaxial layer does not change even in the breakdown voltage characteristic, the same breakdown voltage characteristic is achieved. A sustainable bipolar junction transistor can be provided. In particular, by forming a concentration gradient region having the doping concentration gradient through an implantation process of impurity ions having different diffusion rates in two times, an inclined concentration distribution having a desired profile can be easily formed even for a wide epitaxial layer. have.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056709A KR100378179B1 (en) | 2000-09-27 | 2000-09-27 | Method for fabricating the bipolar junction transistor having high current transport |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0056709A KR100378179B1 (en) | 2000-09-27 | 2000-09-27 | Method for fabricating the bipolar junction transistor having high current transport |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020024884A KR20020024884A (en) | 2002-04-03 |
| KR100378179B1 true KR100378179B1 (en) | 2003-03-29 |
Family
ID=19690668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0056709A KR100378179B1 (en) | 2000-09-27 | 2000-09-27 | Method for fabricating the bipolar junction transistor having high current transport |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100378179B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100935247B1 (en) * | 2002-12-28 | 2010-01-06 | 매그나칩 반도체 유한회사 | Method for fabricating Bipolar Junction Transistor |
| KR101102160B1 (en) * | 2009-03-10 | 2012-01-02 | 주식회사머쉬텍 | A container water pouring device for culture of Cordyceps militaris |
| CN112687736B (en) * | 2020-12-05 | 2024-01-19 | 西安翔腾微电子科技有限公司 | Base region variable doping transistor for ESD protection |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216573A (en) * | 1988-02-25 | 1989-08-30 | Fujitsu Ltd | Bipolar semiconductor device and manufacture thereof |
-
2000
- 2000-09-27 KR KR10-2000-0056709A patent/KR100378179B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01216573A (en) * | 1988-02-25 | 1989-08-30 | Fujitsu Ltd | Bipolar semiconductor device and manufacture thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020024884A (en) | 2002-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990013112A (en) | MOS transistor and manufacturing method thereof | |
| US20040048428A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20020086726A (en) | Method of forming a trench dmos having reduced threshold voltage | |
| JP2000188391A (en) | Manufacture of semiconductor integrated circuit device | |
| JP2001326353A (en) | Semiconductor device | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| US7001806B2 (en) | Semiconductor structure with increased breakdown voltage and method for producing the semiconductor structure | |
| KR0163875B1 (en) | A semiconductor device and method for fabricating thereof | |
| KR0134887B1 (en) | Dipole transistor manufacturing method | |
| KR100292718B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2005513783A (en) | Semiconductor device having a locally reduced lifetime region and manufacture of the semiconductor device | |
| KR100928204B1 (en) | CMOS-based flat-panel avalanche photodiode using silicon epilayer and its manufacturing method | |
| EP0166923A2 (en) | High performance bipolar transistor having a lightly doped guard ring disposed between the emitter and the extrinsic base region | |
| KR100378179B1 (en) | Method for fabricating the bipolar junction transistor having high current transport | |
| US6911715B2 (en) | Bipolar transistors and methods of manufacturing the same | |
| WO1997017726A1 (en) | Low collector resistance bipolar transistor compatible with high voltage integrated circuits | |
| KR100505562B1 (en) | Insulated Gate Bipolar Transistor with Multi-Layer Buffer Structure and Manufacturing Method Thereof | |
| KR0149705B1 (en) | A structure of the insulated gate bipolar transistor and manufacturing method of the same | |
| CN113838913A (en) | Segmented injection self-clamping IGBT device and manufacturing method thereof | |
| CN1113416C (en) | Semi-conductor device with longitudinal and transversal double-pole transistor | |
| KR100264519B1 (en) | Method for fabricating bipolar transistor | |
| US5045911A (en) | Lateral PNP transistor and method for forming same | |
| KR0143171B1 (en) | Bipolar Transistor Manufacturing Method | |
| JP2000058834A (en) | Manufacture of conduction reinforcing mos gate semiconductor device | |
| JP3068510B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120227 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130125 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |