KR100353223B1 - Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate - Google Patents
Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate Download PDFInfo
- Publication number
- KR100353223B1 KR100353223B1 KR1020000069552A KR20000069552A KR100353223B1 KR 100353223 B1 KR100353223 B1 KR 100353223B1 KR 1020000069552 A KR1020000069552 A KR 1020000069552A KR 20000069552 A KR20000069552 A KR 20000069552A KR 100353223 B1 KR100353223 B1 KR 100353223B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- mounting surface
- contact receiving
- conductor
- pad mounting
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
반도체 소자 제조 방법은 접착 패드를 구비한 패드 실장면을 가진 반도체 칩을 제공하는 단계, 패드 실장면 위에 절연 격리층을 형성하는 단계, 및 절연 격리층에 도전체를 형성하는 단계를 포함한다. 격리층은 접촉 수용 캐버티, 및 상기 접촉 수용 캐버티에 액세스하기 위한 액세스 홀을 갖고 있다. 액세스 홀은 접촉 수용 캐버티보다 더 좁다. 도전체는 접촉 수용 캐버티 및 액세스 홀을 메워 접착 패드와 전기적으로 접속하는 고정부를 갖는다.A semiconductor device manufacturing method includes providing a semiconductor chip having a pad mounting surface with an adhesive pad, forming an insulating isolation layer on the pad mounting surface, and forming a conductor in the insulating isolation layer. The isolation layer has a contact receiving cavity and an access hole for accessing the contact receiving cavity. The access hole is narrower than the contact receiving cavity. The conductor has a fixing portion that fills the contact receiving cavity and the access hole and electrically connects with the adhesive pad.
Description
본 발명은 기판에 반도체 칩을 실장하는 방법 및 기판에 실장하기 적합한 반도체 소자에 관한 것이다.The present invention relates to a method of mounting a semiconductor chip on a substrate and a semiconductor device suitable for mounting on a substrate.
반도체 제조기술의 급속한 진보로, 반도체 칩 표면의 접착 패드는 점점 더 소형화되고 있고, 인접한 접착 패드간의 거리는 점점 더 짧아지고 있다. 이것은 반도체 칩을 외부 회로에 접속할 때 어려움을 발생시킬 수 있고, 생산 수율에 악영향을 줄 수 있다.With the rapid advance of semiconductor manufacturing technology, adhesive pads on the surface of semiconductor chips are getting smaller and smaller, and the distance between adjacent adhesive pads is getting shorter and shorter. This may cause difficulties when connecting the semiconductor chip to an external circuit and may adversely affect the production yield.
그러므로, 본 발명의 주요 목적은 전술한 결점을 극복하도록 기판에 반도체칩을 실장하는 방법을 제공하는 것이다.Therefore, a main object of the present invention is to provide a method of mounting a semiconductor chip on a substrate to overcome the above-mentioned drawbacks.
본 발명의 다른 목적은 기판에 실장하기에 적합하고 전술한 결점을 극복할 수 있는 반도체 소자를 제공하는 것이다.Another object of the present invention is to provide a semiconductor device suitable for mounting on a substrate and capable of overcoming the aforementioned drawbacks.
본 발명의 한 측면에 의하면, 다수의 용접 지점이 제공된 칩 실장부를 가진 기판에 반도체 칩을 실장하는 방법이 제공된다. 상기 반도체 칩에는 다수의 접착 패드가 마련된 패드 실장면이 있으며, 이 접착 패드들은 대응하는 용접 지점에 각각 접촉하게 되어 상기 칩 실장부 위의 용접 지점의 대응하는 지점의 위치로부터 옵셋된 위치에서 상기 패드 실장면 위에 배치된다. 상기 방법은, 상기 패드 실장면 위에 패드 보호체를 형성하고, 각각은 절연 물질로 만들어져 상기 각 접착 패드의 적어도 일부분을 덮는 단계; 상기 패드 실장면 위에 포토레지스트 층을 형성하여, 상기 패드 보호체가 상기 포토레지스트 층 안에 파묻히는 단계; 상기 포토레지스트 층에 액세스 홀을 형성하여, 상기 각 액세스 홀은 상기 각 패드 보호체의 일부를 노출시키는 단계; 상기 액세스 홀을 거쳐 상기 패드 실장면으로부터 상기 패드 보호체를 제거하여, 상기 포토레지스트 층에서 상기 패드 실장면 위의 상기 접착 패드와 바르게 맞춰진 위치에 다수의 접촉 수용 캐버티를 형성하는 단계; 및 각각이 확장부와, 상기 확장부의 정반대 양쪽 단부에 고정부 및 접촉부를 가지며, 상기 고정부는 상기 각 접촉 수용 캐버티 및 상기 각 액세스 홀을 메워 상기 각 접착 패드와 전기적으로 접속하고, 상기 접촉부는 상기 패드 실장면에 대향하는 상기 포토레지스트 층의 표면에 형성되어 상기 기판의 상기 칩 실장부 위의 상기 각 용접 지점에 대응하는 위치에 배치되며, 상기 확장부는 상기 포토레지스트 층의 표면에 형성되어 상기 고정 및 접촉부를 서로 연결하게 되어 있는 다수의 도전체를 형성하는 단계로 구성된다.According to one aspect of the present invention, a method of mounting a semiconductor chip on a substrate having a chip mount provided with a plurality of welding points is provided. The semiconductor chip has a pad mounting surface provided with a plurality of adhesive pads, and the adhesive pads are in contact with corresponding welding points, respectively, so that the pads are offset from the positions of the corresponding points of the welding points on the chip mounting portion. It is placed on the mounting surface. The method includes forming a pad protector over the pad mounting surface, each made of an insulating material to cover at least a portion of each adhesive pad; Forming a photoresist layer on the pad mounting surface so that the pad protector is buried in the photoresist layer; Forming access holes in the photoresist layer, each access hole exposing a portion of each pad protector; Removing the pad protector from the pad mounting surface via the access hole to form a plurality of contact receiving cavities in the photoresist layer at a position correctly aligned with the adhesive pad on the pad mounting surface; And an extension portion and a fixing portion and a contact portion at opposite ends of the expansion portion, the fixing portion filling the contact receiving cavities and the respective access holes to electrically connect the adhesive pads, and the contact portion Formed on a surface of the photoresist layer opposite the pad mounting surface and disposed at a position corresponding to the respective welding point on the chip mounting portion of the substrate, and the extension is formed on the surface of the photoresist layer Forming a plurality of conductors adapted to connect the stationary and contact portions together.
본 발명의 다른 측면에 의하면, 반도체 소자는 다수의 용접 지점이 마련된 칩 실장부를 가진 기판에 실장되기에 적합하다. 상기 반도체 소자는, 상기 칩 실장부 위의 용접 지점의 대응하는 지점의 위치로부터 옵셋된 위치로 상기 패드 실장면 위에 배치되는 다수의 접착 패드가 마련된 패드 실장면을 가진 반도체 칩; 상기 패드 실장면 위의 상기 접착 패드와 인접하며 바르게 맞춰진 다수의 접촉 수용 캐버티, 및 상기 접촉 수용 캐버티에 액세스하기 위한 것으로, 상기 접촉 수용 캐버티보다 더 좁은 다수의 액세스 홀이 형성되어 있으며, 상기 반도체 칩의 상기 패드 실장면 위에 형성되는 포토레지스트 층; 및 각각이 확장부와, 상기 확장부의 정반대 양쪽 단부에 고정부 및 접촉부를 가지며, 상기 고정부는 상기 각 접촉 수용 캐버티 및 상기 각 액세스 홀을 메워 상기 각 접착 패드와 전기적으로 접속하고, 상기 접촉부는 상기 패드 실장면에 대향하는 상기 포토레지스트 층의 표면에 형성되어 상기 기판의 상기 칩 실장부 위의 상기 각 용접 지점에 대응하는 위치에 배치되며, 상기 확장부는 상기 포토레지스트 층의 표면에 형성되어 상기 고정부와 상기 접촉부를 서로 연결하게 되어 있는 다수의 도전체를 포함한다.According to another aspect of the present invention, the semiconductor element is suitable for mounting on a substrate having a chip mount provided with a plurality of welding points. The semiconductor device may include: a semiconductor chip having a pad mounting surface provided with a plurality of adhesive pads disposed on the pad mounting surface at a position offset from a position of a corresponding point of a welding point on the chip mounting portion; A plurality of contact receiving cavities adjacent to and properly aligned with the adhesive pad on the pad mounting surface, and for accessing the contact receiving cavities, a plurality of access holes narrower than the contact receiving cavities are formed, A photoresist layer formed on the pad mounting surface of the semiconductor chip; And an extension portion and a fixing portion and a contact portion at opposite ends of the expansion portion, the fixing portion filling the contact receiving cavities and the respective access holes to electrically connect the adhesive pads, and the contact portion Formed on a surface of the photoresist layer opposite the pad mounting surface and disposed at a position corresponding to the respective welding point on the chip mounting portion of the substrate, and the extension is formed on the surface of the photoresist layer And a plurality of conductors adapted to connect the fixed portion and the contact portion to each other.
본 발명의 또 다른 관점에 의하면, 접착 패드를 구비한 패드 실장면을 가진 반도체 칩을 제공하는 단계; 상기 접착 패드에 인접하며 바르게 맞춰진 접촉 수용 캐버티, 및 상기 접촉 수용 캐버티에 액세스하기 위한 것으로, 상기 접촉 수용 캐버티보다 더 좁은 액세스 홀을 가진 절연 격리층을 상기 패드 실장면 위에 형성하는 단계; 및 상기 접촉 수용 캐버티 및 상기 액세스 홀을 메워 상기 접착 패드와 전기적으로 접속하는 고정부를 가진 도전체를 형성하는 단계로 구성된 반도체 소자 제조 방법이 제공된다.According to another aspect of the invention, there is provided a semiconductor chip having a pad mounting surface having an adhesive pad; Forming an insulating isolation layer over said pad mounting surface, said contact receiving cavity adjacent said adhesive pad and adapted to access said contact receiving cavity, said insulating isolation layer having an access hole narrower than said contact receiving cavity; And forming a conductor having a fixing portion for filling the contact accommodating cavity and the access hole to electrically connect with the adhesive pad.
본 발명의 또 다른 관점에 의하면, 반도체 소자는, 접착 패드가 제공된 패드 실장면을 가진 반도체 칩; 상기 접착 패드에 인접하며 바르게 맞춰진 접촉 수용 캐버티, 및 상기 접촉 수용 캐버티에 액세스하기 위한 것으로, 상기 접촉 수용 캐버티보다 더 좁은 액세스 홀이 형성되어 있으며, 상기 패드 실장면 위에 형성되는 절연 격리층; 및 상기 접촉 수용 캐버티 및 상기 액세스 홀을 메워 상기 접착 패드와 전기적으로 접속하는 고정부를 가진 도전체를 포함한다.According to still another aspect of the present invention, a semiconductor device includes a semiconductor chip having a pad mounting surface provided with an adhesive pad; An insulating isolation layer adjacent to the adhesive pad and adapted to access the contact receiving cavity, and an access hole narrower than the contact receiving cavity, the access isolation cavity being formed on the pad mounting surface. ; And a conductor having a fixing portion for filling the contact receiving cavity and the access hole and electrically connecting the adhesive pad.
도 1은 본 발명의 방법에 따른 기판에 실장될 반도체 칩을 설명하는 개략도이다.1 is a schematic diagram illustrating a semiconductor chip to be mounted on a substrate according to the method of the present invention.
도 2는 도 1의 반도체 칩의 패드 실장면의 접착 패드 위에 패드 보호체를 형성하기 위해 본 발명의 방법에 사용되는 인쇄 스크린 판을 설명하는 개략도이다.FIG. 2 is a schematic diagram illustrating a printing screen plate used in the method of the present invention for forming a pad protector on an adhesive pad of a pad mounting surface of the semiconductor chip of FIG. 1.
도 3은 도 1의 반도체 칩의 패드 실장면에 형성되는 포토레지스트 층과, 본 발명의 방법에 사용되는 마스크를 설명하는 개략도이다.3 is a schematic diagram illustrating a photoresist layer formed on the pad mounting surface of the semiconductor chip of FIG. 1 and a mask used in the method of the present invention.
도 4는 본 발명의 방법에 따른 사진석판 공정이 가해진 도 3의 포토레지스트 층을 설명하기 위한 개략도이다.4 is a schematic diagram illustrating the photoresist layer of FIG. 3 subjected to a photolithographic process according to the method of the present invention.
도 5는 본 발명의 방법에 따른 도 4의 경화된 포토레지스트 층에 형성되는 액세스 홀을 설명하는 개략도이다.FIG. 5 is a schematic diagram illustrating access holes formed in the cured photoresist layer of FIG. 4 in accordance with the method of the present invention. FIG.
도 6은 본 발명의 방법에 의한 용매 세척 처리에 의해 패드 보호체를 제거하여 접촉 수용 캐버티를 형성하는 것을 설명하는 개략도이다.Fig. 6 is a schematic view illustrating the formation of a contact receiving cavity by removing the pad protector by the solvent washing treatment by the method of the present invention.
도 7은 도 6의 경화된 포토레지스트 층 위에 접촉 수용 캐버티 내의 도전체와 절연 보호층이 형성된 것을 설명하는 개략도이다.FIG. 7 is a schematic diagram illustrating the formation of a conductor and an insulating protective layer in the contact receiving cavity over the cured photoresist layer of FIG. 6.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
1 : 반도체 칩 2 : 인쇄 스크린 판1: semiconductor chip 2: printed screen plate
3 : 패드 보호체 4 : 포토레지스트 층3: pad protector 4: photoresist layer
4' : 절연 격리층 5 : 마스크4 ': insulation layer 5: mask
6 : 절연 보호층 7 : 기판6: insulation protective layer 7: substrate
8 : 도전체 10 : 패드 실장면8: conductor 10: pad mounting surface
11 : 접착 패드 20 : 홀11: adhesive pad 20: hole
40 : 접촉 수용 캐버티 44 : 액세스 홀40: contact receiving cavity 44: access hole
71 : 용접 지점71: welding point
도 1은 본 발명의 방법에 의하여 기판(7)(도 7을 본다)에 실장될 반도체 칩(1)을 설명한다. 기판(7)은 다수의 용접 지점(71)(도 7에서는 하나의 용접 지점(71)만 도시하고 있다)이 제공된 칩 실장부를 갖고 있다. 반도체 칩(1)은 다수의 접착 패드(11)(도 1에서는 하나의 접착 패드(11)만 도시하고 있다)가 제공된 패드 실장면(10)을 가지며, 이 접착 패드들은 각각 대응하는 용접 지점(71)에 접촉하게 되어 기판(7)의 칩 실장부 위의 용접 지점(71)의 대응하는 지점의 위치로부터 옵셋된 위치로 패드 실장면(10) 위에 배치된다(도 7을 본다).Fig. 1 illustrates a semiconductor chip 1 to be mounted on a substrate 7 (see Fig. 7) by the method of the present invention. The substrate 7 has a chip mounting portion provided with a plurality of welding points 71 (only one welding point 71 is shown in FIG. 7). The semiconductor chip 1 has a pad mounting surface 10 provided with a plurality of adhesive pads 11 (only one adhesive pad 11 is shown in FIG. 1), each of which has a corresponding welding point ( 71 is placed on the pad mounting surface 10 to a position offset from the position of the corresponding point of the welding point 71 on the chip mount of the substrate 7 (see FIG. 7).
도 2 내지 도 7은 본 발명의 방법에 의하여 기판(7)에 실장될 반도체 소자를 형성하기 위한 반도체 칩(1) 처리의 연속 단계를 설명한다.2 to 7 illustrate the continuous steps of processing the semiconductor chip 1 for forming the semiconductor element to be mounted on the substrate 7 by the method of the present invention.
도 2에서는 강철판(2)이 사용되어, 반도체 칩(1)의 패드 실장면(10) 위에 얹어진다. 강철판(2)은 본 발명의 실시예에 있어서는 인쇄 스크린 판(2)으로, 반도체 칩(1)의 접착 패드(11)와 바르게 맞춰진 위치에 다수의 비 교차 홀(20)(도 2에서는 하나의 홀(20)만 도시하고 있다)이 형성되어 있다. 패드 실장부(10) 위에는 인쇄재료로서 겔형 수지 또는 로진 등의 절연 물질을 사용하는 인쇄기술에 의해 다수의 패드 보호체(3)가 형성된다. 각 패드 보호체(3)는 각 접착 패드(11)의 적어도 일부분을 덮는다. 패드 보호체(3)는, 패드 실장면(10) 위에 포토레지스트 층을 형성하는 단계, 접착 패드(11)와 바르게 맞춰진 위치에 포토레지스트 층을 노출시키는 단계, 및 포토레지스트 층의 노출되지 않은 부분을 용매 세척으로 제거하는 단계를 포함하는 사진석판 공정 및 부식 공정에 의해 형성될 수도 있다. 각 패드 보호체(3)는 패드 실장면(10)으로부터 멀어지는 방향으로 점차 축소되는 단면을 갖는다.In FIG. 2, the steel plate 2 is used and is mounted on the pad mounting surface 10 of the semiconductor chip 1. The steel plate 2 is a printing screen plate 2 in the embodiment of the present invention, and a plurality of non-crossing holes 20 (one in FIG. 2) at a position correctly aligned with the adhesive pad 11 of the semiconductor chip 1. Only the holes 20 are shown). On the pad mounting portion 10, a plurality of pad protectors 3 are formed by a printing technique using an insulating material such as gel resin or rosin as a printing material. Each pad protector 3 covers at least a portion of each adhesive pad 11. The pad protector 3 includes the steps of forming a photoresist layer on the pad mounting surface 10, exposing the photoresist layer to a position correctly aligned with the adhesive pad 11, and an unexposed portion of the photoresist layer. It may be formed by a photolithography process and a corrosion process comprising the step of removing the solvent by washing. Each pad protector 3 has a cross section gradually reduced in a direction away from the pad mounting surface 10.
도 3에 있어서, 포토레지스트 층(4)과 같은 광중합층이 패드 실장면(10) 위에 형성되어 패드 보호체(3)가 포토레지스트 층(4) 안에 파묻히게 되고, 포토레지스트 층(4) 위에는 마스크(5)가 얹어진다.In FIG. 3, a photopolymerization layer such as photoresist layer 4 is formed on the pad mounting surface 10 so that the pad protector 3 is embedded in the photoresist layer 4, and on the photoresist layer 4. The mask 5 is put on.
도 4에서, 포토레지스트 층(4)은 패드 보호체(3)로부터 옵셋된 위치에서 노출된다. 포토레지스트 층(4)의 노출된 부분은 경화되어, 패드 실장면(10)을 덮는 절연 격리층(4')을 형성한다.In FIG. 4, the photoresist layer 4 is exposed at a position offset from the pad protector 3. The exposed portion of the photoresist layer 4 is cured to form an insulating isolation layer 4 'covering the pad mounting surface 10.
도 5에 있어서, 용매 세척으로 격리층(4')으로부터 포토레지스트 층(4')의 노출되지 않은 부분을 제거하는 것에 의해 포토레지스트 층(4)에 다수의 액세스 홀(44)이 형성된다. 각 액세스 홀(44)은 각 패드 보호체(3)의 일부를 노출시킨다.In FIG. 5, a plurality of access holes 44 are formed in the photoresist layer 4 by removing unexposed portions of the photoresist layer 4 ′ from the isolation layer 4 ′ by solvent washing. Each access hole 44 exposes a portion of each pad protector 3.
도 6에서, 용매 세척에 의해 패드 보호체(3)가 액세스 홀(44)을 거쳐 패드 실장면(10)으로부터 제거되고, 그 때문에 격리층(4')에서 패드 실장면(10) 위의 접착 패드(11)와 바르게 맞춰진 위치에 다수의 접촉 수용 캐버티(40)(하나만 도시하고 있다)를 형성하게 된다. 각 접촉 수용 캐버티(40)는 각 액세스 홀(44)로부터 넓어져, 각 액세스 홀(44)보다 더 큰 폭을 갖게 된다. 바람직하게, 접촉 수용 캐버티(40)와 각 액세스 홀(44)은 반전된 T자형 단면을 형성한다.In FIG. 6, the pad protector 3 is removed from the pad mounting surface 10 via the access hole 44 by solvent washing, thereby adhering on the pad mounting surface 10 in the isolation layer 4 '. A plurality of contact receiving cavities 40 (only one is shown) are formed at a position correctly aligned with the pad 11. Each contact receiving cavity 40 is widened from each access hole 44, and has a larger width than each access hole 44. Preferably, the contact receiving cavity 40 and each access hole 44 form an inverted T-shaped cross section.
도 7에서, 접촉 수용 캐버티(40)와 액세스 홀(44)에는 다수의 도전체(8)(하나만 도시하고 있다)가 각각 형성된다. 각 도전체(8)는 확장부(42)와, 이 확장부(42)의 정반대 양쪽 단부에 고정부(41) 및 접촉부(43)를 갖고 있다. 고정부(41)는 각각의 접촉 수용 캐버티(40) 및 각각의 액세스 홀(44)을 메워, 각각의 접착 패드(11)와 전기적으로 접속하고, 각 접촉 수용 캐버티(40) 및 각 액세스 홀(44)의 반전된 T자형 단면에 맞는 단면을 갖는다. 접촉부(43)는 패드 실장면(10)에 대향하는 격리층(4')의 표면에 형성되어, 기판(7)의 칩 실장부 위의 각 용접 지점(71)에 대응하는 위치에 배치된다. 확장부(42)는 격리층(4')의 표면에 형성되어, 고정부와 접촉부(41, 43)를 서로 연결시킨다. 도전체(8)는 도전성 페이스트로 만들어진다. 격리층(4') 위에는 도전체(8)의 고정부 및 확장부(41, 42)를 덮도록 절연 보호층(6)이 형성될 수 있다.In Fig. 7, a plurality of conductors 8 (only one is shown) are formed in the contact receiving cavity 40 and the access hole 44, respectively. Each conductor 8 has an expansion portion 42 and a fixing portion 41 and a contact portion 43 at opposite ends of the expansion portion 42. The fixing part 41 fills each contact receiving cavity 40 and each access hole 44, and electrically connects with each adhesive pad 11, and each contact receiving cavity 40 and each access. It has a cross section that matches the inverted T-shaped cross section of the hole 44. The contact portion 43 is formed on the surface of the isolation layer 4 'facing the pad mounting surface 10 and is disposed at a position corresponding to each welding point 71 on the chip mounting portion of the substrate 7. An extension 42 is formed on the surface of the isolation layer 4 ', connecting the fixing portion and the contact portions 41 and 43 to each other. The conductor 8 is made of a conductive paste. An insulating protective layer 6 may be formed on the isolation layer 4 ′ to cover the fixing part and the extension parts 41 and 42 of the conductor 8.
본 발명의 방법에 의한 도전체(8)의 설계로, 종래의 기술에서 부딪힌 어려움이 줄어들 수 있어, 생산 수율이 현저하게 증가할 수 있다. 또한, 격리층(4') 안에파묻힌 고정부(41) 및 보호층(6) 안에 파묻힌 확장부(42)에 의해, 도전체(8)의 고정부(41)는 열 테스트와 같은 이후의 처리 단계 중에 이탈하는 일이 없이 접착 패드(11)와의 접촉이 단단하게 유지될 수 있다.With the design of the conductor 8 by the method of the invention, the difficulties encountered in the prior art can be reduced, so that the production yield can be significantly increased. In addition, by the fixing portion 41 embedded in the isolation layer 4 'and the expansion portion 42 embedded in the protective layer 6, the fixing portion 41 of the conductor 8 is subjected to subsequent processing such as thermal testing. The contact with the adhesive pad 11 can be maintained firmly without leaving during the step.
이상 설명한 발명에 있어서, 본 발명의 의도를 벗어나지 않고 여러 가지 변형 및 개조가 행해질 수 있다는 것이 명백하다. 그러므로 본 발명은 첨부한 청구항에 기술한 것으로만 한정되어야 한다.In the above-described invention, it is apparent that various modifications and changes can be made without departing from the intention of the present invention. Therefore, the present invention should be limited only as described in the appended claims.
Claims (25)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000069552A KR100353223B1 (en) | 2000-11-22 | 2000-11-22 | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000069552A KR100353223B1 (en) | 2000-11-22 | 2000-11-22 | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020039585A KR20020039585A (en) | 2002-05-27 |
KR100353223B1 true KR100353223B1 (en) | 2002-09-18 |
Family
ID=37479910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000069552A KR100353223B1 (en) | 2000-11-22 | 2000-11-22 | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100353223B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101994720B1 (en) * | 2013-08-06 | 2019-07-01 | 삼성전기주식회사 | Embedded Printed Circuit Board of Semiconductor and Method of Manufacturing the same |
-
2000
- 2000-11-22 KR KR1020000069552A patent/KR100353223B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20020039585A (en) | 2002-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6239488B1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
US6610558B2 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
KR100703012B1 (en) | Semiconductor package, stacked semiconductor package and methods of manufacturing the packages | |
KR100389314B1 (en) | Making method of PCB | |
KR970067788A (en) | Semiconductor device, manufacturing method and substrate frame | |
KR20000070443A (en) | Semiconductor wafer fabrication of inside-wrapped contacts for electronic devices | |
JP2011014644A (en) | Wiring board and manufacturing method thereof | |
KR100353223B1 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
KR20020000012A (en) | Method for manufacturing chip scale package having slits | |
KR100895820B1 (en) | Circuit substrate for semiconductor package, and method of manufacturing the same and semiconductor package having the circuit substrate | |
KR20020018116A (en) | Resin encapsulated bga-type semiconductor device and method for manufacturing the same | |
US20010012644A1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
JP2738203B2 (en) | Manufacturing method of printed wiring board | |
KR100420780B1 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
JPH10117057A (en) | Mounting method for printed board and printed board | |
US6890797B2 (en) | Method of making a surface mountable semiconductor device using a flexible foil and a semiconductor device obtained by means of said method | |
KR100339414B1 (en) | Forming method of pad using semiconductor power line analsis | |
KR20020074681A (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
KR100415239B1 (en) | Method for mounting a semiconductor chip on a substrate and semiconductor device adapted for mounting on a substrate | |
KR970003850A (en) | Method of forming multi-layer metal wiring of semiconductor device | |
KR100367809B1 (en) | Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate | |
JP3226010B2 (en) | Method of manufacturing film carrier for semiconductor device | |
KR100367808B1 (en) | Semiconductor Device and Contact-Forming Method Therefor | |
KR0152575B1 (en) | Ball grid array packing structure | |
KR100337180B1 (en) | Packaged semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050901 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |