Nothing Special   »   [go: up one dir, main page]

KR100332304B1 - Manufacturing method for multi-layer printed circuit board - Google Patents

Manufacturing method for multi-layer printed circuit board Download PDF

Info

Publication number
KR100332304B1
KR100332304B1 KR1019990019800A KR19990019800A KR100332304B1 KR 100332304 B1 KR100332304 B1 KR 100332304B1 KR 1019990019800 A KR1019990019800 A KR 1019990019800A KR 19990019800 A KR19990019800 A KR 19990019800A KR 100332304 B1 KR100332304 B1 KR 100332304B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
circuit board
printed circuit
forming
Prior art date
Application number
KR1019990019800A
Other languages
Korean (ko)
Other versions
KR19990073135A (en
Inventor
정해원
Original Assignee
정해원
주식회사 비아텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정해원, 주식회사 비아텍 filed Critical 정해원
Priority to KR1019990019800A priority Critical patent/KR100332304B1/en
Publication of KR19990073135A publication Critical patent/KR19990073135A/en
Application granted granted Critical
Publication of KR100332304B1 publication Critical patent/KR100332304B1/en

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE: A method for manufacturing a multi-layer PCB(Printed Circuit Board) is provided to reduce the size and weight by building up a conductive layer and an insulating layer on a removable layer and eliminating the removable layer. CONSTITUTION: Insulating layers(4,9) provided with via-holes(5,8,11) are formed on a substrate which is provided with a removable layer. Conductive layers(6,12) provided with a conductor pattern(13) having a predetermined shape are formed on the insulating layers(4,9). By repeating the two forming procedures, the insulating layers(4,9) and the conductive layers(6,12) are build up to a predetermined height. In order to connect the conductive layer(6,12) to each other, the via-holes(5,8,11) are filled with a conductive paste. Thereafter, the removable layer is eliminated.

Description

다층 인쇄회로기판 제조방법{Manufacturing method for multi-layer printed circuit board}Manufacturing method for multi-layer printed circuit board

본 발명은 다층 인쇄회로기판(Printed Circuit Board; 이하에서는 PCB라 칭함) 제조방법에 관한 것으로서, 특히 제거 가능한 층을 가진 기판 상에, 도체층과 절연층을 빌드-업(build-up)하고, 제거 가능한 층을 제거하여 기판을 분리해냄으로써, 더욱 박형화 및 경량화가 가능한 다층 PCB를 손쉽게 제조할 수 있는 다층 PCB 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer printed circuit board (hereinafter referred to as a PCB), in particular, on a substrate having a removable layer, a build-up of a conductor layer and an insulating layer, The present invention relates to a multilayer PCB manufacturing method that can easily manufacture a multilayer PCB that can be thinner and lighter by removing the substrate by removing the removable layer.

PCB는 현재 제조되고 있는 많은 분야의 전자제품의 가장 기초가 되는 부품으로서, 최근에는 보다 소형화를 위한 고밀도의 다층 PCB가 핸드폰, 노트북, 팜탑, 캠코더 등의 전자제품과, BGA(Ball Grid Array), CSP(Chip Scale Packaging), MCM(Multi Chip Module) 등과 같은 반도체용 패키지 기판에 많이 사용되고 있다. 상기 PCB는 더욱 경량화, 박형화 및 고다층화를 요구하고 있어, 빌드-업에 의한 제조방법을 택하고 있다.PCB is the most basic component of many fields of electronic products currently manufactured. In recent years, high-density multilayer PCBs for miniaturization have been developed for electronic products such as mobile phones, laptops, palmtops, camcorders, ball grid arrays (BGAs), It is widely used in package substrates for semiconductors such as chip scale packaging (CSP) and multi chip module (MCM). The PCB demands further weight reduction, thinning, and high multi-layer, so that the manufacturing method by build-up is taken.

도 1을 참고로 하여 종래의 빌드-업 방법에 의한 다층 PCB의 제조공정을 살펴보기로 한다. 다층 PCB를 빌드-업법으로 제조하기 위해서는 기본 기판(substrate)이 반드시 필요하다. 이 기본 기판은 일반적으로 양면 이상의 다층 PCB를 사용하고 있다. 상기 다층 PCB는 양면 PCB에 원하는 층의 단면 또는 양면기판을 적층하여 제조하고 있다(시퀀셜 적층법).Referring to Figure 1 will be described the manufacturing process of a multilayer PCB by a conventional build-up method. In order to manufacture a multilayer PCB by a build-up method, a substrate is essential. This basic substrate generally uses multilayer PCBs with more than two sides. The multilayer PCB is manufactured by stacking a single-sided or double-sided board of a desired layer on a double-sided PCB (sequential lamination method).

도 1에 도시한 종래의 실시 예에서, (A) 공정에서는 양면 동입힘 적층판(double sided copper clad laminate)을 기본기판으로 사용하고 있다. 상기 양면 동입힙 적층판은 양면에 동박(21)이 입혀져 있는 기판을 말한다.In the conventional embodiment shown in FIG. 1, in step (A), a double sided copper clad laminate is used as the base substrate. The said double-sided copper clad laminated board means the board | substrate with which copper foil 21 was coated on both surfaces.

(B) 공정에서는 상기 양면 동입힘 적층판 상면과 하면의 도체층을 접속하기 위해서 드릴로 관통구멍(23)을 뚫고, 상기 관통구멍의 내부에 도금(23a)을 실시하여 상, 하 도체층을 접속한다. 또한 상기 관통구멍(23)은 공동을 가지고 있으므로 충전제(25)로 상기 관통구멍을 채운다(plugging). 그리고 상, 하 양면의 동박을 원하는 형태로 에칭하여 소정 형상의 제 1도체패턴(21a)을 갖는 제 1도체층을 형성한다(imaging).In the step (B), the through holes 23 are drilled with a drill to connect the upper and lower conductor layers of the double-sided copper clad laminate, and plating is performed inside the through holes to connect the upper and lower conductor layers. do. The through hole 23 also has a cavity so that the through hole is filled with filler 25. The upper and lower copper foils are etched in a desired shape to form a first conductor layer having the first conductor pattern 21a of a predetermined shape.

(C) 공정에서는 기본 기판의 상, 하면에 RCC(Resin Coated Copper foil)를 압착하여 적층(Laminate)한다. 상기 RCC는 동박(26)의 일면에 접착성 절연수지(27)가 코팅되어 있는 것을 말한다.In the step (C), the resin is laminated by pressing Resin Coated Copper foil (RCC) on the upper and lower surfaces of the base substrate. The RCC refers to an adhesive insulating resin 27 coated on one surface of the copper foil 26.

(D) 공정에서는 적층된 RCC의 표면에 비아홀을 형성하기 위한 부분(26b)의 동박을 에칭하여 절연수지(27)를 노출시킨다.In the step (D), the copper foil of the portion 26b for forming the via hole on the surface of the laminated RCC is etched to expose the insulating resin 27.

(E) 공정에서는 상기 절연수지(27)에 레이저 드릴로 구멍을 뚫어 제 1도체층을 노출시키는 비아홀(29)을 형성한다.In the step (E), a via hole 29 is formed in the insulating resin 27 to expose the first conductor layer by drilling a hole in the insulating resin 27.

(F) 공정에서는 상기 비아홀의 내부에 도금(29a)을 실시하여, 상기 RCC의 동박에 의한 제 2도체층과 상기 제 1도체층을 접속한다.In the step (F), plating 29a is applied to the inside of the via hole to connect the second conductor layer made of copper foil of the RCC with the first conductor layer.

(G) 공정에서는 제 2도체층을 원하는 형태로 에칭하여 소정 형상의 제 2도체패턴(26a)을 형성한다.In the step (G), the second conductor layer is etched to a desired shape to form a second conductor pattern 26a having a predetermined shape.

(H) 공정에서는 상기 C 공정 내지 상기 E 공정을 반복해서 수행하여 제 3도체층(33) 및 제 3절연층(32)을 형성하고 비아홀(34)까지 가공한다.In the step (H), the steps C to E are repeated to form the third conductor layer 33 and the third insulating layer 32 and to process the via holes 34.

(I) 공정에서는 층간접속 및 부품의 실장을 위한 관통구멍(35)을 드릴로 뚫는다.In the step (I), the through hole 35 for interlayer connection and component mounting is drilled.

(J) 공정에서는 비아홀(34) 및 관통구멍(35)의 내부에 각각 도금(34a)(35a)을 실시하여 각 도체층간의 접속을 실시한다.In the step (J), plating (34a) and (35a) are applied to the inside of the via hole 34 and the through hole 35, respectively, to connect the conductor layers.

(K) 공정에서는 제 3도체층을 에칭하여 원하는 도체패턴(33a)을 형성한다.In the step (K), the third conductor layer is etched to form a desired conductor pattern 33a.

(L) 공정에서는 비아홀(34)을 충전제(39)로 채우고, 솔더 레지스트(40)를 도포(coating)한다. 상기 공정에서 비아홀(34) 구멍채움(plugging)은 실시하지 않는 경우도 있다.In the step (L), the via hole 34 is filled with the filler 39 and the solder resist 40 is coated. In the above process, the via hole 34 may not be plugged.

이상으로 양면 인쇄회로기판을 기본기판으로 하여 상면 및 하면에 각각 RCC를 적층하여 다층 인쇄회로기판을 제조하는 공정을 살펴보았다. 이와 같은 종래의 제조방법은 필수적으로 기본기판을 사용하는 구조로 되어 있다. 또한 레이저 드릴에 의해 비아홀이 가공되고 각 도체층은 이러한 비아홀의 도금에 의해 접속되는 것을 알 수 있다.In the above, the process of manufacturing a multilayer printed circuit board by stacking RCCs on the upper and lower surfaces, respectively, using the double-sided printed circuit board as a base substrate was described. Such a conventional manufacturing method is essentially a structure using a base substrate. In addition, it can be seen that via holes are processed by a laser drill and each conductor layer is connected by plating of such via holes.

전자제품의 추세를 감안해보면 더욱 소형화, 고밀도화, 박형화, 경량화 및 고다층화를 추구하고 있음을 알 수 있다. 그러나 상기의 종래 제조방법에 의하면 일정한 한계가 지적된다.Considering the trend of electronic products, it can be seen that the pursuit of further miniaturization, high density, thinness, light weight, and high multilayer. However, according to the above conventional manufacturing method, certain limitations are pointed out.

도 2를 참고로 하여 종래의 기술에 의해 완성된 다층 인쇄회로기판의 단면도를 보면서, 이러한 기술적인 문제를 살펴보기로 하자.With reference to Figure 2, while looking at the cross-sectional view of a multilayer printed circuit board completed by the prior art, let's look at this technical problem.

먼저, 소형화 및 고밀도화의 측면에서 고찰하여 보면, 종래의 방법에는 필수적으로 기본기판을 사용하고 있다. 이러한 기본기판을 사용하는 경우에는 상, 하면의 도체층을 접속하기 위하여 기본 기판을 관통하는 도금 관통구멍(41)이 필연적으로 요구되는 것을 알 수 있다.First, in view of miniaturization and high density, a conventional substrate is essentially used in the conventional method. In the case of using such a base substrate, it is understood that a plating through-hole 41 penetrating the base substrate is inevitably required in order to connect the upper and lower conductor layers.

최근 부품을 표면에 직접 실장하는 기술(SMT; Surface Mounting Technology)의 발달로 부품 실장 구멍(42)의 수는 줄어지고 있으나, 인쇄회로기판이 고다층화되면서 부품의 삽입이 없이 2층 이상의 도체층을 접속하기 위한 도금 관통구멍(43)과 완전히 관통하지 않고 도체층의 접속만을 위한 인터스티셜 비아홀(IVH; Interstitial Via Hole)(44)(45)의 수는 다층화되는 층수에 비례하여 증가하고 있다. 따라서 다층화시 이러한 도금 관통구멍의 증가는 고밀도화의 장애요인이 되고 있으며, 제조시간을 증가시키는 원인이 되고 있다.Recently, the number of component mounting holes 42 has been reduced due to the development of surface mounting technology (SMT). However, as the printed circuit board becomes more multilayered, two or more layers of conductors are inserted without inserting components. The number of interstitial via holes (IVH) 44 and 45 for connecting only the conductor layer without penetrating completely through the plated through hole 43 for connection is increasing in proportion to the number of layers to be multilayered. Therefore, the increase of the plated through-holes in the multilayered layer is a barrier to densification and increases the manufacturing time.

그리고 빌드-업법에 의해 제조된 층에서, 각각 독립적인 비아홀(46)은 제조시에 그다지 문제가 되지 않으나, 도금 관통구멍(44)과 비아홀(47)의 접속은 위치결정에 제한을 가지게 된다. 즉, 도금관통구멍의 상부(48)에 비아홀을 수직으로 설치할 수 없는 구조로 되어 있기 때문에 도금관통구멍(44)과 비아홀(47)은 일정거리(d)를 이격하여 위치하게 된다. 이러한 문제는 비아홀간(49)(50)의 접속에서도 나타나고 있음을 알 수 있다. 따라서 이러한 문제점은 다층 인쇄회로기판의 고밀도화에 장애요인이 되고 있음을 알 수 있다. 또한 비아홀(51)의 상부에 또 하나의 비아홀(52)이 위치하는 경우, 상부에 위치하는 비아홀의 직경이 더 커지게 되는 문제가 발생한다. 이러한 문제는 표면상의 밀도에 악영향을 주게 되므로 고밀도화에 또 하나의 장애요인이라 할 수 있다.And in the layer manufactured by the build-up method, each independent via hole 46 is not so much a problem at the time of manufacture, but the connection of the plating through hole 44 and the via hole 47 has a limitation in positioning. That is, since the via hole cannot be installed vertically in the upper portion 48 of the plated through hole, the plated through hole 44 and the via hole 47 are positioned at a distance d apart from each other. This problem can also be seen in the connection between the via holes 49 and 50. Therefore, it can be seen that this problem is a barrier to the densification of the multilayer printed circuit board. In addition, when another via hole 52 is positioned on the upper part of the via hole 51, a problem occurs in that the diameter of the via hole located at the upper part becomes larger. This problem is another obstacle to densification because it adversely affects the density on the surface.

그리고 소형화되면서 오히려 기능이 향상되는 전자제품의 추세를 고려해 보면 고밀도화에 한계가 있는 종래의 제조방법으로는 소형화의 측면에서도 일정한 한계가 지적되고 있는 것이다.In addition, considering the trend of electronic products that have improved functionality while being miniaturized, certain limitations have been pointed out in terms of miniaturization in the conventional manufacturing method, which has a limitation in densification.

박형화 및 경량화의 측면에서 고찰하여 보면, 종래의 제조방법에 의하면 기본 기판의 사용이 필수적인 것을 알 수 있다. 이는 빌드-업되는 층에 비해 상대적으로 두꺼운 층을 가지는 것을 알 수 있다. 따라서 이러한 기판의 존재에 따라 박형화에 한계가 노출되고 있으며, 이러한 문제는 상기 소형화의 문제와 더불어 경량화의 장애요인이라 할 수 있다.From the standpoint of thinning and weight reduction, it can be seen that the use of a basic substrate is essential according to the conventional manufacturing method. It can be seen that it has a relatively thick layer compared to the layer being built up. Therefore, the presence of such a substrate is exposed to the limit of thinning, and this problem can be said to be a barrier to weight reduction along with the problem of miniaturization.

또한 일정한 두께에 고다층화를 실현하기 위해서는 상기 박형화의 문제를 해결하지 않고서는 실현될 수 없으므로 고다층화부분에서도 일정한 한계가 노출되고 있다.In addition, in order to realize a high multilayer in a certain thickness, since it cannot be realized without solving the problem of the thinning, a certain limit is also exposed in the high multilayer layer.

이상에서 살펴본 바와 같이 종래의 다층 인쇄회로기판의 제조방법 및 구조에 의하면 제조공정에 걸리는 시간이 과다하게 소요되고 구조적으로 소형화, 고밀도화, 박형화, 경량화 및 다층화에 한계가 있는 단점이 있을 것이다.As described above, according to the manufacturing method and structure of the conventional multilayer printed circuit board, it takes a long time for the manufacturing process and there is a disadvantage in that the structural miniaturization, high density, thinness, light weight, and multilayer are limited.

따라서 본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 제 1목적은 전체적으로 박형화 및 경량화가 가능한 다층 인쇄회로기판의 제조방법을 제공하는 것이다.Accordingly, the present invention has been made to solve the above problems, and a first object of the present invention is to provide a method for manufacturing a multilayer printed circuit board which can be made thinner and lighter overall.

본 발명의 제 2목적은 전체적으로 고밀도화 및 소형화가 가능한 다층 인쇄회로기판의 제조방법을 제공하는 것이다.It is a second object of the present invention to provide a method for manufacturing a multilayer printed circuit board which can be made denser and miniaturized as a whole.

본 발명의 제 3목적은 상대적으로 빠른 시간 내에 원하는 층수의 빌드-업이가능한 다층 인쇄회로기판의 제조방법을 제공하는 것이다.It is a third object of the present invention to provide a method for manufacturing a multilayer printed circuit board which can build-up of a desired number of layers in a relatively fast time.

상기의 목적을 달성하기 위하여 본 발명의 일 실시 예에서는 제거 가능한 층을 가진 기판 상에, 적어도 한층 이상의 도체층 및 절연층으로 구성되는 다층 인쇄회로기판을 제조하는 과정과; 원하는 층수가 완성된 다음 상기 제거 가능한 층을 제거하여 다층 인쇄회로기판으로부터 기본기판을 분리해내는 과정을 포함하여 이루어진다.In order to achieve the above object, an embodiment of the present invention includes the steps of manufacturing a multilayer printed circuit board composed of at least one conductor layer and an insulating layer on a substrate having a removable layer; After the desired number of layers is completed, the step of removing the removable layer to separate the base substrate from the multilayer printed circuit board.

상기의 목적을 달성하기 위하여 본 발명의 다른 실시 예에서는 상기 기판이 분리된 다층 인쇄회로기판의 상, 하면 중 적어도 한 면에 도체층 및/또는 절연층을 한 층 이상 추가적으로 형성하는 과정을 더 포함하여 구성한다.In order to achieve the above object, another embodiment of the present invention further includes a process of additionally forming at least one conductor layer and / or insulation layer on at least one side of the upper and lower surfaces of the multilayer printed circuit board on which the substrate is separated. To configure.

상기 본 발명의 각 실시 예에 의하면, 기본적으로 기판이 없는 다층 인쇄회로기판을 제공할 수 있으므로, 더욱 박형화, 경량화가 가능한 다층 인쇄회로기판을 제공할 수 있게 된다.According to each embodiment of the present invention, it is possible to provide a multilayer printed circuit board without a substrate basically, it is possible to provide a multilayer printed circuit board that can be further thinner, lighter.

그리고 절연층에 형성되는 비아홀을 도전성 페이스트로 채워, 더욱 고밀도화 및 소형화되는 다층 인쇄회로기판을 제공할 수 있게 된다.In addition, the via hole formed in the insulating layer may be filled with a conductive paste to provide a multilayer printed circuit board having a higher density and a smaller size.

또한 내층의 도체패턴까지 도전성 페이스트로 형성하여, 더욱 신속하게 다층 인쇄회로기판을 제조할 수 있게 된다.In addition, since the conductive pattern of the inner layer is formed of a conductive paste, a multilayer printed circuit board can be manufactured more quickly.

도 1은 종래의 다층 PCB 제조 공정도1 is a conventional multilayer PCB manufacturing process diagram

도 2는 종래의 제조 공정에 의해 완성된 다층 PCB의 단면도2 is a cross-sectional view of a multilayer PCB completed by a conventional manufacturing process

도 3은 본 발명에 의한 제거 가능한 층을 가진 다층 PCB의 단면도3 is a cross-sectional view of a multilayer PCB with a removable layer in accordance with the present invention.

도 4는 본 발명의 일 실시 예에 의한 다층 PCB 제조 공정도Figure 4 is a multi-layer PCB manufacturing process according to an embodiment of the present invention

도 5는 본 발명의 일 실시 예에 의해 완성된 다층 PCB의 단면도5 is a cross-sectional view of a multi-layer PCB completed by an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

1 : 유공성 기판 1a : 다공성 기판1: porous substrate 1a: porous substrate

1b : 섬유망(또는 금속망) 기판 1c : 투광성 기판1b: fiber mesh (or metal mesh) substrate 1c: light transmissive substrate

2 : 용해성 층 2a : 분해성 층2: soluble layer 2a: degradable layer

3 : 기공 4, 9 : 절연층3: pore 4, 9: insulation layer

5, 8, 11 : 비아홀 6, 12 : 도체층5, 8, 11: Via hole 6, 12: Conductor layer

10 : 부품 실장구멍 13 : 도체패턴10 part mounting hole 13 conductor pattern

14 : 솔더 레지스트14: solder resist

이하에서, 도면에 도시된 실시 예를 참고로 하여, 본 발명에 대하여 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the embodiment shown in the drawings, the present invention will be described in more detail.

먼저, 도 3의 (A) 내지 (D)를 참고로 하여 제거 가능한 층을 가진 기판에 대하여 상세하게 설명하고자 한다.First, a substrate having a removable layer will be described in detail with reference to FIGS. 3A to 3D.

제거 가능한 층을 가진 기판은 제거 가능한 층(removable layer)과 이를 효과적으로 부착 및 제거하기 위한 기판으로 구성된다. 상기 제거 가능한 층을 구성하는 물질의 일 예로서는 용해성 물질을 사용할 수 있다. 구체적으로 예를 들면 물, 수용액 또는 특정 성분의 용제(solvent)에 용해되는 물질을 말한다.A substrate with a removable layer consists of a removable layer and a substrate for effectively attaching and removing it. As an example of the material constituting the removable layer, a soluble material can be used. Specifically, for example, the substance is dissolved in water, an aqueous solution, or a solvent of a specific component.

제거 가능한 층을 구성하는 물질의 다른 예로서는, 광에 의해 제거되는 물질을 사용할 수 있다. 구체적으로 예를 들면 자외선, 엑스-선(X-ray) 등의 특정 파장 및 특정 에너지를 가진 광에 의해 접착력을 상실하거나 기체로 분해되는 물질을 말한다.As another example of the material constituting the removable layer, a material removed by light can be used. Specifically, for example, a material that loses adhesion or is decomposed into a gas by light having a specific wavelength and specific energy, such as ultraviolet rays or X-rays.

또한 특정한 가스 분위기에서 제거될 수 있는 물질도 사용할 수 있음을 물론이다.It is of course also possible to use materials that can be removed in a particular gaseous atmosphere.

따라서 본 발명에 의한 제거 가능한 층은 일정한 분위기 하에서 화학적 또는 물리적인 반응에 의하여 제거할 수 있는 물질을 사용하는 것을 의미하고 있다.Therefore, the removable layer according to the present invention means using a material that can be removed by a chemical or physical reaction under a constant atmosphere.

이와 유사한 제거 가능한 층을 가진 기판은 제거 가능한 기판과 더불어 이미 국내 특허 출원서 제 10-1999-0000777호에 제안된 바가 있다. 상기 특허 출원서에서 제안된 제거 가능한 기판은 그 두께가 두꺼워서 용제를 사용하여 용해시키는 시간이 많이 소요될 수 있음을 알 수 있다. 또한 일반 기판 상에 제거 가능한 층을 가진 형태의 기판은, 용제가 기판을 통해 제거 가능한 층의 내부까지 침투하는데 시간이 많이 걸리는 구조로 되어 있는 것을 알 수 있다.Substrates with similar removable layers have already been proposed in Korean Patent Application No. 10-1999-0000777 along with removable substrates. It can be seen that the removable substrate proposed in the patent application may take a long time to dissolve using a solvent because of its thick thickness. In addition, it can be seen that a substrate having a removable layer on a general substrate has a structure that takes a long time for the solvent to penetrate through the substrate to the inside of the removable layer.

따라서 본 발명에서는 이러한 단점을 보완하여 더욱 효과적인 제거 가능한층을 가진 기판을 제공하고자 한다.Accordingly, the present invention seeks to provide a substrate having a more effective removable layer to compensate for these drawbacks.

도 3을 참고로 하여, 더욱 효과적인 제거 가능한 층을 가진 기판의 단면도를 보면서 구체적으로 설명하기로 한다.With reference to FIG. 3, the cross section of the substrate with the more effective removable layer will be described in detail.

제거 가능한 층을 가진 기판은 제거 가능한 층(2)과 이를 고정하기 위한 기판(1)(1a)(1b)(1c)으로 구성된다. 상기 제거 가능한 층(2)은 액상의 물질로 도포한 후 이를 건조 또는 경화시켜 형성할 수 있으며, 또한 필름형태의 물질을 압착하여 적층 또는 부착할 수도 있을 것이다. 따라서 상기 제거 가능한 층은 특정 기판의 상면에 제거 가능한 물질을 소정의 두께로 부착하여 형성된 층이라 할 수 있다.The substrate with the removable layer consists of the removable layer 2 and the substrates 1 (1a) (1b) 1c for fixing it. The removable layer 2 may be formed by applying a liquid material and then drying or curing the same, and may also laminate or attach a film by compressing the material. Therefore, the removable layer may be referred to as a layer formed by attaching a removable material to a predetermined thickness on a specific substrate.

상기 제거 가능한 층을 더욱 효과적으로 부착 또는 제거하기 위한 기판의 일예로서는, 다수의 기공을 가진 유공성 기판을 들 수 있다.An example of the substrate for more effectively attaching or removing the removable layer is a porous substrate having a plurality of pores.

상기 유공성 기판은, 다수의 기공을 통하여 상기 제거 가능한 층으로의 접근이 용이하므로 더욱 효과적으로 제거 가능한 층을 제거할 수 있을 것이다.The porous substrate will be able to remove the removable layer more effectively since it is easy to access the removable layer through a plurality of pores.

도 3의 (A)에서는 상기 유공성 기판의 일 예로서 다수개의 구멍을 가진 기판(1)을 보여주고 있다. 상기 구멍(3)은 드릴이나 천공 등의 방법으로 가공할 수 있으며, 구멍 크기와 형태 및 수량을 얼마든지 자유롭게 제조할 수 있다. 또한 제거 가능한 층(2)은 물리적 및/또는 화학적으로 제거가 가능한 물질로 이루어진 층으로서 상기 유공성 기판(1)상에 액상의 형태로 도포하거나 필름상의 형태로 적층하여 부착될 수 있다. 상기 구멍을 통하여 제거 가능한 층을 더욱 효과적으로 제거할 수 있을 것이다.3A illustrates a substrate 1 having a plurality of holes as an example of the porous substrate. The hole 3 can be processed by a method such as drilling or drilling, and can be freely manufactured in any size, shape, and quantity of holes. In addition, the removable layer 2 is a layer made of a material that is physically and / or chemically removable, and may be applied to the porous substrate 1 in a liquid form or laminated in a film form. Through the holes, the removable layer may be more effectively removed.

상기 유공성 기판의 다른 예로서는 도 3의 (B)에서와 같이, 소결판이나 석고판과 같은 다공성을 가진 기판(1a)을 사용할 수 있다. 상기 소결판(또는 석고판)은 미세한 기공을 가지고 있어, 이를 통해 제거 가능한 층을 더욱 효과적으로 제거할 수 있을 것이다. 또한 상기 소결판(또는 석고판)과 같은 유공성 기판은 내열성이 강하므로 세라믹(소결) 인쇄회로기판처럼 내열성이 요구되는 인쇄회로기판의 제조에 사용될 수 있다.As another example of the porous substrate, as shown in FIG. 3B, a substrate 1a having a porosity such as a sintered plate or a gypsum plate may be used. The sintered plate (or gypsum plate) has fine pores, through which the removable layer may be more effectively removed. In addition, since the porous substrate such as the sintered plate (or gypsum plate) has a high heat resistance, it can be used for the manufacture of a printed circuit board requiring heat resistance like a ceramic (sintered) printed circuit board.

또한 유공성 기판의 다른 예로서는 도 3의 (C)에서와 같이, 섬유망이나 금속망(1b)을 사용할 수도 있다. 상기 섬유(또는 금속망)도 많은 기공을 가지고 있어, 이를 통해 제거 가능한 층(2)을 더욱 효과적으로 제거할 수 있을 것이다. 단, 상기 섬유(또는 금속망)의 형태를 가지는 기판은 유연성이 있으므로 소정 형상의 프레임(고정틀)에 고정하거나 또는 내부까지 제거 가능한 물질을 함침시켜 일정형태로 고화시켜 사용해야 할 것이다.In addition, as another example of the porous substrate, as shown in FIG. 3C, a fiber net or a metal net 1b may be used. The fibers (or metal mesh) also have many pores, which will allow for more effective removal of the removable layer 2. However, since the substrate having the form of the fiber (or the metal mesh) is flexible, it should be fixed to a frame (fixing frame) of a predetermined shape or impregnated with a material that can be removed to the inside to solidify to a certain form.

또한 상기 제거 가능한 층(2)은 광에 의해 제거 가능한 광분해성 물질로 된 층(2a)로 이루어질 수 있으므로, 이 경우 도 3의 (D)에서와 같이, 상기 광분해성 층(2a)을 위한 기판의 일 예를 보면, 유리와 같이 투광성이 있는 기판(1c) 상에 제거 가능한 층을 도포하여 제거 가능한 기판을 구성할 수 있다. 상기 광에 의해 제거가 가능한 층(2a)은 액상이나 필름상의 물질로도 구성할 수 있다. 상기 제거 가능한 층(2a)의 제거는 부착성이 있는 기판을 투과하는 특정한 광에 의해 효과적으로 제거될 수 있을 것이다.The removable layer 2 may also consist of a layer 2a of photodegradable material that is removable by light, in this case a substrate for the photodegradable layer 2a, as in FIG. As an example, the removable substrate may be applied to the light-transmissive substrate 1c such as glass to form a removable substrate. The layer 2a that can be removed by the light may be formed of a liquid or film-like material. Removal of the removable layer 2a may be effectively removed by specific light passing through the adherent substrate.

상기 각 제거 가능한 층을 가진 기판의 각 실시 예에 의하면 제거 가능한 층을 더욱 효과적으로 제거하기 위한 기판으로 구성되어 있음을 알 수 있다. 즉, 다수개의 구멍을 가진 기판(1) 및 소결판(또는 석고판)과 같은 다공성 기판(1a), 그리고 섬유망(또는 금속망)과 같은 망사형 기판(1b)은 공통적으로 유공성이 있어 각종 유체의 출입이 자유로운 것을 알 수 있다. 따라서 이후 기판 제거 작업 시에 사용되는 용제는 이러한 기공을 통하여 제거 가능한 층으로의 접근이 유리하므로 제거 가능한 층을 손쉽게 제거할 수 있음을 알 수 있다.According to each embodiment of the substrate having each of the removable layers, it can be seen that the substrate is configured to remove the removable layer more effectively. That is, the substrate 1 having a plurality of holes, the porous substrate 1a such as the sintered plate (or gypsum plate), and the mesh type substrate 1b such as the fiber network (or the metal mesh) have a common porosity and are various. It can be seen that the fluid is freely accessible. Therefore, it can be seen that the solvent used in the subsequent substrate removal operation is advantageous to access the removable layer through these pores, so that the removable layer can be easily removed.

또한 투광성 기판을 사용하는 경우는 당연히 제거 가능한 층까지 빛의 출입이 자유로우므로 손쉽게 제거 가능한 층을 제거할 수 있을 것이다. 물론 이 경우, 제거 가능한 층은 광에 의해 제거되는 물질로 구성되어 있어야 함은 당연하다.In addition, in the case of using a light-transmissive substrate, light can be easily removed to the removable layer, so that the easily removable layer can be removed. Of course, in this case, the removable layer must be made of a material which is removed by light.

이하에서는 도 4의 (A)공정 내지 (J)공정을 참고로 하여 본 발명의 일 실시 예에 대하여 더욱 상세하게 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in more detail with reference to steps (A) to (J) of FIG. 4.

(A) 공정에서는 다층 인쇄회로기판을 제조하기 위한 기본 기판으로 다수의 구멍(3)을 가진 유공성 기판(1)과, 용해 제거 가능한 층(2)을 사용하는 경우를 예로 들고 있다. 상기 제거 가능한 층은 액상이나 필름상의 물질을 유공성 기판 위에 도포하거나 적층시켜 부착될 수 있다. 또한 상기 제거 가능한 층은 일정한 분위기 하에서 용해 가능한 물질을 비롯하여 화학적 및/또는 물리적인 반응에 의하여 제거할 수 있는 물질을 사용하는 것도 가능함은 물론이다.In the step (A), the porous substrate 1 having a plurality of holes 3 and the dissolvable layer 2 are used as basic substrates for manufacturing a multilayer printed circuit board. The removable layer may be attached by applying or laminating a liquid or film-like material on the porous substrate. In addition, the removable layer may be a material that can be removed by chemical and / or physical reactions, including a material that can be dissolved under a certain atmosphere.

또한 상기 유공성 기판은 다수의 관통구멍을 가진 기판으로 소결판(또는 석고판)과 같은 다공성 기판이나 섬유(또는 금속망)도 사용할 수 있음은 물론이며, 또한 제거 가능한 층이 특정한 광에 의해 제거되는 물질을 사용하는 경우에는 투광성이 있는 기판을 사용할 수 있다.In addition, the porous substrate may be a substrate having a plurality of through holes, and a porous substrate such as a sintered plate (or gypsum plate) or a fiber (or metal mesh) may also be used, and the removable layer may be removed by a specific light. In the case of using a material, a light-transmissive substrate may be used.

본 발명에 의한 다층 인쇄회로기판 제조방법은 상기 제거 가능한 층 상부에 절연층이나 도체층 중 어떤 층이든지 원하는 층부터 형성이 가능하다. 제품의 특성과 작업의 편이성을 고려하여 적절한 층부터 형성할 수 있다. 본 실시 예에서는 제거 가능한 층 상부에 제 1절연층(4)부터 먼저 형성하는 예를 보여주고 있다.In the method of manufacturing a multilayer printed circuit board according to the present invention, any of an insulating layer and a conductor layer can be formed from a desired layer on the removable layer. The proper layer can be formed by considering the properties of the product and the ease of operation. In this embodiment, the first insulating layer 4 is first formed on the removable layer.

(B) 공정에서는 상기 제거 가능한 층(2)에 제 1절연층(4)을 형성한다. 상기 절연층을 구성하는 절연재료는, 일 예로서 필름 형태로 된 절연재료를 사용할 수 있다. 상기 필름 형태의 절연재료는 로울러나 압착기와 같은 적층장치(laminator)로 적층할 수 있다. 또한 상기 적층공정에서는 밀착성을 증대시키기 위해 진공상태를 가하여 적층할 수도 있다.In the step (B), the first insulating layer 4 is formed on the removable layer 2. As an insulating material constituting the insulating layer, an insulating material in the form of a film may be used as an example. The insulating material in the form of a film may be laminated by a laminator such as a roller or a press. In addition, in the lamination step, it may be laminated by applying a vacuum state to increase the adhesion.

또한 상기 절연층을 구성하는 절연재료의 다른 예로서 액상의 절연재료를 도포하거나 인쇄하여 절연층을 형성할 수도 있다.As another example of the insulating material constituting the insulating layer, an insulating layer may be formed by coating or printing a liquid insulating material.

그리고 상기 액상 또는 필름 형태의 절연재료는 감광성(사진 현상형) 특성을 가진 재료를 사용할 수 있다. 즉, 특정한 빛(또는 자외선)을 마스크를 통해 노광하고 노광된 형태나 역상(negative)의 형태로 현상할 수 있는 재료라 할 수 있다.In addition, the insulating material in the liquid or film form may use a material having photosensitive (photo developing) characteristics. That is, the material may be a material capable of exposing a specific light (or ultraviolet) through a mask and developing it in an exposed form or a negative form.

따라서 상기 제거 가능한 층 상부에는 액상의 절연재료를 도포 또는 인쇄할수 있고, 필름형태의 절연재료를 적층하여 절연층을 형성할 수도 있다. 또한 최근에 개발된 열경화성 절연재료(Thermal curable dielectric)나 종래의 제조방법에서 설명되었던 RCC를 적층하는 것도 가능하므로, 다층 인쇄회로기판 제조에 사용되고 있는 어떠한 절연재료도 사용이 가능함은 물론이다.Therefore, a liquid insulating material may be applied or printed on the removable layer, or an insulating layer may be formed by stacking an insulating material in the form of a film. In addition, since it is also possible to laminate a recently developed thermal curable dielectric material or an RCC described in a conventional manufacturing method, any insulating material used for manufacturing a multilayer printed circuit board may be used.

(C) 공정에서는 층간 접속을 위한 비아홀(5)을 가공하는 공정을 보여주고 있다. 이는 다층 인쇄회로기판에서 2층 이상의 서로 다른 도체층을 전기적으로 접속하기 위한 비아홀로서, 다층 인쇄회로기판의 제조시 가장 중요한 부분이라 할 수 있다. 상기 공정에서 감광성을 가진 절연재료를 사용할 경우에서는 노광 및 현상에 의한 방법(포토비아법)을 사용할 수가 있다. 상기 비아홀 형성과정을 구체적으로 설명하면 먼저 소정의 마스크를 이용한 노광을 실시한다. 이때 광에 노출된 부분은 물리적 또는 화학적인 특성이 달라지게 된다. 다음으로 광에 노출되지 않은 부위를 현상하여 소정의 비아홀을 형성한다.In step (C), a step of processing the via holes 5 for interlayer connection is shown. This is a via hole for electrically connecting two or more different conductor layers in a multilayer printed circuit board, and may be said to be the most important part in manufacturing a multilayer printed circuit board. In the case where an insulating material having photosensitivity is used in the above step, a method by exposure and development (photovia method) can be used. The via hole forming process will be described in detail. First, exposure using a predetermined mask is performed. At this time, the part exposed to light will have a different physical or chemical properties. Next, a portion not exposed to light is developed to form a predetermined via hole.

또한 감광성을 가진 절연재료도 레이저 드릴로 비아홀 가공이 가능한 특성을 가지고 있다. 따라서 종래의 다층 인쇄회로기판 제조방법에 소개되었던 레이저 드릴을 사용할 수도 있을 것이며, 향후 얼마든지 다양한 방법으로도 가공될 수 있을 것이다. 그 뿐만 아니라 본 발명에 의한 각 실시 예에서는 이러한 방법 중 어떤 방법으로도 가공이 가능하며, 특히 감광성 절연 재료를 사용할 때에는 사진 현상법을 적용할 수 있음을 알 수 있다.In addition, the photosensitive insulating material has a feature that can be processed via holes with a laser drill. Therefore, the laser drill introduced in the conventional method of manufacturing a multilayer printed circuit board may be used, and may be processed in various ways in the future. In addition, it can be seen that each embodiment according to the present invention can be processed by any of these methods, and in particular, when the photosensitive insulating material is used, a photo developing method can be applied.

(D) 공정에서는 도전성 페이스트(conductive paste; 5a)를 사용하여, 상기 비아홀(5)을 채우는 공정과 상기 제 1절연층(4) 상에 도체패턴(6)을 형성하는 공정을 보여주고 있다. 상기 공정들은 별개로 실시할 수도 있으나, 동시에 실시할 수도 있다. 여기서 도전성 페이스트는 도전성을 가지고 있는 금속분말과 폴리머(polymer) 및 희석제(thiner) 등으로 혼합된 물질을 말하며, 예를 들면 실버 페이스트(silver paste), 골드 페이스트(gold paste), 카퍼 페이스트(copper paste) 등과 같이 인쇄회로기판 제조시 도체의 재료로 많이 사용되는 물질을 말한다.In the step (D), a step of filling the via hole 5 using a conductive paste 5a and a step of forming the conductor pattern 6 on the first insulating layer 4 are shown. The steps may be performed separately, or may be performed simultaneously. Here, the conductive paste refers to a material mixed with a conductive metal powder, a polymer, a thinner, and the like, and for example, silver paste, gold paste, and copper paste. It refers to a material that is often used as a material for conductors in the manufacture of printed circuit boards.

상기 도전성 페이스트는 실크스크린 인쇄법이나 메탈 마스크 등으로 상기 비아홀(5)을 채울 수 있으며, 상기 비아홀을 채우면서 소정의 형상을 가진 도체패턴(6)을 동시에 인쇄할 수 있다. 또한 비아홀을 채우는 공정에서 내부에 기포나 공동을 만들지 않기 위해서는 진공상태를 가하여 신뢰도를 증가시킬 수도 있다. 그리고 상기 도전성 페이스트로 형성된 비아홀이나 도체패턴은 도전성 페이스트의 사양에 준하는 일정한 조건으로 경화시키는 공정이 추가된다.The conductive paste may fill the via hole 5 using a silk screen printing method or a metal mask, and simultaneously print the conductive pattern 6 having a predetermined shape while filling the via hole. In addition, in order to avoid bubbles or cavities inside the via hole filling process, a vacuum may be applied to increase reliability. In addition, a step of curing the via hole or the conductor pattern formed of the conductive paste under certain conditions in accordance with the specification of the conductive paste is added.

또한 도체패턴을 형성하는 다른 예로서 동박을 적층하거나 도금을 실시할 수도 있다. 즉, 도전성 페이스트로 비아홀을 채우고 동박을 압착하여 적층하거나 무전해도금 및 전기도금을 패널도금하여 도체층을 형성하고 에칭을 실시하여 소정의 도체패턴을 형성할 수 있다.Moreover, as another example of forming a conductor pattern, copper foil may be laminated or plating may be performed. That is, the via hole may be filled with a conductive paste and the copper foil may be compressed and laminated, or the plated layer may be formed by electroless plating and electroplating to form a conductor layer, and then a predetermined conductor pattern may be formed by etching.

이상과 같이 각각 1층의 도체층과 절연층을 구비하는 단면 인쇄회로기판이 완성되었다. 또한 상기 절연층(4)에는 층간 접속을 위한 비아홀(5)이 존재하고 있음을 볼 수 있다. 본 발명에 의한 비아홀(5)은 도전성 페이스트로 채워져 있는 것을 알 수 있으며, 도체패턴의 형성과정은 도전성 페이스트나 동박 또는 도금 등의 다양한 방법으로도 적용이 가능함을 알 수 있다.As described above, the single-sided printed circuit board having one conductor layer and one insulation layer is completed. In addition, it can be seen that the via layer 5 exists for the interlayer connection in the insulating layer 4. It can be seen that the via hole 5 according to the present invention is filled with a conductive paste, and the formation process of the conductor pattern can be applied by various methods such as conductive paste, copper foil, or plating.

(E) 공정에서는 상기 (C) 공정과 (D) 공정을 반복 수행하는 것에 의해 빌드-업되는 다층화 공정이 수행된다. 본 발명의 실시 예에서는 원하는 층수의 절연층과 도체층을 빌드-업한 후 도전성 페이스트로 채워진 비아홀(8)을 구비하는 제 5절연층(9)으로 마감되어 있음을 알 수 있다. 물론 다층화 공정의 마지막 공정은 절연층이나 도체층 중 원하는 층으로도 마감될 수 있다. 즉, 상기 제 5절연층(9) 상부에 또 하나의 도체층을 형성할 수 있음은 당연하다.In the step (E), a multi-layered step of building-up is performed by repeating the steps (C) and (D). In the embodiment of the present invention, it can be seen that after the build-up of the insulating layer and the conductor layer having the desired number of layers, the finish is finished with the fifth insulating layer 9 having the via holes 8 filled with the conductive paste. Of course, the last step of the multilayering process may be finished with the desired layer of insulating layer or conductor layer. That is, it is natural that another conductor layer may be formed on the fifth insulating layer 9.

(F) 공정에서는 제거 가능한 층(2)을 제거하여 상기 형성된 다층 인쇄회로기판으로부터 유공성 기판(1)을 분리하는 과정을 보여주고 있다. 상기 제거 가능한 층(2)은 유공성 기판(1)의 기공(3)을 통해 효과적으로 제거될 수 있을 것이다. 본 발명에서의 제거 가능한 층으로 용해성 기판을 사용한 경우에는, 해당 용제를 이용하여 용해시키는 것에 의하여 제거될 수 있을 것이다. 상기 용제는 기공(3)을 통하여 원할하게 출입이 자유로우므로 상기 제거 가능한 층을 더욱 효과적으로 용해시켜 제거시킬 수 있을 것이다.In the step (F), a process of separating the porous substrate 1 from the formed multilayer printed circuit board by removing the removable layer 2 is shown. The removable layer 2 may be effectively removed through the pores 3 of the porous substrate 1. When a soluble substrate is used as the removable layer in the present invention, it may be removed by dissolving using the solvent. Since the solvent is free to enter and exit smoothly through the pores (3) will be able to more effectively dissolve and remove the removable layer.

또한 제거 가능한 층의 제거는 원하는 층수가 완성된 후 언제든지 제거가 가능하므로 상기 (D) 공정에서 1층의 인쇄회로기판이 완성된 후에도 제거가 가능함은 물론이다.In addition, the removal of the removable layer can be removed at any time after the desired number of layers is completed, it is also possible to remove even after the completion of the printed circuit board of the first layer in the step (D).

상기와 같이 분리된 후, 상기 인쇄회로기판의 상면(a) 또는 하면(b) 중 적어도 한 면에 추가적으로 절연층이나 도체층을 1층 이상 적층하거나 빌드-업하여 보다 다층의 인쇄회로기판을 제조할 수도 있다.After the separation, the multilayer printed circuit board is manufactured by stacking or building up at least one insulating layer or conductor layer on at least one of the upper surface (a) or the lower surface (b) of the printed circuit board. You may.

(G) 공정에서는 전자부품을 부착하기 위한 부품 구멍(10)을 드릴로 가공한다. 종래의 기술에서는 본 부품을 위한 관통구멍 뿐만 아니라 단지 층간 접속을 위한 비아홀(11)도 드릴로 가공하였으나, 본 발명에 의한 제조공법에서는 이미 도전성 페이스트로 채워져서 내층의 도체층까지 층간 접속이 완료되어 있으므로, 층간 접속을 위한 비아홀은 드릴로 가공하지 않는 것을 알 수 있다.In the step (G), the component hole 10 for attaching the electronic component is drilled. In the prior art, not only the through-holes for this component but also the via-holes 11 for the interlayer connection were drilled, but in the manufacturing method according to the present invention, the interlayer connection to the inner conductor layer is already filled with the conductive paste. Therefore, it can be seen that via holes for interlayer connection are not drilled.

(H) 공정에서는 상기 형성된 다층 인쇄회로기판의 최외각 상, 하면 및 관통구멍에 패널도금을 실시한다. 상기 패널도금은 무전해도금 및 전기도금에 의해 원하는 두께로 도체층(12)을 형성할 수 있을 것이다.In step (H), panel plating is performed on the outermost upper, lower surfaces, and through holes of the formed multilayer printed circuit board. The panel plating may form the conductor layer 12 to a desired thickness by electroless plating and electroplating.

또한 (I) 공정에서는 상기 패널 도금에 의해 형성된 최외각 상, 하면의 도체층(12)을 원하는 모양으로 에칭하여 소정 형상의 도체패턴(13)을 완성한다.In the step (I), the conductor layer 12 on the outermost upper and lower surfaces formed by the panel plating is etched into a desired shape to complete the conductor pattern 13 having a predetermined shape.

그리고 (J) 공정에서는 솔더 레지스트(14)를 도포하면서 6층의 도체층을 구비하는 다층 인쇄회로기판이 완성된다.In the step (J), a multilayer printed circuit board having six conductive layers is completed while applying the solder resist 14.

또한 도면으로는 도시되지 않았으나, 이상의 본 발명에서는 특히, 상기 각 공정에서 만들어지는 도체층 및 절연층 중에서 적어도 한 층 이상의 층에 프린트 부품을 하나 이상 장착하여 형성하는 것도 가능하다. 상기 프린트 부품은 예를 들어 p형 반도체 또는 n형 반도체 등을 원하는 형태로 적층 및 조합하여 만들 수 있는 저항이나 트랜지스터 등의 능동소자나 하이브리드 소자 등이 있을 수 있다.In addition, although not shown in the drawings, in the present invention, in particular, it is also possible to form one or more printed parts on at least one or more layers of the conductor layer and the insulating layer produced in the above steps. The printed component may include, for example, an active device such as a resistor or a transistor, a hybrid device, or the like, which may be formed by stacking and combining a p-type semiconductor, an n-type semiconductor, or the like in a desired form.

이상과 같은 과정을 통하여 완성된 다층 인쇄회로기판의 단면이 도 5에 도시되어 있다. 도시한 바와 같이 다층 인쇄회로기판을 제조하기 위해 처음에 사용되었던 기본 기판이 없음을 알 수 있다. 물론 상기 기판은 도 4에서의 (F) 공정에서 제거된 것이다. 따라서 전체적으로 종래의 제조공법보다 박형화 및 경량화되는 다층 인쇄회로기판을 제공할 수 있음을 알 수 있다.A cross section of the multilayer printed circuit board completed through the above process is shown in FIG. 5. As shown, it can be seen that there is no basic substrate that was initially used to manufacture a multilayer printed circuit board. Of course, the substrate is removed in the process (F) in FIG. Therefore, it can be seen that a multilayer printed circuit board can be provided that is thinner and lighter than a conventional manufacturing method.

상기 다층 인쇄회로기판의 도체층을 살펴보면, 내층은 도전성 페이스트로 형성된 4개의 도체층(e2)(e3)(e4)(e5)이 형성되어 있고, 외층은 제 1도체층(e1)과 제 6도체층(e6)으로서 도금에 의해 형성된 것이다. 각각의 도체층 사이에는 소정의 비아홀을 구비하는 5개의 절연층(d1)(d2)(d3)(d4)(d5)으로 구성되어 있다. 따라서 도 5에서는 표면 도체층을 포함하여 6층으로 이루어진 다층 인쇄회로기판이 도시되어 있음을 알 수 있다.Looking at the conductor layer of the multilayer printed circuit board, the inner layer is formed of four conductive layers (e2) (e3) (e4) (e5) formed of a conductive paste, and the outer layers are the first conductor layer (e1) and the sixth layer. The conductor layer e6 is formed by plating. Each conductive layer is composed of five insulating layers d1 (d2) (d3) (d4) and d5 having predetermined via holes. Therefore, in FIG. 5, it can be seen that a multilayer printed circuit board having six layers including a surface conductor layer is illustrated.

이번에는 비아홀의 구조를 살펴보기로 한다. 먼저 도금 관통구멍(h)은 부품 구멍으로서 드릴로 관통후 도금되어 있음을 볼 수 있다. 이와는 별도로 부품의 장착이 없이 층간 접속을 위한 관통구멍(h2)과 내부에서 층간 접속을 하는 인터스티셜 비아홀(h3)은 빌드-업되면서 도전성 페이스트로 채워져 있음을 볼 수 있다.Now let's look at the structure of the via hole. First, it can be seen that the plated through-hole h is plated after being drilled through as a part hole. Separately, it can be seen that the through-hole h2 for interlayer connection and the interstitial via hole h3 for interlayer connection therein are built-up and filled with conductive paste without mounting components.

또한 종래의 공법에 의한 도 2에서는 인터스티셜 비아홀(44)과 비아홀(47)의 접속에서는 실현 불가능했던 수직방향의 층간 접속이 상기 도 5의 인터스티셜 비아홀(h3)의 상, 하부에 직선상으로 하나의 비아홀(h3a)(h3b)로 존재하고 있음을 알 수 있다. 또한 종래의 공법에서는 실현하기 힘든 비아홀 간의 수직접속(h4)(h4a)도 가능하게 되어 있음을 볼 수 있다.In addition, in FIG. 2 according to the conventional method, the vertical interlayer connection, which is not feasible in the connection of the interstitial via hole 44 and the via hole 47, is a straight line above and below the interstitial via hole h3 of FIG. 5. It can be seen that there exists one via hole h3a and h3b. In addition, it can be seen that the vertical connection (h4) (h4a) between the via holes, which is difficult to realize in the conventional method, is also possible.

따라서 종래의 공법보다 내부 면적을 효율적으로 사용이 가능하여 더욱 고밀도화 및 소형화되는 다층 인쇄회로기판을 제공할 수 있다.Therefore, it is possible to use the internal area more efficiently than the conventional method, it is possible to provide a multilayer printed circuit board that is more dense and miniaturized.

또한 본 발명에서는 부품의 실장이 없는 비아홀들은 빌드-업되면서 동시에 생성하게 되므로 드릴 및 도금 공정의 단축으로 제조시간을 단축할 수 있음을 알 수 있다. 또한 내층 도체패턴까지 도전성 페이스트로 제조하고 외층만 도금을 실시함으로서 더욱 제조시간이 단축됨을 알 수 있다.In addition, in the present invention, since the via holes without mounting of the parts are simultaneously generated during build-up, it can be seen that the manufacturing time can be shortened by shortening the drilling and plating process. In addition, it can be seen that the manufacturing time is further shortened by manufacturing the conductive layer to the inner layer conductive pattern and plating only the outer layer.

다음에는 본 발명의 기본적인 기술적 범위 내에서 변형 가능한 다른 실시 예에 대하여 살펴보기로 한다.Next, other embodiments that can be modified within the basic technical scope of the present invention will be described.

본 발명의 변형 가능한 다른 실시 예로 다층 인쇄회로기판의 제조기술로 적용 가능한 프린트 부품에 대하여 설명하기로 한다. 상기 프린트 부품은 프린트 기술에 의하여 형성된 전자부품으로서 프린트 코일, 프린트 저항, 캐패시터, 스트립 라인 등과 같은 독립적인 능동소자 또는 하이브리드 IC와 같이 독립적인 소자들이 조합된 전자부품으로서 전자회로를 구성하는 부품들이다.Another embodiment of the present invention will be described with respect to the printed component applicable to the manufacturing technology of the multilayer printed circuit board. The printed component is an electronic component formed by a printing technology, which is an independent active element such as a print coil, a print resistor, a capacitor, a strip line, or the like, or an electronic component that combines independent elements such as a hybrid IC.

따라서 본 발명에 의한 다층 인쇄회로기판 제조공정에서 임의의 층에 이러한 프린트 부품까지 동시에 형성할 수 있다. 즉 본 발명에 의한 다층 인쇄회로기판 제조시 최하층 또는 중간층 및 최상층 중에서 적어도 한층 이상의 층에 상기와 같은 프린트 부품을 하나 이상 장착하여 제조할 수 있으며, 이러한 방법으로 다수의 부품을 장착할 경우 단순한 다층 인쇄회로기판으로서의 역할뿐만 아니라 기능을 추가한 전자제품의 제조가 가능하게 된다.Therefore, in the multilayer printed circuit board manufacturing process according to the present invention, it is possible to simultaneously form such a printed component on any layer. That is, when manufacturing a multilayer printed circuit board according to the present invention, at least one or more of the above-described printed parts may be mounted on at least one layer among the lowermost layer, the middle layer, and the uppermost layer. It becomes possible to manufacture electronic products with added functions as well as a circuit board.

이상에서 살펴본 바와 같이 본 발명에 의하면 제거 가능한 층을 가진 기판을 사용하고 있다. 상기 제거 가능한 층 상부에는 적어도 한층 이상의 절연층 및 도체층으로 구성되는 인쇄회로기판을 제조하고 제거 가능한 층을 제거하여 분리하는 과정을 기술적인 요지로 하고 있으며, 분리된 인쇄회로기판의 상, 하면 중 적어도 한 면에 도체층 및/또는 절연층을 한 층 이상 추가적으로 형성하는 과정을 더 포함하고 있다.As described above, according to the present invention, a substrate having a removable layer is used. Technical process is to manufacture a printed circuit board composed of at least one insulating layer and a conductor layer on the removable layer and to remove and remove the removable layer, the upper and lower middle of the separated printed circuit board The method further includes forming at least one conductor layer and / or an insulation layer on at least one side.

그리고 본 발명에 의한 실시 예에서는 도전성 페이스트를 사용하여 비아홀을 채우고 있으며, 내층 도체층까지 형성할 수 있음을 알 수 있다. 또한 상기 다층 인쇄회로기판 제조시 임의의 층에 하나 이상의 프린트 부품을 동시에 장착하여 제조할 수 있음을 알 수 있다.In the embodiment of the present invention, the via hole is filled using the conductive paste, and it can be seen that the inner conductor layer can be formed. In addition, it can be seen that the multilayer printed circuit board may be manufactured by simultaneously mounting one or more printed parts on an arbitrary layer.

이상에서 살펴본 바와 같이 본 발명에 의하면, 기본 기판이 없는 다층 인쇄회로기판을 제공할 수 있고, 아울러 작업의 기본 기판으로 사용되었던 제거 가능한 층을 가진 기판을 분리하는 것에 의하여 더욱 박형화, 경량화가 가능한 다층 인쇄회로기판을 제공할 수 있을 것이다.As described above, according to the present invention, it is possible to provide a multilayer printed circuit board without a base substrate, and to further thinner and lighter weight by separating a substrate having a removable layer that has been used as a base substrate for work. It may be possible to provide a printed circuit board.

또한 본 발명에 의한 제조방법에서 비아홀을 도전성 페이스트로 채우는 방법을 선택하면 더욱 고밀도화 및 소형화되는 다층 인쇄회로기판을 신속하게 제공할 수 있을 것이다.In addition, if the method of filling the via hole with the conductive paste is selected in the manufacturing method according to the present invention, it will be possible to quickly provide a multilayer printed circuit board with higher density and smaller size.

그리고 본 발명에서는 부품의 실장이 없는 비아홀들은 빌드-업되면서 동시에 생성하게 되므로 드릴 및 도금공정의 단축으로 제조시간을 단축할 수 있음을 알 수 있다. 또한 내층 도체패턴까지 도전성 페이스트로 제조하고 외층만 도금을 실시함으로서 더욱 제조시간이 단축됨을 알 수 있을 것이다.In the present invention, since the via holes without mounting of the parts are simultaneously generated while being built up, it can be seen that the manufacturing time can be shortened by shortening the drilling and plating process. In addition, it can be seen that the manufacturing time is further shortened by manufacturing the conductive layer up to the inner layer conductive pattern and plating only the outer layer.

또한 상기 다층 인쇄회로기판 제조시 임의의 층에 하나 이상의 프린트 부품을 동시에 장착하여 제조하여 단순한 다층 인쇄회로기판으로서의 역할뿐만 아니라 기능을 추가한 전자제품의 제조가 가능하게 됨을 알 수 있다.In addition, it can be seen that the manufacture of the multilayer printed circuit board by simultaneously mounting one or more printed parts on a predetermined layer enables the manufacture of an electronic product having a function as well as a simple multilayer printed circuit board.

Claims (29)

청구항1는 삭제 되었습니다.Claim 1 has been deleted. 유공성 기판과 상기 유공성 기판에 부착 또는 제거될 수 있는 제거 가능한 층으로 형성된 제거 가능한 층을 가진 기판 상에, 도체층 및 절연층으로 구성되는 한층 이상의 다층 인쇄회로기판을 형성하는 과정;Forming at least one multilayer printed circuit board comprising a conductive layer and an insulating layer on the substrate having a porous layer and a removable layer formed of a removable layer attachable to or removed from the porous substrate; 상기 과정에 의해 원하는 층수가 완성된 다음, 상기 제거 가능한 층을 제거하여 상기 형성된 다층 인쇄회로기판으로부터 기판을 분리해내는 과정을 포함하는 것을 특징으로 하는 다층 PCB 제조방법.And removing the removable layer by separating the substrate from the formed multilayer printed circuit board after the desired number of layers is completed by the above process. 제 2항에 있어서, 상기 제거 가능한 층은,The method of claim 2, wherein the removable layer, 화학적 및 물리적 반응에 의해 제거되는 물질로 형성된 것을 특징으로 하는 다층 PCB 제조방법.A method for manufacturing a multilayer PCB, characterized in that it is formed of a material removed by chemical and physical reactions. 제 2항에 있어서, 상기 제거 가능한 층은The method of claim 2 wherein the removable layer is 화학적 및 물리적 반응 중 어느 하나의 반응에 의해 제거되는 물질로 형성된 것을 특징으로 하는 다층 PCB 제조방법.Multi-layer PCB manufacturing method characterized in that formed of a material removed by any one of the chemical and physical reactions. 제 2항에 있어서, 상기 유공성 기판은,The method of claim 2, wherein the porous substrate, 복수의 구멍을 천공한 기판으로 형성되는 것을 특징으로 하는 다층 PCB 제거되는 제조방법.A method for removing a multilayer PCB, characterized in that it is formed of a substrate having a plurality of holes perforated. 제 2항에 있어서, 상기 유공성 기판은,The method of claim 2, wherein the porous substrate, 다공성의 소결판으로 형성되는 것을 특징으로 하는 다층 PCB 제조방법.Multi-layer PCB manufacturing method characterized in that formed of a porous sintered plate. 청구항7는 삭제 되었습니다.Claim 7 has been deleted. 청구항8는 삭제 되었습니다.Claim 8 has been deleted. 청구항9는 삭제 되었습니다.Claim 9 has been deleted. 청구항10는 삭제 되었습니다.Claim 10 has been deleted. 청구항11는 삭제 되었습니다.Claim 11 has been deleted. 제 2항에 있어서, 상기 제거 가능한 층을 가진 기판은,The substrate of claim 2, wherein the substrate with the removable layer is 투광성 기판과;A translucent substrate; 상기 투광성 기판 상에 부착되고, 특정 광에 의해 제거될 수 있는 광분해성 층으로 형성된 것을 특징으로 하는 다층 PCB 제조방법.And a photodegradable layer attached to the light transmissive substrate and capable of being removed by specific light. 청구항13는 삭제 되었습니다.Claim 13 has been deleted. 제거 가능한 층을 가진 기판 상에, 소정의 비아홀을 구비하는 절연층을 형성하는 과정과;Forming an insulating layer having a predetermined via hole on the substrate having the removable layer; 상기 절연층 상에 소정의 형상을 가진 도체패턴을 구비하는 도체층을 형성하는 과정과;Forming a conductor layer having a conductor pattern having a predetermined shape on the insulating layer; 상기 두 과정을 반복해서 수행하여 원하는 층수로 절연층과 도체층을 빌드-업시키는 과정과;Repeating the above two processes to build up the insulating layer and the conductor layer to the desired number of layers; 상기 도체층간 접속을 위하여, 상기 비아홀을 도전성 페이스트로 채우는 과정과;Filling the via hole with a conductive paste for connecting the conductor layers; 상기 과정에 의해 원하는 층수가 완성된 다음, 상기 제거 가능한 층을 제거하여 상기 형성된 다층 인쇄회로기판으로부터 기판을 분리해내는 과정을 포함하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.And then removing the removable layer to separate the substrate from the formed multilayer printed circuit board after the desired number of layers is completed by the above process. 청구항15는 삭제 되었습니다.Claim 15 has been deleted. 청구항16는 삭제 되었습니다.Claim 16 has been deleted. 제 14항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 14, wherein the forming of the multilayer printed circuit board comprises: 상기 도체층을 도전성 페이스트를 사용하여 형성한 후, 도체패턴을 형성하는 것을 특징으로 하는 다층 PCB 제조방법.And forming a conductor pattern after the conductor layer is formed by using a conductive paste. 제 14항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 14, wherein the forming of the multilayer printed circuit board comprises: 도전성 페이스트로 상기 비아홀을 채우면서 소정 형상의 도체패턴을 형성하여 도체층을 형성하는 것을 특징으로 하는 다층 PCB 제조방법.Forming a conductor pattern having a predetermined shape while filling the via hole with a conductive paste to form a conductor layer. 제 2항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 2, wherein the forming of the multilayer printed circuit board comprises: 액상의 절연재료를 사용하여 절연층을 형성한 것을 특징으로 하는 다층 PCB 제조방법.A method for manufacturing a multilayer PCB, wherein an insulating layer is formed using a liquid insulating material. 제 2항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 2, wherein the forming of the multilayer printed circuit board comprises: 필름 형태의 절연재료를 사용하여 절연층을 형성한 것을 특징으로 하는 다층 PCB 제거되는 제조방법.Method for removing a multilayer PCB, characterized in that the insulating layer is formed using an insulating material in the form of a film. 제 2항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 2, wherein the forming of the multilayer printed circuit board comprises: 열경화성 절연재료를 사용하여 절연층을 형성한 것을 특징으로 하는 다층 PCB 제조방법.A method for manufacturing a multilayer PCB, wherein an insulating layer is formed using a thermosetting insulating material. 제 2항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 2, wherein the forming of the multilayer printed circuit board comprises: 감광성(사진 현상형) 절연재료를 사용하여 절연층을 형성한 것을 특징으로 하는 다층 PCB 제조방법.A method for manufacturing a multilayer PCB, wherein an insulating layer is formed using a photosensitive (photo developing) insulating material. 제 19항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 19, wherein the forming of the multilayer printed circuit board comprises: 제거 가능한 층을 가진 기판 상에, 소정의 비아홀을 구비하는 상기 절연재료를 인쇄하고, 상기 인쇄된 절연재료를 경화시키는 것에 의하여 절연층을 형성하는 것을 특징으로 하는 다층 PCB 제조방법.A method for manufacturing a multilayer PCB, wherein an insulating layer is formed on a substrate having a removable layer by printing the insulating material having a predetermined via hole and curing the printed insulating material. 제 22항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 22, wherein the forming of the multilayer printed circuit board is performed by: 소정의 마스크를 통해 절연재료를 노광하고, 상기 노광된 부분을 현상하는 것에 의하여 상기 비아홀을 형성하는 것을 특징으로 하는 다층 PCB 제조방법.The via hole is formed by exposing an insulating material through a predetermined mask and developing the exposed portion. 제 19항 내지 제 22항 중 어느 한 항에 있어서, 상기 다층 인쇄회로기판 형성과정은,The method of claim 19, wherein the multilayer printed circuit board forming process is performed by: 레이저 드릴에 의해 상기 비아홀을 형성하는 것을 특징으로 하는 다층 PCB 제조방법.The method of manufacturing a multilayer PCB, characterized in that for forming the via hole by a laser drill. 제 2항에 있어서, 상기 제거 가능한 층을 제거하여 기판을 분리한 후, 상면 및 하면 중 적어도 한 면에 1층 이상의 도체층 및 절연층을 추가적으로 더 형성하는 과정을 포함하는 것을 특징으로 하는 다층 PCB 제조방법.The multilayer PCB of claim 2, further comprising: forming at least one conductor layer and an insulating layer on at least one of an upper surface and a lower surface after removing the removable layer to separate the substrate. Manufacturing method. 제 2항에 있어서, 상기 제거 가능한 층을 제거하여 기판을 분리한 후, 상면 및 하면 중 적어도 한 면에 1층 이상의 도체층 및 절연층 중 어느 하나를 추가적으로 더 형성하는 과정을 포함하는 것을 특징으로 하는 다층 PCB 제조방법.3. The method of claim 2, further comprising forming one or more conductive layers and an insulating layer on at least one of an upper surface and a lower surface after removing the removable layer to separate the substrate. Multi-layer PCB manufacturing method. 제 26항 또는 제 27항에 있어서, 상기 제거 가능한 층을 제거하여 기판을 분리한 후, 상하면 및 관통구멍에 도금을 실시하여 도체층을 형성하고 상기 도체층을 에칭하여 소정의 도체패턴을 형성하는 과정을 더 포함하는 것을 특징으로 하는 다층 PCB 제조방법.28. The method according to claim 26 or 27, wherein after removing the removable layer to separate the substrate, plating is performed on upper and lower surfaces and through holes to form a conductor layer, and the conductor layer is etched to form a predetermined conductor pattern. Multi-layer PCB manufacturing method characterized in that it further comprises a process. 제 2항에 있어서,The method of claim 2, 상기 도체층 및 절연층 중 적어도 한 층 이상의 층에 프린트 부품을 하나 이상 장착하여 형성하는 과정을 더 포함하는 것을 특징으로 하는 다층 PCB 제조방법.And mounting at least one printed component on at least one layer of the conductor layer and the insulating layer.
KR1019990019800A 1999-05-31 1999-05-31 Manufacturing method for multi-layer printed circuit board KR100332304B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990019800A KR100332304B1 (en) 1999-05-31 1999-05-31 Manufacturing method for multi-layer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990019800A KR100332304B1 (en) 1999-05-31 1999-05-31 Manufacturing method for multi-layer printed circuit board

Publications (2)

Publication Number Publication Date
KR19990073135A KR19990073135A (en) 1999-10-05
KR100332304B1 true KR100332304B1 (en) 2002-04-12

Family

ID=37479431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990019800A KR100332304B1 (en) 1999-05-31 1999-05-31 Manufacturing method for multi-layer printed circuit board

Country Status (1)

Country Link
KR (1) KR100332304B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067031B1 (en) 2009-07-31 2011-09-22 삼성전기주식회사 A printed circuit board and a fabricating method the same
KR101077380B1 (en) 2009-07-31 2011-10-26 삼성전기주식회사 A printed circuit board and a fabricating method the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699240B1 (en) * 2005-06-28 2007-03-27 삼성전기주식회사 Chip embedded PCB and method of the same
KR100841987B1 (en) 2007-07-10 2008-06-27 삼성전기주식회사 Fabricating method for multilayer printed circuit board
KR100882607B1 (en) 2007-08-10 2009-02-12 삼성전기주식회사 Manufacturing method of multilayered printed circuit board
KR101282965B1 (en) * 2010-11-05 2013-07-08 주식회사 두산 Novel printed circuit board and method of producing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326556A (en) * 1996-06-06 1997-12-16 Kyocera Corp Multilayer wiring board and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326556A (en) * 1996-06-06 1997-12-16 Kyocera Corp Multilayer wiring board and manufacture thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067031B1 (en) 2009-07-31 2011-09-22 삼성전기주식회사 A printed circuit board and a fabricating method the same
KR101077380B1 (en) 2009-07-31 2011-10-26 삼성전기주식회사 A printed circuit board and a fabricating method the same

Also Published As

Publication number Publication date
KR19990073135A (en) 1999-10-05

Similar Documents

Publication Publication Date Title
US6972382B2 (en) Inverted microvia structure and method of manufacture
KR100570856B1 (en) Method for fabricating the multi layer PCB in parallel
US8541695B2 (en) Wiring board and method for manufacturing the same
JP2007142403A (en) Printed board and manufacturing method of same
JP2004335989A (en) Build-up printed circuit board with stack type via hole, and its manufacturing method
KR100990576B1 (en) A printed circuit board comprising a high density external circuit pattern and method for manufacturing the same
KR20150102504A (en) Embedded board and method of manufacturing the same
JP5223361B2 (en) Wiring board manufacturing method
KR100332304B1 (en) Manufacturing method for multi-layer printed circuit board
US7629692B2 (en) Via hole having fine hole land and method for forming the same
KR100370314B1 (en) Method of manufacturing build-up multi-layered printed circuit board
JP2001094252A (en) Method for manufacturing of multilayer semiconductor board
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2007027472A (en) Device incorporating component and manufacturing method therefor
KR20020022477A (en) Manufacturing method for build-up multi layer printed circuit board using physical vapor deposition
KR20100095742A (en) Manufacturing method for embedded pcb, and embedded pcb structure using the same
JPH10107445A (en) Multi-layered wiring board and manufacture thereof
KR101097504B1 (en) The method for preparing multi layered circuit board
KR100688865B1 (en) Bump forming method and manufacturing method for printed circuit board using the same
KR20070025493A (en) Manufacturing method of all layer inner via hall printed circuit board that utilizes the fill plating
KR100302631B1 (en) Manufacturing method for multi-layer pcb
KR20040065862A (en) Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof
JP2004087991A (en) Multilayer wiring substrate fabricating method
KR100338668B1 (en) method for manufacturing multi-layer PCB
KR20040065861A (en) Printed circuit board for using all layer interstitial via hole, and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee