KR100313141B1 - 다중화전송회로 - Google Patents

Abstract

본 발명은 디지털 전송 시스템에 관한 것으로서, 특히 하위계층의 전송입력신호의 속도의 합과 동일한 전송속도로 상위계층에서 전송하는 다중화 전송 회로에 관한 것이다.

본 발명은 다수의 전송입력신호를 입력하여 다중화하는 다중화부와, 상기 다중화기에서 다중화된 전송신호를 역다중화하는 역다중화부로 구성된 다중화 전송 회로에 있어서, 상기 다중화부로 입력되는 제 1전송입력신호의 프레임 정열 신호를 검출하는 프레임 정열 신호 검출기와, 상기 프레임 정열 신호 검출기에서 프레임 정열신호를 검출함에 따라 상기 다중화부와 상기 역다중화부의 프레임 동기를 일치시키기 위한 프레임 배열 신호 발생기와, 상기 프레임 배열 신호 발생기에서 발생한 프레임 배열 신호에 발생에 상응하여 상기 다중화부로 입력된 다수의 입력전송신호의 프레임 배열신호를 상기 입력전송신호 각각의 프레임 정령신호와 대체하여 삽입하는 프레임 배열 신호 삽입기와, 상기 프레임 배열 신호가 삽입된 제1입력전송신호 및 나머지 입력전송신호를 다중화 출력하는 다중화기로 구성된 다중화부와, 상기 다중화기에서 출력한 다중화 신호를 입력하여 역다중화하는 역다중화기와, 상기 역다중화기에서 역다중화한 신호중 제1신호를 상기 다중화기와 역다중화기의 동기를 일치시키기 위한 다중화 신호의 프레임 배열 신호를 검출하는 프레임 배열 신호 검출기와, 상기 프레임 배열 신호 검출기에서 프레임 배열 신호를 검출함에 상응하여 프레임 정열 신호를 발생하는 프레임 정열 신호 발생기와, 상기 프레임 정열 신호 발생기에서 발생한 프레임 정열신호를 상기 다중화 신호의 프레임 배열신호와 대체하여 삽입하는 프레임 정열 신호 삽입기로 구성된 역다중화부를 포함하여 구성한다.

Description

다중화 전송 회로{CIRCUIT FOR MULTI-TRANSFERRING DATA}

본 발명은 디지털 전송 시스템에 관한 것으로서, 특히 하위계층의 전송입력신호의 속도의 합과 동일한 전송속도로 상위계층에서 전송하는 다중화 전송 회로에 관한 것이다.

종래의 디지털 전송 시스템에서는 다수의. 즉 2개 이상의 입력전송신호를 다중화시켜 전송하는 경우 다중화된 출력전송신호는 프레임 동기를 유지하기 위한 프레임 동기신호를 반드시 포함하여야만 하였다. 그래서 다중화된 출력전송신호는 입력전송신호의 속도합보다 빠른 속도로 설정하여야만 하고, 다중화된 출력전송신호의 속도가 소정속도, 예를 들어 입력전송신호 속도의 정수배인 N*입력전송신호 속도(Kbps)로 설정되어 있을 경우 입력전송신호는 N-1개까지만 전송이 가능하여 전송효율이 저하되었었다.

따라서, 본 발명의 목적은 다수의 입력전송신호 각각의 속도의 합과 동일한 속도를 지니는 출력전송신호를 발생하는 다중화 전송 회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은, 다수의 전송입력신호를 입력하여 다중화하는 다중화부와, 상기 다중화기에서 다중화된 전송신호를 역다중화하는 역다중화부로 구성된 다중화 전송 회로에 있어서, 상기 다중화부로 입력되는 제 1전송입력신호의 프레임 정열 신호를 검출하는 프레임 정열 신호 검출기와, 상기 프레임 정열 신호 검출기에서 프레임 정열신호를 검출함에 따라 상기 다중화부와 상기 역다중화부의 프레임 동기를 일치시키기 위한 프레임 배열 신호 발생기와, 상기 프레임 배열 신호 발생기에서 발생한 프레임 배열 신호에 발생에 상응하여 상기 다중화부로 입력된 다수의 입력전송신호의 프레임 배열신호를 상기 입력전송신호 각각의 프레임 정령신호와 대체하여 삽입하는 프레임 배열 신호 삽입기와, 상기 프레임 배열 신호가 삽입된 제1입력전송신호 및 나머지 입력전송신호를 다중화 출력하는 다중화기로 구성된 다중화부와, 상기 다중화기에서 출력한 다중화 신호를 입력하여 역다중화하는 역다중화기와, 상기 역다중화기에서 역다중화한 신호중 제1신호를 상기 다중화기와 역다중화기의 동기를 일치시키기 위한 다중화 신호의 프레임 배열 신호를 검출하는 프레임 배열 신호 검출기와, 상기 프레임 배열 신호 검출기에서프레임 배열 신호를 검출함에 상응하여 프레임 정열 신호를 발생하는 프레임 정열 신호 발생기와, 상기 프레임 정열 신호 발생기에서 발생한 프레임 정열신호를 상기 다중화 신호의 프레임 배열신호와 대체하여 삽입하는 프레임 정열 신호 삽입기로 구성된 역다중화부를 포함하여 구성함을 특징으로 한다.

도 1은 본 발명의 실시예에 따른 다중화 전송 회로도

도 2는 본 발명의 실시예에 따른 입력 1024Kbps 전송신호의 프레임 구조도

도 3은 본 발명의 실시예에 따른 출력 4096Kbps 전송신호의 프레임 구조도

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.

도 1은 본 발명의 실시예에 따른 다중화 전송 회로도이다.

도 2는 본 발명의 실시예에 따른 입력 1024Kbps 전송신호의 프레임 구조도이며, 도 3은 본 발명의 실시예에 따른 출력 4096Kbps 전송신호의 프레임 구조도이다.

이하, 본 발명의 바람직한 실시예에 따른 다중화 전송 회로의 동작을 상기 도 1, 도 2 및 도 3을 참조하여 설명하기로 한다.

다중화부(100)는 디지털 전송 시스템의 송신단에서 출력되는 제1입력전송신호, 제2입력전송신호, 제3입력전송신호, 제4입력전송신호 각각은 1024Kbps신호의 전송속도를 지닌 신호이며, 다중화기(117)로 각각 입력된다. 이때, 상기 제1입력전송신호와, 제2입력전송신호와, 제3입력전송신호와, 제4입력전송신호의프레임(FRAME) 구조도는 도 2에 도시되어 있는 프레임 구조도와 각각 동일하다. 즉 상기 각각의 입력전송신호는 15비트의 프레임 동기 신호 FSS(FRAME SYNCRONIZATION SIGNAL)와, CCS와, 데이터로 구성된 32KBPS속도를 지닌 신호이다. 상기와 같은 각각의 입력중 임의의 포트 하나만을, 예를 들어 제1포트에 해당하는 제1입력전송신호만이 프레임 정열 신호 검출기(111)로 입력된다. 이때, 상기 프레임 정열 신호 검출기(111)를 통해 제1입력전송신호의 프레임 정열 신호(FAS:FRAME ALIGNMENT SIGNAL)가 검출되면, 상기 프레임 정열 신호 검출기(111)은 그 프레임 정열 신호 검출에 상응하여 프레임 배열 신호 발생 제어 신호를 출력한다. 상기 프레임 정열 신호 검출기(111)에서 출력한 프레임 배열 신호 발생 제어 신호를 입력하고, 그에 따라 역다중화기(211)와의 동기를 일치시키기 위한 동기신호인 프레임 배열 신호를 발생하여 프레임 배열 신호 삽입기(115)로 출력한다. 프레임 배열 신호 삽입기(115)는 상기 제1입력전송신호의 프레임 정열 신호를 삭제한 후 상기 프레임 배열 신호 발생기(113)에서 출력한 프레임 배열 신호를 상기 제1입력전송신호의 프레임 정열 신호가 삭제된 배열에 삽입한다. 이때, 상기 프레임 배열 신호는 상기 프레임 정열 신호와 동일한 비트수, 예를 들어 15비트로 지정되어 있으며 상기 프레임 정열 신호와 상기 프레임 배열 신호는 서로 상이한 비트열로 지정되어 있음을 특징으로 한다. 상기 프레임 배열 신호 삽입기(115)를 통해 프레임 배열 신호가 삽입된 제1입력전송신호를 다중화기(119)로 출력한다. 상기 다중화기(119)는 제어부(117)에서 발생한 제어신호에 따라 상기 제1입력전송신호~제4입력전송신호를 순차적으로 다중화하여 전송한다. 따라서, 프레임 배열 신호를 삽입함으로써, 각각의 입력전송신호의 속도의 합과 동일한 전송속도의 전송신호를 출력하는 것이 가능하게 된다.

또한, 상기 다중화부(100)의 다중화기(119)에서 출력한 다중화 전송신호는 역다중화부(200)에 수신된다. 상기 역다중화부(200)는 역다중화기(211)와, 프레임 배열 신호 검출기(213)와, 프레임 정열 신호 발생기(215)와, 프레임 정열 신호 삽입기(217)와, 제어부(219)로 구성되어 동작을 수행한다.

상기 다중화기(119)에서 출력한 다중화 출력 신호를 상기 역다중화기(211)에서 수신하면, 그 수신된 다중화 신호는 프레임 배열 신호 검출기(213)로 입력된다. 상기 프레임 배열 신호 검출기(213)는 상기 다중화 신호중 최초의 타임 슬럿의 정보를 검사하여 프레임 배열 신호를 검출한다. 상기 프레임 배열 신호 검출기(213)에서 상기 다중화 신호의 프레임 배열 신호를 검출에 상응하여 프레임 정열 신호 발생 제어 신호를 프레임 정열 신호 발생기(215)로 출력한다. 상기 프레임 정열 신호 발생기(215)는 상기 프레임 정열 신호 발생 제어 신호를 입력하여 프레임 정열 신호를 발생하여 프레임 정열 신호 삽입기(217)로 출력한다. 상기 프레임 정열 신호 삽입기(217)는 상기 최초의 타임 슬럿의 프레임 배열 신호를 삭제하고, 상기 프레임 정열 신호를 그 삭제한 비트열에 삽입한다. 상기 역다중화기(211)은 상기 최초 타임슬럿의 데이터를 기준으로 제어부(219)에서 발생한 제어신호에 따라 제1출력 신호와, 제2출력신호와, 제3출력신호와, 제4출력신호로 순차적 역다중화하여 각각 출력한다.

따라서, 도 1과 같은 다중화 전송 회로는 소정 속도의 입력전송신호를 각각의 전송속도의 합과 동일한 전송속도로 전송하며, 또한 전송속도가 상승된 다중화 신호를 각각 원래의 전송신호로 복원한 출력신호로 각각 출력하는 것을 가능하게 한다.

상술한 바와 같이 본 발명의 실시예는 도면을 참조하여 예를 들어 설명되었지만, 사안이 허용하는 범위에서 다양한 변화와 변경이 가능함은 물론이다.

상술한 바와 같이 본 발명은 일정 속도로 지정된 입력전송속도를 그 각각의 입력전송속도의 합과 동일한 전송속도로 다중화하여 전송하는 것을 가능하게 하며, 또한 그 전송된 전송속도를 원래의 전송신호로 역다중화하는 것을 가능하게 하여 전송효율을 향상시킬수 있다는 이점을 갖는다.

Claims (5)

1. 다수의 전송입력신호를 입력하여 다중화하는 다중화부와, 상기 다중화부에서 다중화된 전송신호들을 역다중화하는 역다중화부로 구성된 다중화 전송 회로에 있어서,

   상기 다중화부로 입력되는 제 1전송입력신호의 프레임 정열 신호를 검출하는 프레임 정열 신호 검출기와,

   상기 프레임 정열 신호 검출기에서 프레임 정열신호를 검출함에 따라 상기 다중화부와 상기 역다중화부의 프레임 동기를 일치시키기 위해 상기 다중화부의 다중화기에서 출력되는 다중화신호의 프레임 배열 신호를 발생하는 프레임 배열 신호 발생기와,

   상기 프레임 배열 신호 발생기에서 발생한 상기 다중화신호의 프레임 배열 신호를 상기 다중화부로 입력된 다수의 입력전송신호 각각의 프레임 정열신호와 대체하여 삽입하는 프레임 배열 신호 삽입기와,

   상기 프레임 배열 신호가 삽입된 제1입력전송신호 및 나머지 입력전송신호를 다중화 출력하는 다중화기와,

   상기 다중화부로 입력되는 다수의 입력전송신호들을 상기 다중화기에서 출력되는 다중화신호의 프레임 배열신호에 따라 다중화 하도록 제어신호를 발생하여, 상기 다중화부로 입력되는 각각의 입력전송신호의 속도의 합이 상기 다중화기에서 출력되는 다중화신호의 속도와 동일하도록 제어하는 제어부로 구성된 다중화부와,

   상기 다중화기에서 출력한 다중화 신호를 입력하여 역다중화하는 역다중화기와,

   상기 역다중화기에서 역다중화한 신호로부터 다중화 신호의 프레임 배열 신호를 검출하는 프레임 배열 신호 검출기와,

   상기 프레임 배열 신호 검출기에서 프레임 배열 신호를 검출함에 상응하여 프레임 정열 신호를 발생하는 프레임 정열 신호 발생기와,

   상기 프레임 정열 신호 발생기에서 발생한 프레임 정열신호를 상기 다중화 신호의 프레임 배열신호와 대체하여 삽입하는 프레임 정열 신호 삽입기와,

   상기 역다중화부로 입력되는 상기 다중화 신호를 상기 역다중화한 신호 중 제1신호의 프레임 정열 신호에 따라 역다중화 하도록 제어신호를 발생하여, 상기 역다중화부로 입력되는 다중화 신호의 속도가 상기 역다중화기에서 출력되는 각각의 출력전송신호의 속도의 합과 동일하도록 제어하는 제어부로 구성된 역다중화부를 포함하여 이루어짐을 특징으로 하는 다중화 전송 회로.
2. 제 1항에 있어서,

   상기 프레임 정열신호와 프레임 배열신호는 동일한 비트수로 구성되며, 서로 상이한 비트열로 구성됨을 특징으로 하는 다중화 전송 회로.
3. 제 2항에 있어서,

   상기 프레임 정열신호를 검출하기 위한 동기 클럭 발생 및 상기 프레임 정열 신호 검출기와, 상기 프레임 배열 신호 발생기와, 상기 프레임 배열 신호 삽입기의 동작 수행을 위한 클럭 발생 및 각각의 제어 신호를 발생하는 제1제어 신호 발생기를 더 구비함을 특징으로 하는 다중화 전송 회로.
4. 제 3항에 있어서,

   상기 프레임 배열신호를 검출하기 위한 동기 클럭 발생 및 상기 프레임 배열 신호 검출기와, 상기 프레임 정열 신호 발생기와, 상기 프레임 정열 신호 삽입기의 동작 수행을 위한 클럭 발생 및 각각의 제어 신호를 발생하는 제2제어 신호 발생기를 더 구비함을 특징으로 하는 다중화 전송 회로.
5. 제 1항에 있어서,

   상기 다중화부로 입력되는 각각의 입력전송신호의 속도의 합은 상기 역다중화부에서 출력하는 출력전송신호의 속도와 동일함을 특징으로 하는 다중화 전송 회로.