KR100291331B1 - Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device - Google Patents
Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device Download PDFInfo
- Publication number
- KR100291331B1 KR100291331B1 KR1019980031545A KR19980031545A KR100291331B1 KR 100291331 B1 KR100291331 B1 KR 100291331B1 KR 1019980031545 A KR1019980031545 A KR 1019980031545A KR 19980031545 A KR19980031545 A KR 19980031545A KR 100291331 B1 KR100291331 B1 KR 100291331B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- pattern
- wafer
- semiconductor device
- bake
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
Description
본 발명은 반도체소자의 제조에 관한 것으로서, 보다 상세하게는 사진공정에서 현상 후, 포토레지스트 패턴 상에 유브이(UV : Ultra Violet, 이하 " UV " 이라함)광을 조사한 후, 플로우공정을 수행함으로서 원하는 크기의 패턴을 형성할 수 있도록 하는 반도체소자의 제조장비, 이를 이용한 반도체소자의 패턴 형성방법 및 이를 적용한 반도체소자 제조용 포토레지스트에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the manufacture of semiconductor devices, and more particularly, after developing in a photographic process, after irradiating UV (UV: Ultra Violet) light on a photoresist pattern, by performing a flow process. The present invention relates to a device for manufacturing a semiconductor device capable of forming a pattern having a desired size, a method of forming a pattern of the semiconductor device using the same, and a photoresist for manufacturing the semiconductor device using the same.
통상, 반도체소자는 증착공정, 사진공정, 식각공정 및 이온주입공정 등의 일련의 공정들을 수행하여 이루어진다.In general, a semiconductor device is formed by performing a series of processes such as a deposition process, a photo process, an etching process, and an ion implantation process.
즉, 반도체소자는 웨이퍼 상에 다결정막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 박막을 증착한 후, 사진공정, 식각공정 및 이온주입공정등을 통해 패턴(Pattern)을 형성시켜 완성한다. 상기 사진공정은 포토마스크(Photo Mask)를 사용하여 원하는 반도체 집적회로의 패턴을 상기 웨이퍼 상에 형성시키는 반도체소자 제조공정의 핵심기술이다. 상기 사진공정은 노광시 사용하는 광원에 따라 16M DRAM, 64M DRAM 나아가서 256M 및 1G DRAM 이상의 반도체소자 제조공정에 이용되고 있다. 현재 상기 사진공정의 광원으로는 각각 g-line(436 nm), i-line(365 nm), DUV(248 nm) 및 KrF 레이저(193 nm) 등이 사용되고 있다.In other words, the semiconductor device is completed by depositing a thin film of various layers such as a polycrystalline film, an oxide film, a nitride film and a metal film on a wafer, and then forming a pattern through a photo process, an etching process and an ion implantation process. The photo process is a core technology of a semiconductor device manufacturing process of forming a pattern of a desired semiconductor integrated circuit on the wafer using a photo mask. The photographic process is used in a semiconductor device manufacturing process of 16M DRAM, 64M DRAM, 256M and 1G DRAM or more depending on the light source used during exposure. Currently, g-line (436 nm), i-line (365 nm), DUV (248 nm), KrF laser (193 nm), and the like are used as light sources of the photolithography process.
상기 사진공정에 사용되는 포토레지스트(Photoresist)는 빛에 의해 화학반응이 일어나 일반적으로 용해도 따위가 변화되는 감광성 고분자재질로 만들어진다. 즉, 미세회로가 기형성된 포토마스크를 통하여 빛이 조사됨에 따라 빛이 조사된 포토레지스트 부분에는 화학반응이 일어나 빛이 조사되지 않은 부분에 비하여 더욱 가용성 재질로 변형되거나 불가용성 재질로 변형됨에 따라 적당한 현상액으로 현상하면 각각 포지티브(Positive) 또는 네가티브(Negative)형 포토레지스트 패턴이 형성된다. 상기 포토레지스트 패턴은 상기 사진공정 이후의 공정 즉, 식각 및 이온주입공정 등에서 마스크 역할을 한다.The photoresist used in the photographing process is made of a photosensitive polymer material in which chemical reaction occurs due to light, and solubility is generally changed. That is, as light is irradiated through the photomask in which the microcircuit is preformed, the photoresist portion to which light is irradiated has a chemical reaction, which is more suitable as it is transformed into a more soluble material or a non-soluble material as compared with a portion not irradiated with light When developing with a developer, a positive or negative photoresist pattern is formed, respectively. The photoresist pattern serves as a mask in a process after the photolithography process, that is, an etching process and an ion implantation process.
상기 포토레지스트는 노광파장에 따라 g-line, i-line, DUV용 포토레지스트로 구분되며, 보통 상기 포토레지스트들은 광원의 노광파장보다 작은 크기의 패턴은 구현하기 어려운 문제점이 있었다.The photoresist is divided into g-line, i-line, and DUV photoresist according to the exposure wavelength. Usually, the photoresists have a problem that it is difficult to realize a pattern having a smaller size than the exposure wavelength of the light source.
현재 사진공정에서 콘택홀(Contact Hole)패턴은 라인 앤 스페이스(Line & Space)패턴에 비하여 해상도가 낮으며, 웨이퍼 전면의 패턴 균일도도 좋지않다.In the current photographic process, the contact hole pattern has a lower resolution than the line and space pattern, and the pattern uniformity of the front surface of the wafer is also poor.
따라서, 상기 포토레지스트의 한계 해상도를 극복하며, 64M DRAM 이상의 고집적 반도체소자가 요구하는 0.20㎛ 이하의 크기를 갖는 콘택홀 패턴의 형성을 위하여는 새로운 기술이 적용되어야한다.Therefore, a new technique must be applied to overcome the limit resolution of the photoresist and to form a contact hole pattern having a size of 0.20 µm or less required by a highly integrated semiconductor device of 64M DRAM or more.
현재 노광파장보다 작은 크기를 갖는 콘택홀을 구현하기 위하여 다음과 같은 방법이 이용되고 있다.Currently, the following method is used to implement a contact hole having a smaller size than the exposure wavelength.
첫째, 포토레지스트 패턴의 플로우(Flow) 방법으로서, 원하는 크기 이상의 콘택홀의 포토레지스트 패턴을 일반적인 크롬(Cr) 마스크를 사용하여 형성한 후, 상기 포토레지스트 패턴에 상기 포토레지스트의 연화점 이상의 열을 가하여 상기 포토레지스트 고분자의 연화 및 점도가 감소되어 플로우되도록하여 상기 포토레지스트 패턴의 크기를 작게한다.First, as a flow method of a photoresist pattern, after forming a photoresist pattern of a contact hole of a desired size or more using a common chromium (Cr) mask, by applying heat above the softening point of the photoresist to the photoresist pattern, The softening and viscosity of the photoresist polymer are reduced to flow, thereby reducing the size of the photoresist pattern.
둘째, 변형 노광방법으로서, 변형조명과 위상반전마스크(PSM : Phase Shift Mask)를 사용하여 노광함으로서 상기 포토레지스트의 노광과 비노광 부위가 좀더 명확하게 구분되어, 통상의 조명과 포토마스크를 사용하여 노광할 때 보다 더 작은 콘택홀을 갖는 포토레지스트 패턴을 구현한다.Second, as a modified exposure method, the exposure and non-exposed areas of the photoresist are more clearly distinguished by exposing using a modified illumination and a phase shift mask (PSM), and using a conventional illumination and a photomask. A photoresist pattern having a smaller contact hole than the exposure is realized.
노볼락 레진(Novolak Resin), PAC(Photo Active Compound), 솔벤트(Solvent) 및 첨가제(Additives) 등을 포함하여 이루어지는 i-line용 포토레지스트의 플로우 방법은, 열에 의해 PAC이 열분해되어 레진(Resin)과 가교(Cross Linking)반응하여 열특성이 증가하는 현상과 열에 의한 점도의 감소에 의한 포토레지스트 패턴 플로우현상 간의 속도차이를 이용한다. 상기 i-line용 포토레지스트는 가교반응이 일어나면서 연속적으로 상기 플로우가 진행되기 때문에, 상기 가교반응에 의해 상기 플로우 현상이 적절히 제어된다. 즉, 상기 i-line용 포토레지스트의 플로우 현상은 온도변화에 따라 완만하게 진행되어 공정 및 설비에 따른 온도변화에 크게 영향을 받지않는다. 상기 i-line용 포토레지스트의 경우 플로우 방법으로 0.25㎛ 크기의 패턴을 구현할 수 있었다.In the flow method of the photoresist for i-line including novolak resin, photo active compound (PAC), solvent, additives, and the like, PAC is thermally decomposed by heat and resin (resin) The speed difference between photoresist pattern flow phenomena due to a decrease in viscosity due to heat and a phenomenon in which thermal properties increase due to cross linking reaction are used. Since the flow proceeds continuously while the crosslinking reaction occurs in the photoresist for i-line, the flow phenomenon is appropriately controlled by the crosslinking reaction. That is, the flow phenomenon of the photoresist for i-line proceeds smoothly according to the temperature change and is not greatly affected by the temperature change according to the process and the equipment. In the case of the photoresist for i-line, a pattern having a size of 0.25 μm could be realized by a flow method.
또한, 상기 i-line용 포토레지스트에 변형조명과 위상반전마스크를 적용함으로서, 0.28㎛ 크기의 패턴을 구현할 수 있었다.In addition, by applying a deformation light and a phase inversion mask to the i-line photoresist, it was possible to implement a pattern of 0.28㎛ size.
도1은 종래의 반도체소자의 패턴 형성방법에 관한 것으로서 구체적으로 i-line용 포토레지스트를 사용하여 콘택홀 패턴 형성방법을 설명하기 위한 공정순서도이다.FIG. 1 is a process flowchart for explaining a method for forming a contact hole pattern using a photoresist for i-line.
도1에서 보는 바와 같이, 먼저 웨이퍼 상에 포토레지스트를 도포하는 S2단계로서, i-line용 포토레지스트를 에치엠디에스(HMDS : Hexamethyldisilazane)가 도포된 상기 웨이퍼 상에 소정두께 도포한다. 계속하여 상기 도포된 포토레지스트를 소프트 베이크(Soft Bake)시키는 S4단계로서, 상기 포토레지스트가 포함하고 있는 솔벤트를 제거하므로써 상기 포토레지스트의 접착력을 증가시키고, 또한 상기 포토레지스트가 상기 웨이퍼 상에 일정한 두께로 도포된 상태를 유지토록 한다. 계속하여 상기 소프트 베이크가 끝난 상기 포토레지스트 상에 포토마스크를 정렬시켜 노광하는 S6단계로서, 상기 i-line용 포토레지스트가 도포된 상기 웨이퍼를 i-line용 스텝퍼로 이동시켜 상기 웨이퍼 상에 미세홀패턴이 형성된 위상반전마스크를 정렬시킨 후, i-line을 상기 위상반전마스크를 통과하여 상기 포토레지스트가 도포된 상기 웨이퍼으로 조사시켜 노광한다. 계속하여 상기 노광된 웨이퍼를 피이비(PEB : Post Exposure Bake)시키는 S8단계로서, 상기 노광이 완료된 웨이퍼를 소정의 온도로 베이크하여 포토레지스트 패턴 상에 상기 노광 광원의 입사광과 반사광의 간섭에 의해 보강 및 상쇄 현상이 일어나면서 생기는 정재파 효과에 의해 발생하는 물결무늬를 제거하여 상기 포토레지스트패턴의 프로파일을 향상시키고, 상기 포토레지스트 패턴의 해상도를 향상시킨다. 계속하여 상기 피이비가 완료된 상기 웨이퍼를 현상 및 세정하여 상기 포토레지스트 패턴을 형성시키는 S10단계로서, 상기 피이비가 완료된 상기 웨이퍼를 현상장치로 이동시켜 상기 포토레지스트 상에 현상액을 공급하여 패턴을 형성한 후, 세정액으로 현상불순물을 제거한다.As shown in FIG. 1, first, as a step S2 of applying a photoresist on a wafer, an i-line photoresist is applied to a predetermined thickness on the wafer coated with HMDS (Hxamethyldisilazane). S4 step of soft baking the coated photoresist, thereby increasing the adhesion of the photoresist by removing the solvent contained in the photoresist, the photoresist is a constant thickness on the wafer Maintain the coated state. S6 step of aligning and exposing the photomask on the soft-baked photoresist, by moving the wafer coated with the i-line photoresist to an i-line stepper to fine holes on the wafer After aligning the phase shift mask on which the pattern is formed, the i-line passes through the phase shift mask and is irradiated onto the wafer to which the photoresist is applied to expose the photoresist. Subsequently, in step S8 of post exposure baking (PEB) of the exposed wafer, the exposed wafer is baked at a predetermined temperature and reinforced by interference of incident light and reflected light of the exposure light source on a photoresist pattern. And removing the fringes caused by the standing wave effect generated by the offset phenomenon to improve the profile of the photoresist pattern and to improve the resolution of the photoresist pattern. In step S10 of developing and cleaning the wafer on which the PB is completed, the photoresist pattern is formed. The wafer, on which the PB is completed, is moved to a developing apparatus, and a developer is supplied onto the photoresist to form a pattern. , Remove developing impurities with cleaning solution.
계속하여 상기 현상된 웨이퍼를 하드 베이크(Hard Bake)시키는 S12단계로서, 현상이 완료된 상기 포토레지스트 패턴을 건조시키고, 경화시켜 상기 포토레지스트 패턴을 견고하게 만든다.Subsequently, as a step S12 of hard baking the developed wafer, the developed photoresist pattern is dried and cured to harden the photoresist pattern.
계속하여 상기 하드 베이크 후, 플로우베이크를 하는 S14단계로서, 상기 포토레지스트의 연화점 이상의 열을 상기 포토레지스트 패턴에 가하여 상기 포토레지스트 고분자를 연화 및 점도가 감소하도록하여 상기 포토레지스트 패턴을 플로우시켜 패턴의 크기를 작게한다. 그러나 상기와 같이 i-line용 포토레지스트와 상기 변형조명을 사용하는 위상반전마스크를 사용하여 플로우방법을 수행할 경우 0.18 ㎛의 해상도를 갖는 상기 포토레지스트 패턴을 형성할 수 있으나, 비노광부위도 일부 불균일하게 노광되어 고분자인 포토레지스트 패턴의 열적 특성이 불균일하게 된다. 즉, 플로우를 위한 베이크시 패턴밀도가 높은 셀(Cell)지역과 패턴밀도가 낮은 페리(Peri)지역의 비노광부위에 가해진 노광량이 불균일하다. 따라서, 상기 노광량의 불균일은 열에 의한 경화에 따른 플로우 속도의 차이가 발생하여 상기 셀지역과 페리지역의 경계지역에서 콘택홀 패턴이 찌그러지는 벌크효과(Bulk effect)가 발생하는 문제점이 있었다.Subsequently, after the hard bake, in step S14, a flow bake is performed, by applying heat above the softening point of the photoresist to the photoresist pattern to soften the photoresist polymer and decrease the viscosity, thereby flowing the photoresist pattern. Reduce the size However, when the flow method is performed using the i-line photoresist and the phase inversion mask using the modified illumination as described above, the photoresist pattern having a resolution of 0.18 μm may be formed, but some non-exposed parts may be formed. Uneven exposure causes the thermal properties of the photoresist pattern, which is a polymer, to be uneven. That is, the exposure amount applied to the non-exposed portion of the cell region having a high pattern density and the Peri region having a low pattern density at the time of baking for the flow is nonuniform. Therefore, there is a problem that the non-uniformity of the exposure dose has a difference in the flow rate due to curing by heat, causing a bulk effect in which the contact hole pattern is distorted in the boundary region of the cell region and the ferry region.
또한, DUV용 포토레지스트의 플로우 방법의 적용은 상기 DUV용 포토레지스트는 상기 i-line용 포토레지스트 보다 열적으로 매우 취약하여 플로우시 사용되는 베이크오븐(Bake Oven)의 온도 균일도에 상당히 민감하여 급격하게 플로우되며, 웨이퍼 전면에 균일한 크기를 갖는 콘택홀 패턴 분포를 얻기가 어려운 문제점이 있었다. 상기 문제점은 플로우시 상기 DUV용 포토레지스트의 플로우 과정이 상기 i-line용 포토레지스트의 플로우 과정이 다르기 때문이다. 그러므로 상기 DUV용 포토레지스트의 경우 플로우가 일어나는 온도 또는 플로우 발생 온도보다 낮은 온도에서 가교반응이 발생하는 메카니즘이 결여되어 있기 때문에 i-line용 포토레지스트와 같은 효과를 기대할 수 없는 문제점이 있었다.In addition, the application of the flow method of the DUV photoresist is very sensitive to the thermal uniformity of the baking oven (Bake Oven) used during the flow because the DUV photoresist is more thermally weak than the i-line photoresist There is a problem that it is difficult to obtain a contact hole pattern distribution having a uniform size on the entire surface of the wafer. The problem is that the flow process of the photoresist for DUV is different from the flow process of the photoresist for i-line during flow. Therefore, in the case of the DUV photoresist, there is a problem in that effects such as photoresist for i-line cannot be expected because the mechanism for generating a crosslinking reaction at a temperature lower than the flow generation temperature or the flow generation temperature is lacking.
도2 내지 도5는 도1의 공정순서도에 의한 i-line용 포토레지스트 및 위상반전마스크를 사용한 플로우방법으로 콘택홀 패턴형성을 나타내는 공정단면도들이다.2 to 5 are process cross-sectional views illustrating contact hole pattern formation by a flow method using an i-line photoresist and a phase inversion mask according to the process flow chart of FIG. 1.
도2에서 보는 바와 같이, 상부에 피패턴형성막(4)이 형성되어 있는 웨이퍼(2)에 i-line용 포토레지스트(6)를 도포한 후 소프트 베이크를 한다. 계속하여 도3에서 보는 바와 같이, 상기 웨이퍼(2)을 i-line용 스텝퍼로 이동시켜 상기 i-line용 포토레지스트(6)가 도포된 상기 웨이퍼(2) 위에 미세홀패턴이 형성되어있는 위상반전마스크(7)를 정렬시켜 i-line를 이용하여 노광을 실시한다. 계속하여 도4와 같이 상기 노광된 상기 웨이퍼(2)을 피이비를 실시한 후, 현상 및 세정을 하여 제1콘택홀 패턴(8)을 형성한다. 이때 상기 제1콘택홀 패턴(8)의 크기는 0.25 ㎛ 급이다. 계속하여 도5와 같이 상기 제1콘택홀 패턴(8)을 플로우베이크시켜 제2콘택홀(9)를 형성한다. 그러나, 상기 변형조명을 사용하는 위상반전마스크를 사용하여 플로우를 수행할 경우 비노광부위도 일부 불균일하게 노광되어 고분자인 포토레지스트 패턴의 열적 특성이 불균일하게 되어 열에 의한 경화에 따른 플로우 속도의 차이가 발생하여 도5에서 보는 바와 같이, 플로우베이크시 상기 제2콘택홀(9)이 찌그러지는 벌크효과(Bulk effect)가 발생하는 문제점이 있었다.As shown in Fig. 2, after the photoresist 6 for i-line is applied to the wafer 2 on which the pattern forming film 4 is formed, soft baking is performed. Subsequently, as shown in FIG. 3, the wafer 2 is moved to an i-line stepper to form a fine hole pattern on the wafer 2 to which the i-line photoresist 6 is applied. The inversion mask 7 is aligned and exposed using an i-line. Subsequently, as shown in FIG. 4, the exposed wafer 2 is subjected to a PB, and then developed and cleaned to form a first contact hole pattern 8. In this case, the size of the first contact hole pattern 8 is 0.25 μm. Subsequently, as shown in FIG. 5, the first contact hole pattern 8 is flow baked to form a second contact hole 9. However, when the flow is performed using the phase inversion mask using the modified illumination, the non-exposed areas are partially exposed unevenly, resulting in uneven thermal characteristics of the photoresist pattern, which is a polymer, resulting in a difference in flow rate due to heat curing. As shown in FIG. 5, there was a problem in which a bulk effect in which the second contact hole 9 is crushed occurs during flow baking.
본 발명의 목적은, i-line 포토레지스트와 위상반전마스크가 동시에 적용되는 공정에서 플로우방법이 가능하도록하여 균일하고 원하는 크기를 갖는 콘택홀 패턴을 형성시키는 반도체소자의 패턴 형성방법을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a pattern of a semiconductor device for forming a contact hole pattern having a uniform and desired size by enabling a flow method in a process in which an i-line photoresist and a phase inversion mask are simultaneously applied. .
본 발명의 다른 목적은, DUV용 포토레지스트에 플로우방법이 적용되도록 하여 균일하고 원하는 크기를 갖는 콘택홀 패턴을 형성시키는 반도체소자의 패턴 형성방법을 제공하는 데 있다.Another object of the present invention is to provide a method of forming a pattern of a semiconductor device in which a flow method is applied to a DUV photoresist to form a contact hole pattern having a uniform and desired size.
본 발명의 또 다른 목적은 상기 반도체소자의 패턴 형성방법을 위한 반도체소자의 제조장비를 제공하는 데 있다.Still another object of the present invention is to provide a manufacturing apparatus of a semiconductor device for the method of forming a pattern of the semiconductor device.
본 발명의 또다른 목적은 상기 반도체소자의 패턴 형성방법에 적용되는 반도체소자 제조용 포토레지스트를 제공하는 데 있다.Another object of the present invention is to provide a photoresist for manufacturing a semiconductor device applied to the pattern forming method of the semiconductor device.
도1은 종래의 반도체소자의 패턴 형성방법을 나타내는 공정순서도이다.1 is a process flowchart showing a conventional method of forming a pattern of a semiconductor device.
도2 내지 도5는 도1의 공정순서도에 의한 반도체소자의 패턴 형성방법을 나타내는 공정단면도들이다.2 to 5 are process cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to the process flowchart of FIG. 1.
도6은 본 발명에 의한 반도체소자의 제조장비의 일 실시예를 설명하기 위한 구성도이다.6 is a configuration diagram illustrating an embodiment of a manufacturing apparatus of a semiconductor device according to the present invention.
도7은 도6의 반도체소자의 제조장비의 유브이 베이크부를 설명하기위한 단면도이다.FIG. 7 is a cross-sectional view illustrating a UV baking unit of the manufacturing apparatus of the semiconductor device of FIG. 6.
도8은 본 발명의 일 실시예에 의한 반도체소자의 패턴 형성방법을 나타내는 공정순서도이다.8 is a process flowchart showing a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.
도9 내지 도12는 도8의 공정순서도에 의한 반도체소자의 패턴 형성방법을 나타내는 공정단면도들이다.9 through 12 are process cross-sectional views illustrating a method of forming a pattern of a semiconductor device according to the process flowchart of FIG. 8.
※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing
2, 12 ; 웨이퍼 4, 14 ; 피패턴형성막2, 12; Wafers 4, 14; Pattern forming film
6, 16 ; 포토레지스트 7, 17 ; 위상반전마스크6, 16; Photoresist 7, 17; Phase inversion mask
8, 18 ; 제 1 콘택홀 패턴 9, 20 ; 제 2 콘택홀 패턴8, 18; First contact hole patterns 9 and 20; 2nd contact hole pattern
30 ; 반도체소자 제조장비 32 ; 로딩부30; Semiconductor device manufacturing equipment 32; Loading section
34 ; 에치엠디에스 도포부 36 ; 포토레지스트 도포부34; HMD coating part 36; Photoresist Coating
37 ; 베이크부 38 ; 소프트 베이크부37; Bake section 38; Soft Bake Part
40 ; 하드 베이크부 42 ; 피이비부40; Hard bake section 42; Phoebe
44 ; 현상부 46 ; 웨이퍼에지노광부44; Developing part 46; Wafer Edge Exposure
48 ; 유브이 베이크부 50 ; 제 1 이송암48; UV bake section 50; 1st transfer arm
52 ; 제 2 이송암 60 ; 유브이램프52; Second transfer arm 60; UV lamp
61 ; 극초단파가이드 62 ; 수은전구61; Microwave guide 62; Mercury bulb
63 ; 반사경 64 ; 석영판63; Reflector 64; Quartz plate
70 ; 핫플레이트 80 ; 인터페이스70; Hotplate 80; interface
90 ; 노광장비90; Exposure equipment
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조장비는 웨이퍼 로딩부로부터 이송된 웨이퍼상에 특정의 포토레지스트를 도포하는 포토레지스트 도포부; 상기 포토레지스트가 도포된 상기 웨이퍼상에 포토마스크를 정렬시켜 노광한 웨이퍼를 현상하여 포토레지스트 패턴을 형성시키는 현상부; 및 상기 현상된 웨이퍼에 유브이(UV)광을 조사시켜 상기 포토레지스트 패턴의 플로우공정시 안정된 플로우를 유도하기 위한 유브이 베이크부; 를 포함하여 이루어진다.The semiconductor device manufacturing apparatus according to the present invention for achieving the above object is a photoresist coating unit for applying a specific photoresist on the wafer transferred from the wafer loading unit; A developing unit for forming a photoresist pattern by developing a photoresist by aligning a photomask on the wafer to which the photoresist is applied; And a UV bake unit for inducing stable flow during the flow process of the photoresist pattern by irradiating UV light on the developed wafer. It is made, including.
상기 반도체소자의 제조장비는 스피너(Spinner) 또는 트렉(Track)장비일 수 있다.The manufacturing device of the semiconductor device may be a spinner or track equipment.
상기 반도체소자의 제조장비에는 웨이퍼 로딩부로부터 이송된 웨이퍼 표면에 포토레지스트의 접착력을 증대시키기 위한 에치엠디에스(HMDS) 도포부, 상기 포토레지스트가 도포된 웨이퍼, 노광된 웨이퍼 및 현상된 웨이퍼를 베이크할 수 있는 베이크부 및 웨이퍼 모서리부분을 소정두께 노광하는 웨이퍼에지노광(WEE : Wafer Edge Exposure)부가 더 설치되는 것이 바람직하다.The semiconductor device manufacturing apparatus includes an HMDS coating unit for increasing adhesion of photoresist to a wafer surface transferred from a wafer loading unit, a wafer coated with the photoresist, an exposed wafer, and a developed wafer. It is preferable to further provide a wafer edge exposure (WEE) portion for exposing a predetermined thickness to the baking portion and the edge of the wafer.
상기 반도체소자의 제조장비에는 웨이퍼 모서리부분을 소정두께 노광하는 웨이퍼에지노광부가 더 설치되는 것이 바람직하다.Preferably, the semiconductor device manufacturing apparatus further includes a wafer edge exposure unit for exposing a wafer edge portion to a predetermined thickness.
상기 웨이퍼 로딩부, 상기 에치엠디에스 도포부, 상기 포토레지스트 도포부, 상기 현상부, 상기 베이크부 및 상기 유브이 베이크부는 하나 이상의 복수개가 설치되는 것이 바람직하다.At least one of the wafer loading unit, the etch MDS coating unit, the photoresist coating unit, the developing unit, the baking unit, and the UV baking unit may be provided.
상기 베이크부는 용도에 따라 상기 웨이퍼에 도포된 포토레지스트에 포함된 용제를 제거하기위한 소프트 베이크(Soft Bake)부, 포토레지스트 패턴에 나타나는 정재파 효과에 의한 물결무늬를 제거하기위한 피이비(Post Expourse Bake)부 및 상기 포토레지스트 패턴을 경화시키기위한 하드 베이크(Hard Bake)부로 구분할 수 있다.The bake part may be a soft bake part for removing a solvent included in the photoresist applied to the wafer, and a post-exposure bake for removing a wave pattern due to standing wave effects in the photoresist pattern. ) And a hard bake portion for curing the photoresist pattern.
상기 유브이 베이크부는 상부에 유브이(UV)를 발생시킬 수 있는 유브이램프(UV Lamp) 및 하부에 상기 유브이램프와 소정간격 이격되어 웨이퍼가 안착되며, 상기 웨이퍼를 가열시킬 수 있는 핫플레이트(Hot Plate)를 구비하여 이루어진다.The UV bake portion has a UV lamp capable of generating UV at the top and a hot plate for heating the wafer at a predetermined distance from the UV lamp at a lower portion thereof to heat the wafer. It is provided with.
상기 유브이램프는 극초단파여기램프(Microwave-Excited Lamp) 또는 머큐리제논아크램프(Mercury-Xenon Lamp)일 수 있다.The UV lamp may be a microwave-excited lamp or a Mercury-Xenon lamp.
상기 목적을 달성하기 위한 본 발명에 따른 다른 반도체소자의 제조장비는 현상공정이 수행된 웨이퍼에 유브이(UV)광을 조사시켜 상기 웨이퍼상의 포토레지스트 패턴의 플로우공정시 안정된 플로우를 유도하기 위한 유브이 베이크부 및 상기 유브이 베이크부와 인접하여 상기 포토레지스트 패턴을 식각마스크로 하는 하부막질의 식각공정이 수행되는 공정챔버를 포함하여 이루어진다.Other semiconductor device manufacturing equipment according to the present invention for achieving the above object is a UV bake to induce a stable flow during the flow process of the photoresist pattern on the wafer by irradiating a UV (UV) light on the wafer subjected to the development process And a process chamber adjacent to the UV bake portion to perform an etching process of a lower film quality using the photoresist pattern as an etching mask.
상기 유브이 베이크부와 상기 공정챔버는 로드락챔버로 연결될 수 있다.The UV bake unit and the process chamber may be connected to a load lock chamber.
상기 유브이 베이크부는 상부에 유브이(UV)를 발생시킬 수 있는 유브이램프(UV Lamp) 및 하부에 상기 유브이램프와 소정간격 이격되어 웨이퍼가 안착되며, 상기 웨이퍼를 가열시킬 수 있는 핫플레이트(Hot Plate)를 구비하여 이루어진다.The UV bake portion has a UV lamp capable of generating UV at the top and a hot plate for heating the wafer at a predetermined distance from the UV lamp at a lower portion thereof to heat the wafer. It is provided with.
상기 유브이램프는 극초단파여기램프(Microwave-Excited Lamp) 또는 머큐리제논아크램프(Mercury-Xenon Lamp)일 수 있다.The UV lamp may be a microwave-excited lamp or a Mercury-Xenon lamp.
본 발명에 따른 반도체소자의 패턴 형성방법은 웨이퍼 상에 포토레지스트를 도포하는 단계, 상기 도포된 포토레지스트를 소프트 베이크(Soft Bake) 시키는 단계, 상기 소프트 베이크가 끝난 상기 포토레지스트 상에 포토마스크를 정렬시켜 노광하는 단계, 상기 노광이 끝난 상기 포토레지스트를 피이비(PEB : Post Exposure Bake) 시키는 단계, 상기 피이비가 끝난 상기 포토레지스트를 현상 및 세정하여 포토레지스트 패턴을 형성시키는 단계, 상기 포토레지스트 패턴을 유브이 베이크(UV Bake) 시키는 단계; 및 상기 유브이 베이크 후, 상기 포토레지스트 패턴을 플로우 베이크(Flow Bake) 시키는 단계를 포함하여 이루어진다.In the method for forming a pattern of a semiconductor device according to the present invention, the method includes: applying a photoresist on a wafer, soft baking the applied photoresist, and aligning the photomask on the photoresist after the soft bake is finished. Exposing the exposed photoresist to PEB (Post Exposure Bake), developing and cleaning the finished photoresist to form a photoresist pattern, and forming the photoresist pattern. UV Bake; And after the UV bake, flow baking the photoresist pattern.
상기 포토레지스트는 베이스수지, 광활성제, 용제 및 베이스수지와 가교결합될 수 있는 첨가제로서 2,4,6-트리아미노-1,3,5-트리아진을 포함하여 이루어진 것을 사용할 수 있다.The photoresist may include a base resin, a photoactive agent, a solvent, and an additive capable of crosslinking with the base resin, including 2,4,6-triamino-1,3,5-triazine.
또한, 상기 포토레지스트는 i-line용 또는 딥유브이(DUV : Deep Ultraviolet)용이 바람직하며, 상기 i-line용 포토레지스트 사용시는 상기 포토마스크는 위상반전마스크(PSM : Phase Shift Mask)가 될 수 있다.In addition, the photoresist is preferably for i-line or Deep Ultraviolet (DUV), and when using the photoresist for i-line, the photomask may be a phase shift mask (PSM). .
상기 포토레지스트 패턴은 콘택홀 패턴(Contact Hole Pattern)일 수 있으며, 상기 유브이 베이크시키는 단계 전(前)에 하드 베이크시키는 단계를 더 첨가할 수 있다.The photoresist pattern may be a contact hole pattern, and a hard bake may be further added before the bake bake.
상기 유브이 베이크는 상기 포토레지스트 패턴에 유브이광을 조사하면서 플로우베이크보다 낮은 온도의 베이크공정을 동시에 수행하는 것이 바람직하다.The UV bake preferably performs a baking process at a lower temperature than the flow bake while irradiating UV light to the photoresist pattern.
상기 유브이광 조사시 공정시간은 10 내지 80 초가 바람직하며, 상기 유브이 베이크시 베이크공정의 공정온도는 50 내지 140 ℃ 이며, 상기 플로우베이크의 공정온도는 140 내지 200 ℃ 가 바람직하다.The process time during the UV light irradiation is preferably 10 to 80 seconds, the process temperature of the bake bake process is 50 to 140 ℃, the process temperature of the flow bake is preferably 140 to 200 ℃.
상기 플로우베이크는 1회 이상 반복할 수 있다.The flow bake may be repeated one or more times.
본 발명에 따른 다른 반도체소자의 패턴 형성방법은 반도체 기판 상에 포토레지스트를 도포하는 단계, 상기 도포된 포토레지스트를 소프트 베이크(Soft Bake) 시키는 단계, 상기 소프트 베이크가 끝난 상기 포토레지스트 상에 포토마스크를 정렬시켜 노광하는 단계, 상기 노광이 끝난 상기 포토레지스트를 피이비(PEB : Post Exposure Bake)를 시키는 단계, 상기 피이비가 끝난 상기 포토레지스트를 현상 및 세정하여 포토레지스트 패턴을 형성시키는 단계, 상기 포토레지스트 패턴을 하드 베이크(Hard Bake) 시키는 단계, 상기 하드 베이크가 끝난 상기 포토레지스트 패턴을 현상액처리하는 단계, 및 상기 현상처리된 상기 포토레지스트 패턴을 플로우베이크(Flow Bake) 시키는 단계를 구비하여 이루어진다.According to another aspect of the present invention, there is provided a method of forming a pattern of a semiconductor device, the method comprising: applying a photoresist on a semiconductor substrate, soft baking the applied photoresist, and a photomask on the photoresist after the soft bake is finished. Exposing the exposed photoresist to PEB (Post Exposure Bake), developing and cleaning the finished photoresist to form a photoresist pattern, and forming the photoresist pattern. Hard baking the resist pattern, developing the photoresist pattern after the hard bake, and flow baking the developed photoresist pattern.
상기 포토레지스트는 베이스수지, 광활성제, 용제 및 베이스수지와 가교결합될 수 있는 첨가제로서 2,4,6-트리아미노-1,3,5-트리아진을 포함하여 이루어진 것을 사용할 수 있다.The photoresist may include a base resin, a photoactive agent, a solvent, and an additive capable of crosslinking with the base resin, including 2,4,6-triamino-1,3,5-triazine.
또한, 상기 포토레지스트는 i-line용일 수 있으며, 상기 포토마스크는 위상변위마스크(PSM : Phase Shift Mask)가 바람직하다.In addition, the photoresist may be for i-line, and the photomask is preferably a phase shift mask (PSM).
상기 포토레지스트 패턴은 컨택홀패턴(Contact Hole Pattern)일 수 있다.The photoresist pattern may be a contact hole pattern.
상기 하드 베이크가 끝난 후 상기 포토레지스트 패턴의 현상처리를 2회 이상 반복 수행할 수 있다.After the hard bake, the developing process of the photoresist pattern may be repeatedly performed two or more times.
상기 플로우베이크의 공정온도는 140 내지 200 ℃가 바람직하며, 상기 플로우 베이크시 공정시간은 80 내지 120 초 일 수 있다.The process temperature of the flow bake is preferably 140 to 200 ℃, the process time during the flow bake may be 80 to 120 seconds.
본 발명은 반도체소자의 고집적화에 따라 선폭을 보다 작게하기 위하여 사진공정에서 현상 후, 포토레지스트 패턴 상에 유브이광을 조사하여 상기 포토레지스트 패턴의 플로우공정시 패턴이 찌그러지는 현상을 방지하여 효과적으로 원하는 패턴 크기를 형성할 수 있도록 하는 반도체소자의 제조 장비 및 이를 이용한 반도체소자의 패턴 형성방법에 관한 것이다.According to the present invention, after developing in the photolithography process to reduce the line width according to the high integration of the semiconductor device, the photoresist pattern is irradiated with UV light to prevent the distortion of the pattern during the flow process of the photoresist pattern. The present invention relates to a manufacturing device for a semiconductor device capable of forming a size and a pattern forming method for a semiconductor device using the same.
또한, 상기 본 발명의 또다른 목적을 달성하기 위한 본 발명에 따른 포토레지스트는, 베이스수지, 광활성제, 용제 및 베이스수지와 가교결합될 수 있는 첨가제로서 2,4,6-트리아미노-1,3,5-트리아진을 포함하여 이루어진다.In addition, the photoresist according to the present invention for achieving another object of the present invention, 2,4,6-triamino-1, as an additive that can be crosslinked with the base resin, photoactive agent, solvent and base resin. 3,5-triazines.
이때 상기 2,4,6-트리아미노-1,3,5-트리아진이 베이스수지와 광활성제 및 용제의 총량에 대하여 0.001 내지 5중량%로 포함되는 것이 바람직하다.At this time, the 2,4,6-triamino-1,3,5-triazine is preferably included in 0.001 to 5% by weight based on the total amount of the base resin, photoactive agent and solvent.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings a specific embodiment of the present invention will be described in detail.
도6은 본 발명에 의한 반도체소자의 제조장비의 일 실시예를 설명하기 위한 구성도이며, 도7은 도6의 극초단파여기램프가 부착된 유브이 베이크부를 설명하기위한 단면도이다.FIG. 6 is a block diagram illustrating an embodiment of a manufacturing apparatus of a semiconductor device according to the present invention, and FIG. 7 is a cross-sectional view illustrating a UV bake unit to which the microwave excitation lamp of FIG. 6 is attached.
도6은 본 발명에 의한 반도체소자의 제조장비(30)와 노광장비(90)가 인터페이스(80)를 통하여 인라인(In Line)으로 연결된 상태를 나타내고있다.6 shows a state in which the semiconductor device manufacturing apparatus 30 and the exposure apparatus 90 of the present invention are connected in-line through the interface 80.
상기 반도체소자의 제조장비(30)는 웨이퍼가 내재된 웨이퍼 카세트가 적재되는 웨이퍼 로딩부(32), 상기 웨이퍼 로딩부(32)로부터 이송된 웨이퍼 표면에 포토레지스트의 접착력을 증대시키기 위한 에치엠디에스(HMDS) 도포부(34), 상기 에치엠디에스 도포부(34)에서 에치엠디에스가 도포된 상기 웨이퍼 상에 포토레지스트를 도포하는 포토레지스트 도포부(36), 상기 포토레지스트 도포부(36)에서 상기 포토레지스트가 도포된 후, 노광된 웨이퍼를 현상하여 포토레지스트 패턴을 형성시키는 현상부(44), 상기 포토레지스트가 도포된 웨이퍼에 포함된 용제를 제거하기위한 소프트 베이크(Soft Bake)부(38), 상기 포토레지스트가 도포된 웨이퍼의 노광 후, 포토레지스트 패턴에 나타나는 미세한 구조의 정재파 등을 제거하기위한 피이비부(42) 및 상기 포토레지스트 패턴을 경화시키기위한 하드 베이크부(40)를 포함하는 베이크부(37) 및 상기 현상된 웨이퍼에 유브이(UV)광을 조사시켜 상기 포토레지스트 패턴의 플로우시 안정된 플로우를 유도하는 유브이 베이크부(48)를 포함하여 이루어진다.The semiconductor device manufacturing apparatus 30 includes an wafer loading unit 32 on which a wafer cassette in which a wafer is embedded is loaded, and an etch MDS for increasing adhesion of photoresist to a wafer surface transferred from the wafer loading unit 32. (HMDS) application portion 34, photoresist application portion 36 for applying photoresist on the wafer to which the etch MDS is applied in the etch MDS application portion 34, the photoresist application portion 36 After the photoresist is applied, the developing unit 44 for developing the exposed wafer to form a photoresist pattern, a soft bake unit for removing the solvent contained in the photoresist coated wafer ( 38) after exposure of the photoresist-coated wafer, standing waves of a fine structure appearing in the photoresist pattern; The photoresist pattern includes a bake portion 42 for hanging and a hard bake portion 40 for curing the photoresist pattern, and UV light is irradiated onto the developed wafer. A yube bake portion 48 is formed to induce a stable flow during flow.
상기 반도체소자의 제조장비는 스피너 또는 트렉장비일 수 있으며, 상기 반도체소자의 제조장비에는 웨이퍼 모서리부분을 소정두께 노광하는 웨이퍼에지노광부가 더 설치되는 것이 바람직하다. 상기 반도체소자의 제조장비는반도체소자 제조공정의 효율적인 멀티공정(Multi Process)을 위하여 상기 웨이퍼 로딩부(32), 상기 에치엠디에스 도포부(34), 상기 포토레지스트 도포부(36), 상기 현상부(44), 상기 소프트 베이크(Soft Bake)부(38), 상기 피이비부(42) 및 상기 하드 베이크부(40) 및 상기 유브이 베이크부(48)는 하나 이상의 복수개가 설치되는 것이 바람직하다.The manufacturing device of the semiconductor device may be a spinner or a track device, and the semiconductor device manufacturing device may further include a wafer edge exposure unit exposing a wafer edge portion to a predetermined thickness. The semiconductor device manufacturing apparatus may include the wafer loading part 32, the etch MDS coating part 34, the photoresist coating part 36, and the developing process for an efficient multi-process of the semiconductor device manufacturing process. It is preferable that one or more units 44, the soft bake unit 38, the PB unit 42, the hard bake unit 40, and the UV bake unit 48 are provided.
상기 유브이 베이크부(48)는 챔버 상부에 유브이(UV)를 발생시킬 수 있는 유브이램프 및 챔버 하부에 상기 유브이램프와 소정간격 이격되어 웨이퍼가 안착되며, 상기 웨이퍼를 가열시킬 수 있는 핫플레이트를 구비하여 이루어진다.The UV bake unit 48 includes a UV lamp capable of generating UV (UV) in the upper part of the chamber and a hot plate on which the wafer is seated at a predetermined distance from the UV lamp in the lower part of the chamber to heat the wafer. It is done by
상기 유브이램프는 극초단파여기램프 또는 머큐리제논아크램프가 바람직하다. 상기 극초단파여기램프(60)가 장착된 유브이 베이크부(48)를 실예로 살펴보면, 극초단파가이드(61)가 부착된 수은전구(62), 상기 수은전구(62)를 감싸며, 상기 극초단파가이드(61)에 의해 인가된 극초단파에 의해 상기 수은전구(62)에서 발산하는 유브이를 웨이퍼에 집중시킬 수 있는 하면에 석영판(64)이 부착된 반사경(63)을 포함하여 이루어지는 상기 극초단파여기램프(60) 및 상기 극초단파여기램프(60)와 소정간격 이격되어 웨이퍼(68)가 안착되며, 상기 웨이퍼(68)를 가열시킬 수 있는 핫플레이트(70)를 구비하여 이루어진다.The UV lamp is preferably a microwave excitation lamp or a Mercury xenon arc lamp. Looking at the UV bake unit 48 equipped with the microwave excitation lamp 60 as an example, the mercury bulb 62 is attached to the microwave guide 61, the mercury bulb 62 is wrapped, the microwave guide 61 The microwave excitation lamp (60) comprising a reflector (63) with a quartz plate (64) attached to a lower surface capable of concentrating the wafer (V) emitted from the mercury bulb (62) by a microwave applied to the wafer. A wafer 68 is seated spaced apart from the microwave excitation lamp 60 by a predetermined interval, and is provided with a hot plate 70 capable of heating the wafer 68.
상기 핫플레이트(70)에 웨이퍼(68)가 장착되면 극초단파가이드(61)가 에너지를 상기 수은이 내재된 수은전구(62)에 가해 상기 수은을 플라즈마 상태로 만들어 유브이를 발생시킨다. 상기 유브이는 상기 반사경(63)에 의해 여러방향으로 발산되는 유브이를 반사시켜 상기 웨이퍼(68)에 효율적으로 도달시킨다.When the wafer 68 is mounted on the hot plate 70, the microwave guide 61 applies energy to the mercury bulb 62 containing the mercury to make the mercury into a plasma state to generate a UV. The UV is reflected by the UV emitted in various directions by the reflecting mirror 63 to reach the wafer 68 efficiently.
본 발명에 의한 반도체소자 제조설비(30)의 동작순서를 살펴보면, 처음 상기 웨이퍼 로딩부(32)에 웨이퍼가 내재된 웨이퍼 카세트가 로딩되면 제 1 이송암(50)에 의해 상기 웨이퍼는 상기 에치엠디에스 도포부(34)로 이송된다. 상기 에치엠디에스 도포부(34)는 상기 웨이퍼에 포토레지스트가 효과적으로 도포되도록 소정두께의 에치엠디에스를 도포한다.Referring to the operation sequence of the semiconductor device manufacturing apparatus 30 according to the present invention, when the wafer cassette having the wafer embedded therein is loaded into the wafer loading unit 32, the wafer is transferred by the first transfer arm 50. It is transferred to the S application part 34. The etch MDS coating unit 34 applies etch MDS of a predetermined thickness so that the photoresist is effectively applied to the wafer.
계속해서, 상기 에치엠디에스가 도포된 웨이퍼는 포토레지스트 도포부(36)로 제 2 이송암(52)에 의해 이송되어 특정공정의 특정의 포토레지스트가 상기 웨이퍼 표면에 도포된다. 상기 이송암(50, 52)들은 단지 일 실시예를 설명하기 위하여 첨부하였으며, 특정 위치에 한정되는 것이 아님은 당업자에게는 공지의 사실이다.Subsequently, the wafer coated with the etch MDS is transferred to the photoresist coating unit 36 by the second transfer arm 52 so that a specific photoresist of a specific process is applied to the wafer surface. The transfer arms 50 and 52 have been attached for the purpose of describing one embodiment only, and are not known to those skilled in the art.
계속해서, 상기 포토레지스트가 도포된 웨이퍼는 소프트 베이크부(38)로 이송되어 소정의 온도에서 베이크되어 상기 포토레지스트에 포함된 용제를 제거하여 도포된 포토레지스트가 일정한 두께로 도포된 상태를 유지토록 한다.Subsequently, the photoresist-coated wafer is transferred to the soft bake portion 38 and baked at a predetermined temperature to remove the solvent contained in the photoresist so that the applied photoresist is maintained at a constant thickness. do.
계속하여, 상기 소프트 베이크를 수행한 상기 웨이퍼는 인터페이스(80)를 통하여 노광장비(90)로 이송되어 노광이 수행된다. 상기 노광이 수행된 웨이퍼는 웨이퍼에지노광부(46)를 통과한 후, 피이비부(42)로 이송되어 소정의 온도에서 베이크되어 현상 후 포토레지스트 패턴에 상기 노광 광원의 입사광과 반사광의 간섭에 의해 보강 및 상쇄 현상이 일어나면서 생기는 정재파 효과에 의해 발생하는 물결무늬를 제거하여 패턴의 프로파일이 향상되도록 한다.Subsequently, the wafer on which the soft baking is performed is transferred to the exposure apparatus 90 through the interface 80 to perform exposure. The wafer on which the exposure has been performed passes through the wafer edge exposure unit 46, is transferred to the PB unit 42, and baked at a predetermined temperature, and is developed by interference of incident light and reflected light of the exposure light source to the photoresist pattern after development. The pattern of the pattern is improved by removing wave patterns generated by standing wave effects caused by reinforcement and cancellation.
계속하여, 상기 피이비가 완료된 웨이퍼는 상기 현상부(44)로 이송되어 상기 웨이퍼 표면에 현상액을 분사하여 노광에 의한 양성 포토레지스트 패턴 또는 음성 포토레지스트 패턴을 형성한다. 이때 상기 포토레지스트 패턴의 선폭은 소망하는 선폭보다 크다.Subsequently, the wafer on which the PB is completed is transferred to the developer 44 to inject a developer onto the wafer surface to form a positive photoresist pattern or a negative photoresist pattern by exposure. At this time, the line width of the photoresist pattern is larger than the desired line width.
계속하여, 상기 웨이퍼는 유브이 베이크부(48)로 이송되어 상기 포토레지스트 패턴 상에 유브이조사와 핫플레이트에 의한 베이크공정을 수행하여 상기 포토레지스트 내에 가교반응(Cross Linking)과 플로우공정이 동시에 일어나도록 하여 현상 후의 상기 포토레지스트 패턴보다 작아진 포토레지스트 패턴을 얻도록 한다. 상기 반도체소자 제조장비의 각각의 단위 공정부는 편의에 따라 배열순서를 변경할 수 있으며, 상기 제조장비의 펩(Fab)내의 점유면적의 효율성을 높이기 위해 상기 단위 공정부들을 수직형태로 배치할 수 있음은 당업자에게는 당연하다.Subsequently, the wafer is transferred to the UV baking unit 48 to perform a baking process by UV irradiation and a hot plate on the photoresist pattern so that cross linking and a flow process occur simultaneously in the photoresist. Thus, a photoresist pattern smaller than the photoresist pattern after development is obtained. Each unit processing unit of the semiconductor device manufacturing equipment can be changed in the arrangement order according to convenience, and in order to increase the efficiency of the occupied area in the Fab of the manufacturing equipment can be arranged in a vertical form It is obvious to those skilled in the art.
본 발명에 의한 반도체소자 제조설비의 중요한 포인트는 종래의 상기 스피너 또는 트렉장비에 상기 유브이 베이크부(48)를 첨부하는 것이며, 상기 유브이 베이크부(48)의 특별한 위치지점을 한정하지는 않는다. 상기 유브이 베이크부(48)의 위치는 유브이 베이크가 공정순서상 현상공정 다음에 수행되는 것으로서 상기 현상부(44)에 근접하여 배치하는 것이 바람직하다.An important point of the semiconductor device manufacturing facility according to the present invention is to attach the UV bake portion 48 to the conventional spinner or track equipment, and does not limit the special position of the UV bake portion 48. The position of the UV bake portion 48 is preferably placed close to the developing portion 44 as the UV bake is performed after the developing process in the process order.
그러므로 상기 유브이 베이크부(48)가 부가된 반도체소자 제조설비를 통과하여 포토레지스트 패턴이 형성된 웨이퍼를 후속공정의 식각장비로 이동시켜 상기 포토레지스트 패턴을 식각마스크로 하여 하부막질을 식각하여 소자패턴을 형성한다.Therefore, the wafer having the photoresist pattern formed through the semiconductor device manufacturing equipment to which the UV bake portion 48 is added is moved to an etching apparatus of a subsequent process, and the lower layer quality is etched by using the photoresist pattern as an etching mask. Form.
상술한 바와 같이, 본 발명의 소자패턴 형성방법은 현상공정에 의해 형성된 포토레지스트 패턴을 유브이 베이크와 플로우베이크를 수행한 후, 식각공정을 수행하는 것으로서, 상기 유브이 베이크부가 부가된 식각장비를 사용하여 소자패턴을 형성할 수 있다.As described above, the device pattern forming method of the present invention performs an etching process after performing a UV bake and a flow bake on the photoresist pattern formed by the developing process, by using an etching apparatus to which the UV bake portion is added. An element pattern can be formed.
따라서, 상기 식각장비는 현상공정이 수행된 웨이퍼에 유브이(UV)광을 조사시켜 상기 웨이퍼상의 포토레지스트 패턴의 플로우공정시 안정된 플로우를 유도하기 위한 유브이 베이크부 및 상기 유브이 베이크부와 인접하여 상기 포토레지스트 패턴을 식각마스크로 하는 하부막질의 식각공정이 수행되는 공정챔버를 포함하여 이루어진다.Therefore, the etching apparatus irradiates UV light to the wafer on which the developing process is performed to induce a stable flow during the flow process of the photoresist pattern on the wafer and the UV bake part adjacent to the UV bake part. And a process chamber in which an etching process of a lower film quality using a resist pattern as an etching mask is performed.
상기 유브이 베이크부와 상기 공정챔버는 로드락챔버로 연결되는 것이 바람직하다.The UV bake unit and the process chamber are preferably connected to the load lock chamber.
도8은 본 발명의 일 실시예에 의한 반도체소자의 패턴의 형성방법을 나타내는 공정순서도이다.8 is a process flowchart showing a method of forming a pattern of a semiconductor device according to an embodiment of the present invention.
도8에서 보는 바와 같이, 상기 반도체소자의 패턴의 형성방법은 현상 및 세정단계 후, 세가지의 순서중에서 하나를 선택하여 수행할 수 있다. 상기 세가지 순서는 A, B 및 C로 나타냈으며, 먼저 A 순서에 대하여 기술한 후, B 및 C의 순서의 기술에 있어서, A 순서와 중복되는 단계는 설명을 생략하였다.As shown in FIG. 8, the method of forming a pattern of the semiconductor device may be performed by selecting one of three orders after developing and cleaning steps. The three orders are represented by A, B, and C. First, the order of A is described, and then, in the description of the order of B and C, the steps overlapping with the order of A are omitted.
먼저, A 공정순서를 살펴보면 처음 웨이퍼 상에 상기 포토레지스트를 도포하는 S20단계로서, 상기 웨이퍼 상에 i-line용 포토레지스트를 도포한다. 계속하여 상기 도포된 상기 i-line용 포토레지스트를 소프트 베이크시키는 S22단계로서, 상기 포토레지스트가 포함하고 있는 솔벤트를 제거하므로써 상기 i-line용 포토레지스트의 접착력을 증가시키기 위하여 소프트 베이크를 수행한다.First, referring to the process A step, the first step of applying the photoresist on the wafer S20, the i-line photoresist is applied on the wafer. Subsequently, in step S22 of soft baking the coated photoresist for i-line, soft baking is performed to increase the adhesion of the photoresist for i-line by removing the solvent contained in the photoresist.
이때, 상기 포토레지스트는 또한 베이스수지, 광활성제, 용제 및 베이스수지와 가교결합될 수 있는 첨가제로서 2,4,6-트리아미노-1,3,5-트리아진이 베이스수지와 광활성제 및 용제의 총량에 대하여 0.001 내지 5중량%로 포함된 것을 사용할 수 있다. 상기 2,4,6-트리아미노-1,3,5-트리아진은 소위 멜라민(melamine)이라고 칭하는 것으로써 화학식이 C3H6N6이며, 포름알데히드와 부가 축합반응에 의해 멜라민 포름알데히드 수지를 형성한다.At this time, the photoresist is also a base resin, a photoactive agent, a solvent and an additive capable of crosslinking with the base resin, 2,4,6-triamino-1,3,5-triazine is the base resin, photoactive agent and solvent It can be used that contained from 0.001 to 5% by weight based on the total amount. The 2,4,6-triamino-1,3,5-triazine is called melamine and has a chemical formula of C 3 H 6 N 6 , and a melamine formaldehyde resin by addition condensation with formaldehyde. To form.
계속하여, 상기 소프트 베이크가 끝난 상기 포토레지스트 상에 포토마스크를 정렬시켜 노광하는 S24단계로서, 상기 i-line용 포토레지스트가 도포된 웨이퍼를 i-line 스텝퍼로 이동시켜 상기 웨이퍼 상에 미세홀패턴이 형성된 위상반전마스크를 정렬시켜 i-line을 위상반전마스크를 통하여 상기 i-line을 입사시켜 상기 웨이퍼를 노광한다. 계속하여 상기 노광된 웨이퍼를 피이비 시키는 S26단계로서, 상기 피이비는 상기 포토레지스트 패턴의 상기 노광 광원의 입사광과 반사광의 간섭에 의해 보강 및 상쇄 현상이 일어나면서 생기는 정재파 효과에 의해 발생하는 물결무늬를 제거하여 상기 패턴의 프로파일을 향상시키고 상기 포토레지스트 패턴의 해상도를 향상시킨다.Subsequently, in step S24 of aligning and exposing a photomask on the soft-baked photoresist, the wafer having the i-line photoresist coated is moved to an i-line stepper to form a fine hole pattern on the wafer. The formed phase inversion mask is aligned so that the i-line is incident through the phase inversion mask to expose the wafer. Subsequently, in step S26 of making the exposed wafers PB, the PB is a wave pattern generated by standing wave effects generated by reinforcement and cancellation by interference of incident light and reflected light of the exposure light source of the photoresist pattern. Removing the component improves the profile of the pattern and improves the resolution of the photoresist pattern.
계속하여, 상기 피이비가 완료된 상기 웨이퍼를 현상 및 세정하여 상기 포토레지스트 패턴을 형성시키는 S28단계로서, 피이비가 완료된 상기 웨이퍼를 현상장치로 이동시켜 상기 포토레지스트 상에 현상액을 공급하여 패턴을 형성한 후, 세정액으로 현상불순물을 제거한다.Subsequently, in step S28 of developing and cleaning the wafer on which the PB is completed to form the photoresist pattern, by moving the wafer on which the PB is completed to a developing apparatus, a developer is supplied onto the photoresist to form a pattern. , Remove developing impurities with cleaning solution.
계속하여, 상기 포토레지스트 패턴을 유브이 베이크 시키는 S32단계로서, 상기 포토레지스트 패턴에 유브이광을 조사시키면서 열을 가하여 포토레지스트 내에 가교반응(Cross Linking)이 일어나도록 하여 상기 포토레지스트 패턴의 열적안전성이 확보되어 온도 상승에 따른 플로우시 열에 둔감하도록한다. 상기 유브이 베이크는 상기 포토레지스트 패턴에 유브이광을 조사하면서 열에의한 베이크공정을 동시에 수행할 수 있으며, 상기 열에 의한 베이크공정은 유브이광을 조사한 후, 독립적으로 수행할 수 있다.Subsequently, in step S32 of uv baking the photoresist pattern, heat is applied to the photoresist pattern while irradiating a UV light so that cross linking occurs in the photoresist to secure thermal safety of the photoresist pattern. To be insensitive to heat during flow due to temperature rise. The UV bake may simultaneously perform a baking process by heat while irradiating UV light to the photoresist pattern. The baking process by heat may be independently performed after irradiating UV light.
계속하여 상기 유브이 베이크 후, 플로우베이크를 하는 S36단계로서, 상기 포토레지스트의 연화점 이상의 열을 상기 포토레지스트 패턴에 가하여 상기 포토레지스트 고분자를 연화 및 점도가 감소하도록 하여 상기 포토레지스트 패턴을 플로우시켜 패턴의 크기를 작게된다. 또한, 패턴밀도가 높은 셀지역과 패턴밀도가 낮은 페리지역의 상기 포토레지스트 패턴의 플로우 정도 차이가 크지 않아 상기 포토레지스트 패턴이 상기 웨이퍼의 전면에 균일하게 형성된다.Subsequently, after the UV baking, in step S36, the photoresist pattern is flowed by applying heat above the softening point of the photoresist to the photoresist pattern so as to soften and reduce the viscosity of the photoresist polymer. The size becomes smaller. The photoresist pattern is uniformly formed on the entire surface of the wafer because the difference in the degree of flow of the photoresist pattern in the cell region having a high pattern density and the ferry region having a low pattern density is not large.
이어서, B 공정순서는 상기 A 공정순서에서 상기 포토레지스트 패턴에 유브이 베이크를 시키는 S32단계 전(前)에 플로우공정을 좀더 안정하게 수행하기 위하여 하드 베이크시키는 S30단계가 더 첨가된다.Subsequently, in step B, a step S30 of hard baking is further added in order to perform the flow process more stably before step S32 in which step A of the photoresist pattern is subjected to a UV bake.
마지막으로 C 공정순서는 상기 A 공정순서에서 수행된 포토레지스트 내에 가교반응이 일어나도록 하여 상기 포토레지스트 패턴의 열적안정성이 확보되어 온도 상승에 따른 플로우시 열에 둔감하도록 유브이 베이크시키는 S32단계 대신에 하드 베이크시키는 S33단계와 상기 S28의 현상단계에서 사용하는 동일한 현상액과 동일한방법으로 상기 하드 베이크가 수행된 웨이퍼를 현상액 처리시키는 S34단계를 차례로 수행한다. 즉, C 공정순서에서는 상기 현상공정에 의해 형성된 상기 포토레지스트 패턴을 현상액 처리함므로서 포토레지스트의 특성을 변화시켜 상기 유브이 베이크와 동일한 특성을 얻는다.Finally, the process sequence C causes the crosslinking reaction to occur in the photoresist performed in the process A process to ensure the thermal stability of the photoresist pattern, so that the baking is insensitive to heat during the flow as the temperature rises. Step S33 and step S34 for processing the wafers on which the hard bake has been performed are carried out in the same manner as the same developing solution used in the developing step of S28. That is, in the step C, the photoresist pattern formed by the developing step is subjected to a developer to change the properties of the photoresist to obtain the same characteristics as the UV bake.
도9 내지 도12는 도8의 공정순서도에 의한 i-line용 포토레지스트 및 위상반전마스크를 사용하여 플로우방법으로 콘택홀 패턴형성을 나타내는 공정단면도들로서 A 공정순서를 설명한다.9 to 12 illustrate process steps A and B as process cross-sectional views showing contact hole pattern formation by a flow method using the photoresist for i-line and the phase inversion mask according to the process flow chart of FIG. 8.
도9에서 보는 바와 같이, 상부에 피패턴형성막(14)이 형성되어 있는 웨이퍼(12)에 i-line용 포토레지스트(16)를 도포한 후, 80 내지 120℃에서 50 내지 100초 동안 소프트 베이크를 한다. 상기 소프트 베이크는 상기 i-line용 포토레지스트(16)에 포함된 용제를 제거하여 도포된 상기 i-line용 포토레지스트(16)가 일정한 두께로 도포된 상태를 유지토록 한다. 상기 소프트 베이크의 바람직한 공정온도는 90 내지 110℃이다.As shown in Fig. 9, after the photoresist 16 for i-line is applied to the wafer 12 having the patterned film formation 14 formed thereon, it is soft at 80 to 120 캜 for 50 to 100 seconds. Bake. The soft bake removes the solvent contained in the i-line photoresist 16 so that the i-line photoresist 16 applied is maintained in a predetermined thickness. The preferred process temperature for the soft bake is 90 to 110 ° C.
이때, 상기 포토레지스트는 또한 베이스수지, 광활성제, 용제 및 베이스수지와 가교결합될 수 있는 첨가제로서 2,4,6-트리아미노-1,3,5-트리아진이 베이스수지와 광활성제 및 용제의 총량에 대하여 0.001 내지 5중량%로 포함된 것을 사용할 수 있다. 상기 2,4,6-트리아미노-1,3,5-트리아진은 소위 멜라민(melamine)이라고 칭하는 것으로써 화학식이 C3H6N6이며, 포름알데히드와 부가 축합반응에 의해 멜라민 포름알데히드 수지를 형성한다.At this time, the photoresist is also a base resin, a photoactive agent, a solvent and an additive capable of crosslinking with the base resin, 2,4,6-triamino-1,3,5-triazine is the base resin, photoactive agent and solvent It can be used that contained from 0.001 to 5% by weight based on the total amount. The 2,4,6-triamino-1,3,5-triazine is called melamine and has a chemical formula of C 3 H 6 N 6 , and a melamine formaldehyde resin by addition condensation with formaldehyde. To form.
계속하여, 도10과 같이 상기 웨이퍼(12)을 i-line용 스텝퍼로 이동시켜 상기 i-line용 포토레지스트(16) 위에 미세홀패턴이 형성되어있는 위상반전마스크(17)를 정렬시켜 i-line를 이용하여 노광을 실시한다.Subsequently, as shown in FIG. 10, the wafer 12 is moved to an i-line stepper to align the phase shift mask 17 on which the fine hole pattern is formed on the photoresist 16 for i-line. Perform exposure using line.
계속하여, 도11과 같이 상기 노광된 상기 웨이퍼(12)을 100 내지 140℃에서 50 내지 100초 동안 피이비를 실시한 후, 현상 및 세정을 하여 제 1 콘택홀 패턴(18)을 형성한다. 상기 피이비는 포토레지스트로 이루어진 패턴에 나타나는 미세한 구조의 정재파 등을 제거하여 패턴의 프로파일을 향상시키고, 해상도를 높이기 위한 목적으로 수행된다. 이때 상기 제 1 콘택홀 패턴(18)의 크기는 0.28 ㎛ 급이며, 상기 웨이퍼(12) 전면의 상기 제 1 콘택홀 패턴(18)의 균일도는 좋지 않다.Subsequently, as shown in FIG. 11, the exposed wafer 12 is subjected to PB for 50 to 100 seconds at 100 to 140 ° C., and then developed and cleaned to form a first contact hole pattern 18. The PB is performed for the purpose of improving the profile of the pattern by removing standing waves having a fine structure appearing in the pattern made of the photoresist and increasing the resolution. In this case, the size of the first contact hole pattern 18 is 0.28 μm, and the uniformity of the first contact hole pattern 18 on the entire surface of the wafer 12 is not good.
계속하여, 도12와 같이 상기 제 1 콘택홀 패턴(18)에 유브이 베이크 및 플로우 베이크를 연속 수행하여 상기 제 1 콘택홀 패턴(18) 보다 크기가 작은 0.20 ㎛ 이하의 제 2 콘택홀(20)을 형성한다. 상기 유브이 베이크는 상기 제 1 콘택홀 패턴(18)에 유브이 광을 조사시키면서 열을 가하여 동시에 베이크한다. 상기 유브이 광의 조사시간은 10 내지 80초 이며, 바람직하게는 10 내지 50초이다. 상기 열에 의한 베이크의 온도는 50 내지 140 ℃ 이며, 바람직하게는 110 ℃ 이다. 즉, 상기 제 1 콘택홀 패턴(18)이 상기 유브이광의 조사와 베이크에 의해 열적으로 안정화 되면서 상기 제 1 콘택홀 패턴(18)에 가교반응이 일어나도록 한다.12, the second contact hole 20 having a size of 0.20 μm or less, which is smaller than the first contact hole pattern 18 by continuously performing a bake and flow bake on the first contact hole pattern 18. To form. The UV bake is simultaneously baked by applying heat to the first contact hole pattern 18 while applying UV light. The irradiation time of the UV light is 10 to 80 seconds, preferably 10 to 50 seconds. The temperature of the baking by the said heat is 50-140 degreeC, Preferably it is 110 degreeC. That is, the first contact hole pattern 18 is thermally stabilized by the irradiation and baking of the UV light, so that a crosslinking reaction occurs in the first contact hole pattern 18.
계속하여, 상기 유브이 베이크를 수행한 후, 유브이 광 조사를 정지하고 동일챔버 또는 독립의 베이크 챔버로 웨이퍼를 이동시켜 140 내지 200 ℃에서 80 내지 120초 동안 플로우베이크를 실시하여 제 2 콘택홀(20)을 형성한다. 상기 플로우 베이크의 공정온도는 바람직하게는 170 내지 190℃ 이다. 그러므로, 플로우 베이크시 패턴이 반복하여 존재하는 조밀한 부분과 패턴이 없는 부분의 고분자의 플로우 정도 차이가 커서 발생하는 패턴이 찌그러지는 벌크효과(Bulk effect)를 발생시키지 않아 노광 광원보다 작은 0.20 ㎛ 이하의 상기 제 2 콘택홀(20)이 상기 웨이퍼(12) 전면에 균일하게 형성된다. 상기 플로우 베이크는 포토레지스트의 종류 및 플로우량에 따라 1회 이상 반복할 수 있다.Subsequently, after performing the UV bake, the UV stops light irradiation, moves the wafer to the same chamber or an independent bake chamber, and performs a flow bake at 140 to 200 ° C. for 80 to 120 seconds to form the second contact hole 20. ). The process temperature of the flow bake is preferably 170 to 190 ° C. Therefore, 0.20 μm or less, which is smaller than the exposure light source, does not cause a bulk effect that causes the pattern to be distorted due to a large difference in the flow degree of the polymers in the dense portion and the non-patterned portion where the pattern is repeatedly present during flow baking. The second contact hole 20 is uniformly formed on the entire surface of the wafer 12. The flow bake may be repeated one or more times according to the type and flow amount of the photoresist.
특히, 상기 포토레지스트는 베이스수지, 광활성제, 용제 및 베이스수지와 가교결합될 수 있는 첨가제로서 2,4,6-트리아미노-1,3,5-트리아진이 포함된 것을 사용함으로써 유브이 베이크를 더욱 효과적으로 수행할 수도 있다.In particular, the photoresist further comprises UV bake by using 2,4,6-triamino-1,3,5-triazine as an additive capable of crosslinking with the base resin, photoactive agent, solvent, and base resin. It can also be done effectively.
따라서, 본 발명에 의하면 상술한 바와 같이 포토레지스트 패턴 형성 후 유브이광을 상기 포토레지스트 패턴에 조사하여 상기 포토레지스트 패턴의 고분자에 가교반응을 유발시켜 상기 포토레지스트를 열적으로 안정화시킨 후, 플로우를 진행하므로써 패턴이 반복하여 존재하는 조밀한 부분과 패턴이 없는 부분의 고분자의 플로우 정도 차이가 커서 발생하는 패턴이 찌그러지는 벌크효과를 발생시키지 않아 균일한 상기 포토레지스트 패턴의 크기를 노광 광원의 파장보다 작게 형성할 수 있는 효과가 있다.Therefore, according to the present invention, after the photoresist pattern is formed, the UV resist is irradiated to the photoresist pattern to cause a crosslinking reaction to the polymer of the photoresist pattern to thermally stabilize the photoresist, and then flow is performed. Therefore, the difference in the degree of flow of polymers in the dense and non-patterned portions where the pattern is repeatedly present does not cause a bulking effect that causes the pattern to be distorted so that the size of the uniform photoresist pattern is smaller than the wavelength of the exposure light source. There is an effect that can be formed.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the present invention has been described in detail only with respect to the described embodiments, it will be apparent to those skilled in the art that various modifications and variations are possible within the technical scope of the present invention, and such modifications and modifications are within the scope of the appended claims.
Claims (33)
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/192,000 US6358672B2 (en) | 1998-02-05 | 1998-11-16 | Method of forming semiconductor device pattern including cross-linking and flow baking a positive photoresist |
| GB9912579A GB2339479B (en) | 1998-07-02 | 1999-05-28 | Method of forming a semiconductor device pattern |
| DE19925416A DE19925416A1 (en) | 1998-07-02 | 1999-06-02 | Apparatus and method for forming a semiconductor device photoresist pattern, especially for a contact hole |
| JP17090499A JP3676947B2 (en) | 1998-07-02 | 1999-06-17 | Semiconductor device manufacturing equipment, semiconductor device pattern forming method using the same, and semiconductor device manufacturing photoresist using the same |
| TW87112710A01 TW426904B (en) | 1998-07-02 | 1999-06-29 | Semiconductor device fabrication system and method of forming semiconductor device pattern using the same |
| US09/634,999 US6398430B1 (en) | 1998-02-05 | 2000-08-08 | Semiconductor device fabrication system |
Applications Claiming Priority (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-3252 | 1998-02-05 | ||
| KR1019980003252 | 1998-02-05 | ||
| KR19980003252 | 1998-02-05 | ||
| KR1019980010172 | 1998-03-24 | ||
| KR19980010172 | 1998-03-24 | ||
| KR98-10172 | 1998-03-24 | ||
| KR1019980013856 | 1998-04-17 | ||
| KR98-13856 | 1998-04-17 | ||
| KR19980013856 | 1998-04-17 | ||
| KR98-26680 | 1998-07-02 | ||
| KR19980026680 | 1998-07-02 | ||
| KR1019980026680 | 1998-07-02 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000061099A Division KR20010015501A (en) | 2000-10-17 | 2000-10-17 | photoresist for fabricating in a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990071372A KR19990071372A (en) | 1999-09-27 |
| KR100291331B1 true KR100291331B1 (en) | 2001-07-12 |
Family
ID=27483263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980031545A KR100291331B1 (en) | 1998-02-05 | 1998-08-03 | Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100291331B1 (en) |
| TW (1) | TW394980B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465867B1 (en) * | 2002-05-13 | 2005-01-13 | 주식회사 하이닉스반도체 | Method for manufacturing contact pattern of semiconductor device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100589048B1 (en) * | 2000-04-14 | 2006-06-13 | 삼성전자주식회사 | Apparatus for forming a photoresist pattern |
| JP3959612B2 (en) * | 2002-01-22 | 2007-08-15 | 東京エレクトロン株式会社 | Substrate processing apparatus and substrate processing method |
| US7679714B2 (en) * | 2006-10-12 | 2010-03-16 | Asml Netherlands B.V. | Lithographic apparatus, combination of lithographic apparatus and processing module, and device manufacturing method |
| KR101313656B1 (en) * | 2011-08-29 | 2013-10-02 | 주식회사 케이씨텍 | In-line apparatus for developing and method of fabricating liquid crystal display device using thereof |
| KR102396288B1 (en) | 2014-10-27 | 2022-05-10 | 삼성디스플레이 주식회사 | Organic light emitting diode display device |
| CN111352316B (en) * | 2020-04-15 | 2024-04-12 | Tcl华星光电技术有限公司 | Photoresist bleaching and baking method and device |
-
1998
- 1998-07-31 TW TW087112710A patent/TW394980B/en not_active IP Right Cessation
- 1998-08-03 KR KR1019980031545A patent/KR100291331B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465867B1 (en) * | 2002-05-13 | 2005-01-13 | 주식회사 하이닉스반도체 | Method for manufacturing contact pattern of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW394980B (en) | 2000-06-21 |
| KR19990071372A (en) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6398430B1 (en) | Semiconductor device fabrication system | |
| JP2654450B2 (en) | Method of forming resist pattern | |
| US7527918B2 (en) | Pattern forming method and method for manufacturing a semiconductor device | |
| US8124319B2 (en) | Semiconductor lithography process | |
| KR100291331B1 (en) | Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device | |
| US6835504B2 (en) | Photomask with illumination control over patterns having varying structural densities | |
| JP3676947B2 (en) | Semiconductor device manufacturing equipment, semiconductor device pattern forming method using the same, and semiconductor device manufacturing photoresist using the same | |
| JP2560773B2 (en) | Pattern formation method | |
| US20060134559A1 (en) | Method for forming patterns on a semiconductor device | |
| JP2555675B2 (en) | Pattern formation method | |
| KR20050002368A (en) | A method for forming a contact hole pattern of a semiconductor device | |
| JP2693805B2 (en) | Reticle and pattern forming method using the same | |
| KR940011204B1 (en) | Process for producing fine pattern | |
| KR20010015501A (en) | photoresist for fabricating in a semiconductor device | |
| KR20020028114A (en) | Method of forming photoresist pattern for critical dimension reduction | |
| JP2000100689A (en) | Photolithography method using vapor-phase pretreatment | |
| KR100464654B1 (en) | Method for forming contact hole of semiconductor device | |
| JPH06140297A (en) | Resist applying method | |
| JPH06216068A (en) | Method for forming photoresist pattern | |
| JPH0562894A (en) | Forming method for fine pattern | |
| KR101107346B1 (en) | Method Of Fabricating Photoresist | |
| KR100250265B1 (en) | Method of manufacturing micropattern | |
| CN118759804A (en) | I-line lithography method | |
| JP2001035779A (en) | Method of forming fine pattern | |
| JPH02118653A (en) | Process for forming fine pattern using two-layered photoresist |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |