KR100277680B1

KR100277680B1 - 개선된 엘아이지비티 전력소자

Info

Publication number: KR100277680B1
Application number: KR1019980034923A
Authority: KR
Inventors: 김종대; 김상기; 구진근; 김대용
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1998-08-27
Filing date: 1998-08-27
Publication date: 2001-02-01
Also published as: KR20000015166A

Abstract

본 발명은 래치업을 완벽하게 방지할 수 있고, 부성저항(스냅백) 현상의 발생을 억제하는 개선된 LIGBT 전력소자를 제공하고자 하는 것으로, 이를 위해 본 발명의 LIGBT 전력소자는, 드리프트영역을 갖는 반도체층; 상기 반도체층 표면 하부의 소정영역에 서로 격리되어 형성된 캐소드확산영역 및 애노드확산영역; 상기 캐소드확산영역 하부의 상기 반도체층에 형성된 웰영역; 상기 애노드확산영역을 감싸는 형상으로 상기 반도체층에 형성되고 상기 드리프트영역보다 높은 도핑농도를 갖는 버퍼영역; 상기 캐소드확산영역으로부터 방출된 제1캐리어를 상기 반도체기판의 벌크를 통해 상기 애노드확산영역으로 전달하기 위하여, 상기 웰영역에 수직적인 채널을 형성하는 제1게이트; 및 상기 애노드확산영역으로부터 방출된 제2캐리어를 상기 반도체기판의 표면 하부를 통해 상기 캐소드확산영역으로 전달하기 위하여, 그리고 상기 드리프트영역에서 전압강하를 유발하기 위하여, 상기 버퍼영역 및 그 버퍼영역과 인접한 상기 드리프트영역에 수평적인 채널을 형성하는 제2게이트를 포함하여 이루어진다.

Description

개선된 엘아이지비티 전력소자

본 발명은 스텝모터, FED, 및 PDP의 구동 IC 등에 이용되는 LIGBT(Lateral Insulated Gate Bipolar Transistor) 전력소자에 관한 것으로, 특히 소자동작의 안정성을 크게 향상시킨 개선된 LIGBT 전력소자에 관한 것이다.

잘 알려진 바와 같이, LIGBT 전력소자는 적은 순방향 전압강하(forward voltage drop)를 갖는 반면 스위칭 속도가 느리고 원천적으로 사이리스트 구조, 즉 P⁺애노드, n-드리프트 영역, p-웰, 그리고 n+ 캐소드로 하나의 기생 사이리스트가 형성되는 단점이 있다. 최근에 이러한 소자특성을 보완하기 위해서 애노드를 단락(Shorted Anode)시킨 LIGBT(이하 "SA-LIGBT"라 칭한다) 전력소자와 얇은 트렌치형의 캐소드를 갖는 구조의 LIGBT 전력소자가 제안되고 있다.

도1은 종래의 SA-LIGBT 전력소자의 구조를 나타낸 단면도이다. 도1을 참조하면, 종래 SA-LIGBT 전력소자는, p-기판(p-sub.)상에 매몰산화막이 형성되고 그 상부에 n-드리프트영역(n-driff)을 제공하는 n-에피층(n-epi)이 형성된 SOI(silicon on insulator) 기판을 사용하고 있다. n⁺캐소드는 n-에피층(n-epi)의 일부영역에 형성된 p-웰(p-well) 내에 형성되고, 단락된 p⁺/n⁺애노드는 n-에피층(n-epi)의 다른 일부영역에 형성된 n-버퍼영역(n-buff) 내에 형성된다. 물론 n⁺캐소드와 p⁺/n⁺애노드는 필드산화막에 의해 격리되어 있다.

이상에서 설명한 구성에서 인지되는 바와 같이, p⁺애노드에 방출된 정공(Hole)은 n-버퍼영역과, n-드리프트영역을 지나 p-웰에 도착하게 되고, n⁺캐소드에서 방출된 전자(Electron)는 게이트(Gate)에 의해 기판 표면을 따라 p⁺애노드로 전달된다. 이때, 드리프트영역의 두께 및 불순물 농도와 버퍼영역의 불순물 농도에 따라 수직방향의 항복저항을 결정할 수 있고, 소자의 캐소드에서 애노드까지의 거리에 따라서 수평방향의 항복전압 값을 결정할 수 있다. 따라서, SA-LIGBT는 순방향 동작시는 LIGBT의 전기전도도 변조(conductivity modulation) 특성을 이용하고, 스위칭 동작시는 LDMOS의 빠른 동작특성을 이용하는 소자라 할 수 있다.

그러나, 종래의 SA-LIGBT 전력소자는 p-웰의 저항으로 인하여 전압강하가 발생하면 이 값이 n⁺/p-웰 접합의 턴온전압 이상일 때는 기생 사이리스터가 발생하게 된다. 또 애노드 영역에서 애노드를 단락시킨 구조를 취함으로써 빠르게 소자를 턴오프 할 수 있는 반면 전류증폭률 α_pnp의 저하로 순방향전압강하가 커지게 되며 순방향 동작 중 전류전도도의 변화로 전류전압 특성에 부성저항(스냅백) 영역을 나타내게 된다. 또한 SA-LIGBT의 부성저항 영역은 소자의 동작영역 근처에서 발생되는 경우가 많아 소자의 안정된 동작을 저해하게 되어 심각한 문제를 초래하는 단점이 있다.

또한, 래치업(latch-up)을 방지에 주안점을 두기 위해서 얇은 트렌치형의 캐소드를 갖는 구조의 종래 SA-LIGBT 전력소자는 래치업을 완벽하게 방지하지는 못하는 문제점이 있고, 짧은 n+영역을 캐소드 측면에 형성시켜야 하는 등의 공정상의 많은 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 래치업을 완벽하게 방지할 수 있는 개선된 LIGBT 전력소자를 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 부성저항(스냅백) 현상의 발생을 억제하는 개선된 LIGBT 전력소자를 제공하는데 있다.

도1은 종래의 LIGBT 전력소자 구조를 나타내는 단면도.

도2는 본 발명의 일실시예에 따른 LIGBT 전력소자의 구조를 나타내는 단면도.

도3a 내지 도3f는 본 발명의 일실시예에 따른 LIGBT 전력소자의 제조방법을 나타내는 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

201 : p-기판 202 : 매몰절연막

203 : n-에피층 204 : p-웰

205 : 캐소드의 p⁺확산영역 206 : 캐소드의 n⁺확산영역

207 : n-버퍼영역 208 : 애노드의 p⁺확산영역

209 : 애노드의 n⁺확산영역 210 : 필드산화막

211 : 메인게이트 212 : 메인게이트 절연막

213 : 서브게이트 214 : 서브게이트 절연막

상기 목적을 달성하기 위한 본 발명의 LIGBT 전력소자는, 드리프트영역을 갖는 반도체층; 상기 반도체층 표면 하부의 소정영역에 서로 격리되어 형성된 캐소드확산영역 및 애노드확산영역; 상기 캐소드확산영역 하부의 상기 반도체층에 형성된 웰영역; 상기 애노드확산영역을 감싸는 형상으로 상기 반도체층에 형성되고 상기 드리프트영역보다 높은 도핑농도를 갖는 버퍼영역; 상기 캐소드확산영역으로부터 방출된 제1캐리어를 상기 반도체기판의 벌크를 통해 상기 애노드확산영역으로 전달하기 위하여, 상기 웰영역에 수직적인 채널을 형성하는 제1게이트; 및 상기 애노드확산영역으로부터 방출된 제2캐리어를 상기 반도체기판의 표면 하부를 통해 상기 캐소드확산영역으로 전달하기 위하여, 그리고 상기 드리프트영역에서 전압강하를 유발하기 위하여, 상기 버퍼영역 및 그 버퍼영역과 인접한 상기 드리프트영역에 수평적인 채널을 형성하는 제2게이트를 포함하여 이루어지는 것을 특징으로 한다.

바람직하게, 상기 캐소드확산영역 및 상기 애노드확산영역은 각각 단락된 제1도전형 및 제2도전형 확산영역을 포함하는 것을 특징으로 하며, 이때, 상기 제1게이트는 상기 캐소드의 제1도전형확산영역 및 상기 웰영역과 게이트절연막을 개재하여 접하도록 배치된 트렌치형 게이트로 구성됨을 특징으로 하고, 상기 제2게이트는 상기 애노드의 제2도전형확산영역에 자신의 일측에지가 정렬되며, 상기 버퍼영역 및 상기 드리프트영역과 게이트절연막을 개재하여 접하도록 배치된 스택형(stacked) 게이트로 구성됨을 특징으로 한다.

또한, 바람직하게, 상기 제1캐리어는 전자이고, 상기 제2캐리어는 정공이고, 상기 제1도전형확산영역은 p⁺확산영역이고, 상기 제2도전형확산영역은 n⁺확산영역이고, 상기 웰영역은 p-웰이고, 상기 반도체층은 n형임을 특징으로 할 때, 상기 전자는 상기 캐소드의 n⁺확산영역으로부터 방출되어 순차적으로 상기 p-웰, 상기 드리프트영역 및 상기 버퍼영역을 경유하여 상기 애노드의 p⁺확산영역으로 유입되는 것을 특징으로 하고, 상기 정공은 상기 애노드의 p⁺확산영역으로부터 방출되어 상기 제2게이트에 의해 형성된 채널을 경유하여 상기 캐소드의 p⁺확산영역으로 유입되는 것을 특징으로 한다.

그리고, 바람직하게, 상기 반도체층은 매몰절연막을 개재하여 반도체기판 상에 성장된 에피택셜층으로 구성할 수 있고, 상기 캐소드확산영역과 상기 애노드확산영역은 소자분리막에 의해 서로 격리되도록 구성할 수 있다.

상술한 바와 같은 구성에 의해 본 발명은 다음과 같은 특징적 작용효과를 갖는다.

첫째, 웰영역에 형성된 트렌치 채널을 통하여 캐소드에서 방출된 전자는 애노드로 흐르며, 반면에 애노드에서 방출된 정공은 웰영역을 거치지 않고 드리프트영역의 표면을 따라서 곧바로 캐소드로 흐르게 되어 기생 사이리스트가 발생하지 않는다. 즉, 래치업을 방지할 수 있다. 또한 서브게이트에 의해 정공이 캐소드쪽으로 유입되는 것이 훨씬 높아진다.

둘째, SA-LIGBT에서 발생되는 스냅백 현상은 일반적으로 p+애노드 하단에서의 전압강하를 크게하는 방법을 사용하여 이를 억제하려고 시도되어 왔다. 그러나 보편화 되고 있는 리서프(RESURF : REduced SURface Field)를 이용한 소자에서는 n-버퍼영역의 비저항이 낮기 때문에 종래의 방법으로는 스냅백의 억제가 효과적으로 이루어지지 않는다. 따라서, 본 발명에서와 같이, 서브게이트를 형성하면 p+캐소드가 서브게이트을 지나 n-드리프트영역까지 연결되어 결과적으로 면저항이 낮은 n-버퍼영역에서 뿐만 아니라 면저항이 매우 높은 n-드리프트영역에서도 전압강하를 얻을 수 있기 때문에 애노드 전압이 낮을 때에도 전도도변조가 쉽게 일어나 스냅백 현상을 크게 줄일 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2는 본 발명의 일실시예에 따른 LIGBT 전력소자의 구조를 나타내는 단면도로서, 도2를 참조하여 본 발명의 일실시예에 따른 LIGBT 전력소자 구조를 살펴본다.

p-기판(p-sub)(201)상에 매몰절연막(202)(통상 산화막이 이용됨)을 개재하여 n-에피층(n-epi)(203)이 에피택셜 성장되어 있다. 이 n-에피층(203)이 LIGBT의 n-드리프트영역(n-driff)을 제공하게 된다. n-드리프트영역(n-driff)은 n-에피층(203)에 이온주입을 실시하여 별도로 형성할 수 도 있다. n-에피층(203)의 일부영역에는 p-웰(p-well)(204)이 형성되고, p-웰(204) 내에는 서로 단락된 p⁺확산영역(205) 및 n⁺확산영역(206)에 의해 캐소드가 구성된다. 여기서 p⁺확산영역(205)이 p-웰(204)을 경유하지 않고 정공을 유입할 수 있도록, p⁺확산영역(205)이 p-웰(204) 내에 완전히 갇혀 있는 것이 아니고, 그 일부(측면)가 n-에피층(203)에 노출되어 있다. n-에피층(203)의 다른 일부영역에는 n-에피층(203) 보다 높은 불순물 농도를 갖는 n-버퍼영역(n-buff)(207)이 형성되고, n-버퍼영역(207) 내에는 서로 단락된 p⁺확산영역(208) 및 n⁺확산영역(209)에 의해 애노드가 구성된다. 종래와 동일하게 캐소드 및 애노드는 필드산화막(소자분리막)(210)에 의해 격리되어 있다.

p-웰(204)에 기판과 수직적인 채널을 형성하도록 트렌치형 메인게이트(main gate)(211)가 형성되는데, 이 메인게이트(211)는 캐소드의 n⁺확산영역(206)으로부터 방출된 전자가 p-웰(204)과 n-에피층(203)의 벌크 및 n-버퍼영역(207)을 경유하여 애노드의 p⁺확산영역(208)으로 유입될 수 있도록 한다. 이를 위해 본 실시예에서는 캐소드의 n⁺확산영역(206) 및 p-웰(204)과 게이트절연막(212)을 개재하여 접하도록 메인게이트(211)를 실시구성하였다.

애노드의 p⁺확산영역(208)으로부터 방출된 정공은 n-에피층(203)의 표면 하부를 경유하여 p-웰(204)을 거치지 않고 캐소드의 p⁺확산영역(205)에 유입되도록, 애노드 측의 기판 상에는 기판과 수평적인 채널을 형성하는 스택형 서브게이트(sub gate)(213)가 형성된다. 서브게이트(213)는 n-버퍼영역(207)과 n-드리프트영역(203)에 모두 전압강하를 유발시키도록 배치되어 있는데, 이를 위해 본 실시예에서는 애노드의 p⁺확산영역(208)에 자신의 일측에지가 정렬되며, n-버퍼영역(207) 및 n-드리프트영역(203)과 게이트절연막(214)을 개재하여 접하도록 서브게이트(213)를 실시구성하였다.

상술한 바와 같은 구조를 갖는 도2의 동작을 구체적으로 살펴본다.

도2를 참조하면, 트렌치형 메인게이트(211)에 의해 p-웰(204)에는 기판과 수직적으로 채널이 형성되기 때문에, 캐소드의 n⁺확산영역(206)에서 방출된 전자는 p-에피층(203)의 벌크를 통해 애노드의 p⁺확산영역(208)으로 흐르며, 반면에 서브게이트(213)에 의해 애노드의 p⁺확산영역(208)에서 방출된 정공은 기판 표면하부에서 p-웰(204)을 거치지 않고 바로 캐소드의 p⁺확산영역(205)으로 흐르게 된다. 결국, 기생 사이리스트가 발생하지 않는다. 즉 래치업을 방지할 수 있다. 또한 애노드 측에 형성된 서브게이트(213)는 정공이 캐소드의 p⁺확산영역(205)으로 빨리 그리고 잘 유입된다.

더욱이, 애노드 측에 서브게이트(213)를 형성하면 캐소드의 p⁺확산영역(205)이 서브게이트(213) 하부의 n-드리프트영역(203)까지 연결되어 결과적으로 면저항이 낮은 n-버퍼영역(207)에서 뿐만 아니라 면저항이 매우 높은 n-드리프트영역(203)에서도 전압강하를 얻을 수 있기 때문에 애노드전압이 낮을 때에도 전도도변조가 쉽게 일어나 부성저항(스냅백) 현상을 크게 줄일 수 있다.

도3a 내지 도3f는 본 발명의 일실시예에 따른 LIGBT 전력소자의 제조방법을 나타내는 공정 단면이다.

먼저, 도3a에 도시된 바와 같이, p-기판(1) 및 매몰산화막(2) 위에 비저항이 높은 n-드리프트영역의 n-에피층(3)을 형성한 후 그 위에 n-버퍼영역(4)을 형성시킨다.

그 다음 도3b 처럼 캐소드 측에 p-웰(5)을 형성하고 마스크 및 식각공정을 통해 메인게이트가 형성될 부위에 트렌치(6)를 형성시킨다. 이때 식각은 건식식각으로 이루어지며 식각가스로는 Hbr/SiF₄/HeO₂의 혼합액을 사용한다.

그 다음 도3c와 같이 식각시 손상된 트렌치 부위의 기판 표면을 양호히하기 위하여 열산화공정 후 이에 의해 생성된 열산화막을 제거하는 소위 희생산화공정을 실시한 다음, 메인게이트의 게이트절연막으로서 산화막(7)을 형성하고 도핑된 폴리실리콘을 증착한 후 패터닝하여 상기 트렌치 내에 메인게이트(8)를 형성한다.

이어서, 도3d와 같이 필드산화막(9)을 성장시킨 후 산화막(10) 및 폴리실리콘막을 형성하고 패터닝하여 애노드측에 서브게이트(11)를 형성한다.

그 다음 도3e 처럼 애노드 및 캐소드의 각 p⁺확산영역 및 n⁺확산영역을 이온주입에 의해 형성하고 층간절연막(12)을 증착한 다음, 콘택마스크 및 식각공정으로 콘택홀을 형성한다.

마지막으로 도3f 처럼 메인게이트(8), 캐소드, 애노드 및 서브게이트(11)에 각각 콘택되는 금속전극(15)을 형성한다.

상술한 바와 같이 예컨대 도2의 구조를 갖는 본 발명의 LIGBT 전력소자는 통상의 CMOS 집적회로 기술로 용이하게 형성할 수 있음을 알 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

본 발명에서는 종래의 SA-LIGBT 구조에서 문제점으로 발생하는 기생 사이리스트 현상 및 부성저항 영역을 감소시키는 LIGBT 전력소자 구조를 제시하였다. 본 발명의 LIGBT 전력소자는 래치업(Latch-up) 현상을 감소시키고, 낮은 전압, 낮은 전류밀도에서 순방향 전압강하를 얻을 수 있어서 LIGBT 동작시 발생하는 부성저항(스냅백) 영역을 크게 감소시켜 안정된 동작을 갖는 소자를 가져다준다.

Claims

LIGBT 전력소자에 있어서,

드리프트영역을 갖는 반도체층;

상기 반도체층 표면 하부의 소정영역에 서로 격리되어 형성된 캐소드확산영역 및 애노드확산영역;

상기 캐소드확산영역 하부의 상기 반도체층에 형성된 웰영역;

상기 애노드확산영역을 감싸는 형상으로 상기 반도체층에 형성되고 상기 드리프트영역보다 높은 도핑농도를 갖는 버퍼영역;

상기 캐소드확산영역으로부터 방출된 제1캐리어를 상기 반도체기판의 벌크를 통해 상기 애노드확산영역으로 전달하기 위하여, 상기 웰영역에 수직적인 채널을 형성하는 제1게이트;

상기 애노드확산영역으로부터 방출된 제2캐리어를 상기 반도체기판의 표면 하부를 통해 상기 캐소드확산영역으로 전달하기 위하여, 그리고 상기 드리프트영역에서 전압강하를 유발하기 위하여, 상기 버퍼영역 및 그 버퍼영역과 인접한 상기 드리프트영역에 수평적인 채널을 형성하는 제2게이트

를 포함하여 이루어진 LIGBT 전력소자.
제1항에 있어서,

상기 캐소드확산영역 및 상기 애노드확산영역은 단락된 제1도전형 및 제2도전형 확산영역을 각각 포함하는 것을 특징으로 하는 LIGBT 전력소자.
제2항에 있어서,

상기 제1게이트는 상기 캐소드의 제1도전형확산영역 및 상기 웰영역과 게이트절연막을 개재하여 접하도록 배치된 트렌치형 게이트로 구성됨을 특징으로 하는 LIGBT 전력소자.
제2항에 있어서,

상기 제2게이트는 상기 애노드의 제2도전형확산영역에 자신의 일측에지가 정렬되며, 상기 버퍼영역 및 상기 드리프트영역과 게이트절연막을 개재하여 접하도록 배치된 스택형 게이트로 구성됨을 특징으로 하는 LIGBT 전력소자.
제2항 내지 제4항중 어느한 항에 있어서,

상기 제1캐리어는 전자이고, 상기 제2캐리어는 정공이고, 상기 제1도전형확산영역은 p⁺확산영역이고, 상기 제2도전형확산영역은 n⁺확산영역이고, 상기 웰영역은 p-웰이고, 상기 반도체층은 n형임을 특징으로 하는 LIGBT 전력소자.
제5항에 있어서,

상기 전자는 상기 캐소드의 n⁺확산영역으로부터 방출되어 순차적으로 상기 p-웰, 상기 드리프트영역 및 상기 버퍼영역을 경유하여 상기 애노드의 p⁺확산영역으로 유입되는 것을 특징으로 하는 LIGBT 전력소자.
제5항에 있어서,

상기 정공은 상기 애노드의 p⁺확산영역으로부터 방출되어 상기 제2게이트에 의해 형성된 채널을 경유하여 상기 캐소드의 p⁺확산영역으로 유입되는 것을 특징으로 하는 LIGBT 전력소자.