Nothing Special   »   [go: up one dir, main page]

KR100258531B1 - 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법 - Google Patents

평판 디스플레이 장치의 화상 자동 조정 장치 및 방법 Download PDF

Info

Publication number
KR100258531B1
KR100258531B1 KR1019980002187A KR19980002187A KR100258531B1 KR 100258531 B1 KR100258531 B1 KR 100258531B1 KR 1019980002187 A KR1019980002187 A KR 1019980002187A KR 19980002187 A KR19980002187 A KR 19980002187A KR 100258531 B1 KR100258531 B1 KR 100258531B1
Authority
KR
South Korea
Prior art keywords
horizontal
data
register
register counter
vertical
Prior art date
Application number
KR1019980002187A
Other languages
English (en)
Other versions
KR19990066335A (ko
Inventor
김영찬
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980002187A priority Critical patent/KR100258531B1/ko
Priority to US09/236,402 priority patent/US6816171B2/en
Priority to GB9901517A priority patent/GB2333659B/en
Publication of KR19990066335A publication Critical patent/KR19990066335A/ko
Application granted granted Critical
Publication of KR100258531B1 publication Critical patent/KR100258531B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/08—Arrangements within a display terminal for setting, manually or automatically, display parameters of the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 호스트로부터 발생되어 출력되는 영상신호와 이를 동기시키는 동기신호를 평판 디스플레이 장치에서 수신받아 평판 판넬에 일치하지 않는 모드인 경우에 이를 자동으로 조정하여 화상을 최적으로 표시하기 위한 자동조정 장치 및 방법에 관한 것이다.
본 발명은 모드에 따라 평판 디스플레이 장치에 표시되는 화상을 자동으로 조정하는 장치에 있어서, 수평 및 수직동기신호에 따라 모드를 판별하고 판별된 모드에 따라 상의 크기(Size) 및 위치를 조종하기 위한 픽셀 클럭의 타이밍(Timing)을 제어하는 제 1 제어신호와 제 2 제어신호와 제 3 제어신호와 상 조정에 따른 정보를 OSD로 표시하기 위한 제 4 제어신호를 출력하는 MCU와, 상기 제 1 제어신호 및 제 2 제어신호를 인가받고 인가된 제 1 제어신호 및 제 2 제어신호에 따라 픽셀 클럭의 타이밍을 조절하여 출력하는 PLL부와, 상기 픽셀 클럭을 인가받고 프리 앰프로부터 출력되는 TTL 레벨로 증폭되어 출력되는 아날로그(Analog) 영상신호를 샘플링(Sampling)하여 디지탈신호로 변환시켜 제 1 데이터를 출력하는 ADC와, 상기 픽셀 클럭를 인가받고 인가된 픽셀 클럭에 따라 상기 제 1 데이터를 인가받아 저장하고 저장된 제 1 데이터를 상기 제 3 제어신호에 따라 상을 조정하여 제 2 데이터를 발생하여 인가된 픽셀 클럭의 타이밍에 따라 판넬 드라이버로 출력하는 ASIC으로 구성된다.

Description

평판 디스플레이 장치의 화상 자동 조정 장치 및 방법
본 발명은 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법에 관한 것으로, 특히 호스트로부터 발생되어 출력되는 영상신호와 이를 동기시키는 동기신호를 평판 디스플레이 장치에서 수신받아 평판 판넬에 일치하지 않는 모드인 경우에 이를 자동으로 조정하여 화상을 최적으로 표시하기 위한 자동조정 장치 및 방법에 관한 것이다.
평판 디스플레이 장치는, FPD는 플라즈마(Plasma)를 이용한 디스플레이(이하 PDP로 약칭함)와, 액정 디스플레이(Liquid Crystal Display; 이하 LCD라 약칭함), 발광 다이오드 디스플레이(LED) 등이 있다. 이 중 LCD가 보편적으로 사용되고 있으며 휴대용 단말기의 표시장치나 데스크 탑(Desktop) 컴퓨터의 표시장치로 사용되고 있다. 또한, PDP는, FPD는 TV방송을 수신하여 표시하는 장치로 개발되고 있다.
평판 디스플레이 장치는, 화상을 표시하기 위해 호스트(Host)에서 발생되어 출력되는 영상신호와 수평 및 수직동기신호를 수신받는다. 평판 디스플레이 장치는, 수신된 영상신호를 수평 및 수직동기신호에 따라 동기시켜 표시한다. 이 때, 호스트에서 발생된 영상신호의 모드는 단일 종류의 모드가 수신되지 않고 호스트에 내장된 비디오 카드의 종류에 따라 다양한 종류의 모드가 발생할 수 있다. 이 경우에 종래에는 팩토리 모드(Factory mode)로 비디오 모드에 따른 수평 및 수직 포지션(Position)과 사이즈(Size) 등의 각종 패러미터(Parameter)를 조정하여 평판 디스플레이 장치의 프리셋 모드(Preset mode)로 저장한다.
따라서 평판 디스플레이 장치는, 평판 판넬에 맞지 않는 모드가 인가되는 경우에 프리셋 모드에 가장 근접한 패러미터를 이용하여 표시한다. 이로 인해 호스트로부터 인가되는 수평 및 수직동기신호의 타이밍(Timing)이 평판 판넬에 맞지 않아 화상의 왜곡현상이 발생한다. 발생된 왜곡 현상을 보정하기 위해 종래는 평판 디스플레이 장치의 외부에 장착된 화상 왜곡현상을 조정하는 키를 이용하여 사용자가 인위적으로 보정하는 불편함이 있다.
본 발명은 호스트로부터 발생되는 영상신호와 수평 및 수직동기신호를 평판 디스플레이 장치에서 수신받아 모드를 판별하여 평판 판넬에 일치하지 않는 모드인 경우에 이를 자동으로 조정하여 화상을 최적으로 표시하기 위한 장치 및 방법을 제공함을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명은, 모드에 따라 평판 디스플레이 장치에 표시되는 화상을 자동으로 조정하는 장치에 있어서, 수평 및 수직동기신호에 따라 모드를 판별하고 판별된 모드에 따라 상의 크기(Size) 및 위치를 조종하기 위한 픽셀 클럭의 타이밍(Timing)을 제어하는 제 1 제어신호와 제 2 제어신호와 제 3 제어신호와 상 조정에 따른 정보를 OSD로 표시하기 위한 제 4 제어신호를 출력하는 MCU와, 상기 제 1 제어신호 및 제 2 제어신호를 인가받고 인가된 제 1 제어신호 및 제 2 제어신호에 따라 픽셀 클럭의 타이밍을 조절하여 출력하는 PLL부와, 상기 픽셀 클럭을 인가받고 프리 앰프로부터 출력되는 TTL 레벨로 증폭되어 출력되는 아날로그(Analog) 영상신호를 샘플링(Sampling)하여 디지탈신호로 변환시켜 제 1 데이터를 출력하는 ADC와, 상기 픽셀 클럭를 인가받고 인가된 픽셀 클럭에 따라 상기 제 1 데이터를 인가받아 저장하고 저장된 제 1 데이터를 상기 제 3 제어신호에 따라 상을 조정하여 제 2 데이터를 발생하여 인가된 픽셀 클럭의 타이밍에 따라 판넬 드라이버로 출력하는 ASIC으로 구성됨을 특징으로 한다.
본 발명을 달성하기 위한 다른 특징은, 모드에 따라 평판 디스플레이 장치에 표시되는 화상을 자동으로 조정하는 방법에 있어서, 수신된 수평 및 수직동기신호의 모드를 판별하여 입력된 모드가 프리셋(Preset) 모드인가를 확인하는 단계와, 상기 단계에서 프리셋 모드가 아닌 것으로 확인되면 입력된 모드와 가장 가까운 프리셋 모드를 드라이브하는 단계와, 상기 단계에서 입력된 모드와 가장 가까운 프리셋 모드가 드라이브되어 실행되면 입력된 모드에 따라 수평 패러미터(Parameter)를 조정하는 단계와, 상기 단계에서 수평 패러미터가 조정되면 수직 패러미터를 조정하는 단계으로 구성된다.
도 1은 본 발명에 의한 평판 디스플레이 장치의 내부회로 구성을 나타낸 블럭도,
도 2는 도 1에 도시된 ASIC의 메모리 맵(Map)도,
도 3은 도 1에 도시된 PLL부로부터 출력되는 픽셀 클럭의 파형도,
도 4는 도 3에 도시된 픽셀 클럭에 따른 영상 데이터의 저장 상태를 나타낸 컬럼 메모리 맴도,
도 5는 본 발명에 평판 디스플레이 장치의 화상 자동조정 방법을 나타낸 흐름도,
도 6은 도 5에 도시된 수평 패러미터 조정 방법의 서브루틴을 나타낸 흐름도,
도 7은 도 6에 도시된 수평 포지션 제어 방법의 서브루틴을 나타낸 흐름도,
도 8은 도 5에 도시된 수직 패러미터 조정 방법의 서브루틴을 나타낸 흐름도,
도 9는 도 8에 도시된 수직 포지션 제어 방법의 서브루틴을 나타낸 흐름도이다.
본 발명을 첨부된 도면을 이용하여 살펴보면 다음과 같다.
도 1에서와 같이 본 발명에 의한 평판 디스플레이 장치의 자동 화상 조정 장치는, 수평 및 수직동기신호(H_SYNC, V_SYNC)에 따라 모드를 판별하고 판별된 모드에 따라 상의 크기(Size) 및 위치를 조종하기 위한 픽셀 클럭의 타이밍(Timing)을 제어하는 제 1 제어신호(CONTROL1)와 제 2 제어신호(CONTROL2)와 제 3 제어신호(CONTROL3)와 상 조정에 따른 정보를 OSD로 표시하기 위한 제 4 제어신호(CONTROL4)를 출력하는 마이크로프로세서 유닛(Microprocessor unit; 이하 MCU로 약칭함)(12)과, 상기 제 1 제어신호(CONTROL1) 및 제 2 제어신호(CONTROL2)를 인가받고 인가된 제 1 제어신호(CONTROL1) 및 제 2 제어신호(CONTROL2)에 따라 픽셀 클럭(PIXEL_CLK)의 타이밍(Timing)을 조정하여 출력하는 위상동기루프(Phase-locked loop; 이하 PLL로 약칭함)부(14)와, 상기 타이밍이 조정된 픽셀 클럭(PIXEL_CLK)을 인가받고 프리 앰프(15)로부터 출력되는 트랜지스터 대 트랜지스터(Transistor to transistor; 이하 TTL로 약칭함) 로직(Logic) 신호의 레벨로 증폭되어 출력되는 아날로그(Analog) 영상신호를 샘플링(Sampling)하여 디지탈신호로 변환된 제 1 데이터(R1, G1, B1)를 출력하는 아나로그 대 디지탈 변환기(Analog to digital convertor; 이하 ADC로 약칭함)(15)와, 상기 타이밍이 조정된 픽셀 클럭(PIXEL_CLK)을 인가받고 인가된 픽셀 클럭(PIXEL_CLK)에 따라 상기 제 1 데이터(R1, G1, B1)를 인가받아 저장하고 저장된 제 1 데이터(R1, G1, B1)를 상기 제 3 제어신호(CONTROL3)에 따라 상을 조정하여 제 2 데이터(R2, G2, B2)를 발생하여 인가된 픽셀 클럭(PIXEL_CLK)의 타이밍에 따라 판넬 드라이버로 출력하는 ASIC(16)으로 구성된다.
이러한 구성을 갖는 본 발명의 화상 자동 조정 장치를 보다 상세하게 살펴보면 다음과 같다.
호스트(Host)에서 발생되어 출력되는 영상신호(R,G,B)와 수평 및 수직동기신호(H_SYNC, V_SYNC)를 평판 디스플레이 장치에서 수신받아 모드를 판별하여 모드별로 화상을 조정하여 표시한다. 모드별 화상을 조정하는 평판 디스플레이 장치는, 호스트로부터 출력되는 영상신호(R,G,B)와 수평 및 수직동기신호(H_SYNC, V_SYNC)를 D_SUB(11)으로 수신받는다. D_SUB(11)으로 수신된 수평 및 수직동기신호(H_SYNC, V_SYNC)를 MCU(12)에서 인가받는다. MCU(12)는 인가된 수평 및 수직동기신호(H_SYNC, V_SYNC)를 MCU(12) 내에 구성된 수평 내지 수평 레지스터 카운터(Register counter)(도시 않음)를 이용해 카운트(Count)한다.
수평 내지 수직 레지스터 카운터는, 인가된 수평 및 수직동기신호(H_SYNC, V_SYNC)를 타이밍(Timing)을 카운트한다. 카운트된 결과에 따라 MCU(12)는 평판 디스플레이 장치로 수신된 영상신호(R,G,B)의 모드를 판별한다. 판별 결과, 평판 디스플레이 장치의 평판 판넬에 적합한 모드가 수신되면 팩토리 모드로 설정된 프리셋(Preset) 모드로 드라이브(Drive)하여 표시한다. 반대로, 평판 디스플레이 장치의 평판 판넬(도시 않음)에 적합하지 않은 모드가 수신되면 MCU(12)는, 프리셋 모드에 가장 가까운 모드를 드라이브한다. 프리셋 모드에 가장 가까운 모드가 드라이브되면 이에 따라 상의 수평 및 수직 패러미터(Parameter)를 조정한다.
수평 및 수직 패러미터를 조정하기 위해 MUC(12)는, 제 1 제어신호(CONTROL1), 제 2 제어신호(CONTROL2), 제 3 제어신호(CONTROL3)를 출력한다. 또한 모드에 따른 상 조정 정보를 온 스크린 디스플레이(On screen display; 이하 OSD로 약칭함) 제어신호인 제 4 제어신호(CONTROL4)와 영상신호의 증폭 레벨을 결정하기 위한 클램핑(Clamping) 제어신호인 제 5 제어신호(CONTROL5)를 발생하여 출력한다. 제 5 제어신호(CONTROL5)는 프리 앰프(13)에서 인가받는다. 제 5 제어신호(CONTROL5)를 인가받은 프리 앰프(13)는 D_SUB(11)으로 수신된 영상신호(R,G,B)를 인가받아 제 5 제어신호(CONTROL5)에 따라 증폭하여 출력한다.
프리 앰프(13)로부터 증폭되어 출력되는 영상신호(R,G,B)를 ADC(15)에서 인가받아 아나로그(Analog) 영상신호(R,G,B)를 디지탈(Digital) 영상신호로 변환시켜 출력한다. ADC(15)는, PLL부(14)의 리드(Read) PLL(14a)로부터 출력되는 픽셀 클럭(PIXEL_CLK)의 샘플링(Sampling) 주기에 따라 아날로그 영상신호(R,G,B)를 디지탈 영상신호인 제 1 데이터(R1, G1, B1)를 변환시켜 출력한다. 리드 PLL(14a)로부터 출력되는 픽셀 클럭(PIXEL_CLK)은 MCU(12)로부터 출력되는 제 1 제어신호(CONTROL1)에 의해 락인(Lock in)되어 출력된다. 제 1 제어신호(CONTROL1)는 MUC(12)에서 리드 PLL(14a)로부터 출력되는 픽셀 클럭(PIXEL_CLK)의 타이밍(Timing)을 조정하기 위한 제어신호다. 또한, MCU(12)는 제 2 제어신호(CONTROL2)를 발생하여 리드 PLL(14a)로부터 출력되는 픽셀 클럭(PIXEL_CLK)과 동일하게 라이트(Write) PLL(14b)로부터 출력되는 픽셀 클럭(PIXEL_CLK)의 타이밍을 조정한다.
PLL부(14)의 라이트 PLL(14b)로부터 출력되는 픽셀 클럭(PIXEL_CLK)에 의해 ADC(15)로부터 디지탈 신호로 변환되어 출력되는 제 1 데이터(R1, G1, B1)는 ASIC(16)에 저장된다. ASIC(16)은 PLL부(14)의 리드 PLL(14a)로부터 출력되는 픽셀 클럭(PIXEL_CLK)에 따라 제 1 데이터(R1, G1, B1)를 라인 메모리부(16a)에 저장한다. 라인 메모리부(16a)는 ASIC(16) 내에 구성되며 도 2에서와 같이 구성된다. 도 2에 도시된 라인 메모리(16a)는 (Column(0), Row(0))에서 (Column(max), Row(max))로 구성된 매트리스(Matrix)로 구성되어 ADC(15)로부터 인가되는 제 1 데이터(R1, G1, B1)를 순차적으로 저장한다.
라인 메모리부(16a)에 저장된 제 1 데이터(R1, G1, B1)는 MCU(12)에서 판별된 모드에 따라 그 크기(Size)가 조정된 데이터이다. 제 1 데이터(R1, G1, B1)는 ADC(15)에 의해 샘플링되는 과정 중에 모드에 맞도록 상의 크기가 조정된다. 보다 구체적인 예는 도 3과 도 4에 도시된다.
도 3은 현재 디스프레이 장치로 수신된 영상신호(R,G,B)인 파형(A)을 보여준다. 영상신호(R,G,B)는 파형(B)에 도시된 수평동기신호(H_SYNC)의 한 주기 동안에 수신된다. 수평동기신호(H_SYNC)의 한 주기 동안 수신된 영상신호(R,G,B)는 영상신호(R,G,B)의 레벨이 0이 되는 동기신호 오프셋(Off set) 영역(a)과 실제 영상신호(R,G,B)의 활성화 영역(Active area)(b)으로 구별된다. 활성화 영역(Active area)(b)의 영상신호(R,G,B)는 파형(C, D, E)과 같은 픽셀 클럭의 타이밍에 따라 ADC(15)에 의해 샘플링된다.
파형(D)에 의해 샘플링된 영상 데이터를 프리셋 모드라 하자. 파형(D)이 프리셋 모드이면 파형(C)은 파형(D) 보다 느린 타이밍을 표시하고, 파형(E)은 보다 빠른 타이밍을 갖는 픽셀 클럭(PIXLE_CLOCK)을 갖는다. 각각 파형(C, D, E)에 의해 샘플링된 제 1 데이터(R1, G1, B1)가 라인 메모리부(16a)의 컬럼(Column) 주소에 저장된 상태를 도 4에서 보여주고 있다. 도 4는 각 파형(C, D, E)에 따라 제 1 데이터(R1, G1, B1)가 각 케이스(Case1, Case2, Case3)별로 칼럼(Column) 주소에 저장된 상태를 보여준다. 따라서 라인 메모리부(16a)의 컬럼(Column) 주소에 저장된 데이터를 파형(D)을 기준으로 표시하기 위해서는 샘플링시 샘플링 픽셀 클럭(PIXEL_CLK)을 반복적으로 추가하거나 삭제하여 표시한다.
예를 들어, 평판 판넬의 해상도가 1204×768이고 현재 수신된 모드가 800×600이면 (800＋a)×(600＋b)로 일정 구간 반복하여 데이터를 추가하여 해상도를 조정한다. 이와 반대로 평판 판넬의 해상도 800×600이고 현재 수신된 모드가 1204×768이면 (800－a)×(600－b)로 일정 구간 반복하여 데이터를 삭제하여 해상도를 조정한다.
평판 판넬에 맞도록 해상도 즉, 상 크기(Size)가 조정되면 상 위치(Position)를 조정한다. ASIC(16)은 라인 메모리부(16a)에 저장된 제 1 데이터(R1, G1, B1)의 주소 위치를 MCU(12)로 전달한다. 이 때 라인 메모리부(16a)에 저장된 제 1 데이터(R1, G1, B1)의 저장 위치별로 레프트엔드(LeftEnd) 레지스터, 라이트엔드(RightEnd) 레지스터, 탑엔드(TopEnd) 레지스터, 바텀엔드(BottomEnd) 레지스터(도시 않음) 값을 MCU(12)로 전달한다. 각각의 레지스터들(LeftEnd, RightEnd, TopEnd, BottomEnd) 값을 인가받은 MCU(12)는 인가된 각 레지스터 값(LeftEnd, RightEnd, TopEnd, BottomEnd)에 따라 제 1 데이터(R1, G1, B1)를 평판 판넬에 표시하기 위한 시작 및 끝위치를 제어하는 제 3 제어신호(CONTROL3)를 발생하여 출력한다. MCU(12)는 평판 판넬의 표시 위치를 저장한 상태에서 ASIC(16)으로부터 인가된 각 레지스터들(LeftEnd, RightEnd, TopEnd, BottomEnd) 값에 따라 평판 판넬에 표시하기 위한 시작 및 끝 위치를 산출한다.
MCU(12)로부터 출력되는 제 3 제어신호(CONTROL3)를 ASIC(16)에서 인가받아 저장된 제 1 데이터(R1, G1, B1)의 표시 위치를 조정한 제 2 데이터(R2, G2, B2)를 출력한다. 이 때 MCU(12)로부터 출력되는 제 3 제어신호(CONTROL)에는 상 위치 조정뿐 아니라 컬러(Color) 등을 조정하는 제어신호도 포함된다. 제 3 제어신호(CONTROL3)를 인가받은 ASIC(16)은 인가된 제 3 제어신호(CONTROL3)에 따라 상의 컬러를 조정하고 표시 위치를 조정한 제 2 데이터(R2, G2, B2)를 발생한다. 발생된 제 2 데이터(R2, G2, B2)는 PLL부(14)의 리드 PLL(14a)로부터 출력되는 픽셀 클럭(PIXEL_CLK)을 인가받고 인가된 픽셀 클럭(PIXEL_CLK)에 따라 제 2 데이터(R2, G2, B2)를 출력한다.
ASIC(16)으로부터 출력되는 제 2 데이터(R2, G2, B2)는 판넬 드라이버(Driver)(17)에 의해 평판 판넬에 뿌려진다. 판넬 드라이버(17)는 MCU(12) 및 ASIC(16)을 통해서 출력되는 수평 및 수직동기신호(H_SYNC, V_SYNC)를 인가받아 제 2 데이터(R2, G2, B2)를 평판 판넬에 표시한다. 이 때 ASIC(16)으로부터 인가된 제 2 데이터(R2, G2, B2)는 평판 판넬에 표시하기 위해 레베로는 미약하다. 따라서, 판넬 드라이버(17)는 ASIC(16)으로 인가된 제 2 데이터(R2, G2, B2)를 충분한 레벨로 증폭하기 위한 구동 전원(12V, 9V)을 스위칭 모드 파워 서플라이(Switching mode power supply; 이하 SMPS)(19)로부터 인가받는다. SMPS(19)로부터 인가된 구동전원(12V, 9V)을 인가받은 판넬 드라이버(17)는 인가된 구동전원(12V, 9V)에 따라 제 2 데이터(R2, G2, B2)를 충분히 증폭하여 평판 판넬에 표시함으로써 평판 판넬에 적합하지 않은 모드를 조정하여 표시하게 된다.
그리고 OSD IC(18)는 화상이 조정되는 정보를 표시한다. OSD IC(18)는 화상이 조정되는 정보를 표시하기 위해 MUC(12)로부터 출력되는 제 4 제어신호(CONTROL4)와 수평 및 수직동기신호(H_SYNC, V_SYNC)를 인가받는다. 수평 및 수직동기신호(H_SYNC, V_SYNC)를 인가받은 OSD IC(18)는 인가된 수평 및 수직동기신호(H_SYNC, V_SYNC)의 타이밍에 따라 제 4 제어신호(CONTROL4)를 저장한다. 저장된 제 4 제어신호(CONTROL4)는 사용자의 선택이 있는 경우에 OSD 데이터(OSD_R, OSD_G, OSD_B)를 발생하여 출력한다. 출력되는 OSD 데이터(OSD_R, OSD_G, OSD_B)는 ASIC(16)으로 인가된다. ASIC(16)은 인가된 OSD 데이터(OSD_R, OSD_G, OSD_B)의 저장 위치에 저장된 제 1 데이터(R1, G1, B1)를 업데이트(Update)시켜 판넬 드라이버(17)로 인가한다. 판넬 드라이버(17)는 OSD 데이터(OSD_R, OSD_G, OSD_B)를 드라이브하여 평판 판넬에 표시함으로써 현재 조정된 화상 정보를 표시한다.
이러한 본 발명의 자동 화상 조정 장치를 제어하는 MCU(12)의 제어 프로그램을 첨부된 도면을 이용하여 살펴보자.
도 5에서와 같이 본 발명에 의한 자동 화상 조정 방법은, 현재 평판 디스플레이 장치의 MCU(12; 도 1에 도시됨)으로 수신된 수평 및 수직동기신호(H_SYNC, V_SYNC)의 모드를 판별하여 입력된 모드가 프리셋(Preset) 모드인가를 확인하는 단계(S10)와, 상기 입력된 모드가 프리셋 모드인가를 확인하는 단계(S10)에서 프리셋 모드로 확인되면 프리셋 모드를 드라이브(Drive)하는 단계(S20)와, 상기 입력된 모드가 프리셋 모드인가를 확인하는 단계(S10)에서 프리셋 모드가 아닌 것으로 확인되면 입력된 모드와 가장 가까운 프리셋 모드를 드라이브하는 단계(S30)와, 상기 프리셋 모드를 드라이브(Drive)하는 단계(S20)와 입력된 모드와 가장 가까운 프리셋 모드를 드라이브하는 단계(S30)에서 입력된 모드와 가장 가까운 프리셋 모드가 드라이브되어 실행되면 입력된 모드에 따라 수평 패러미터(Parameter)를 조정하는 단계(S40)와, 상기 수평 패러미터를 조정하는 단계(S40)에서 수평 패러미터가 조정되면 수직 패러미터를 조정하는 단계(S50)로 구성된다.
이 구성을 보다 구체적으로 살펴보면 다음과 같다.
현재 평판 디스플레이 장치의 MCU(12; 도 1에 도시됨)으로 수신된 수평 및 수직동기신호(H_SYNC, V_SYNC)의 모드를 판별하여 입력된 모드가 프리셋(Preset) 모드인가를 확인한다(S10). 확인 결과, 프리셋 모드로 확인되면 프리셋 모드에 따라 수신된 영상신호(R,G,B)를 표시한다. 반대로, 프리셋 모드가 아닌 것으로 확인되면 입력된 모드와 가장 가까운 프리셋 모드를 드라이브한다(S30). 가장 가까운 프리셋 모드가 드라이브되면 이에 따른 수평 패러미터를 조정한다(S40).
수평 패러미터 조정은 도 6에서와 같이 화상의 수평 크기(Size) 및 위치(Position)를 조정한다. 화상의 수평 크기 및 위치를 조정하기 위해 ASIC 내에 구성된 라인 메모리부(16a; 도 2에 도시됨)의 레프트엔드(LeftEnd) 레지스터와 라이트엔드(RightEnd) 레지스터 값들을 MCU(12)에서 리드(Read)한다(S41). 리드되면 레프트엔드(LeftEnd) 레지스터와 라이트엔드(RightEnd) 레지스터에 저장된 제 1 데이터(R1, G1, B1)가 평판 판넬의 맞는 스펙 인(SPEC. In)인지를 MCU(12)에 의해 확인한다(S42). 레프트엔드(LeftEnd) 레지스터와 라이트엔드(RightEnd) 레지스터 값을 리드하여 평판 판넬에 적합한 수평 크기인지를 확인한다. 확인 결과, 데이터가 스펙 인(SPEC. In)이 아니면 제 1 데이터(R1, G1, B1)의 픽셀 클럭을 조정한다(S43). 픽셀 클럭의 타이밍을 조정하여 화상의 크기를 평판 판넬에 적합하도록 조정한다. 반대로, 데이터가 스펙 인(SPEC. In)이면 제 1 데이터(R1, G1, B1)의 수평 위치(Position)를 조정한다(S44).
수평 위치(Position) 조정은 도 7에서와 같이 평판 판넬에 표시되는 화상의 수평 위치를 조절한다. 화상의 수평 위치를 조정하기 위해 먼저, ASIC(16; 도 1에 도시됨) 내에 구성된 라인 메모리부(16a; 도 2에 도시됨)의 모든 라인 메모리를 소거(Clear)시킨다(S44a). 라인 메모리가 소거되면 수평동기신호(H_SYNC)가 MCU(12; 도 1에 도시됨)로 입력되었는지를 확인한다(S44b). 확인 결과, 수평동기신호(H_SYNC)가 입력되면 MCU(12; 도 1에 도시됨) 내에 구성된 수평 레지스터 카운터(Counter)를 초기화한다(S44c). 수평 레지스터 카운터가 초기화되면 수평 레지스터 카운터에 의한 라인 메모리의 임의의 번째 주소를 리드(Read)한다(S44d). 라인 메모리의 임의의 번째 주소가 리드되면 수평 레지스터 카운터의 카운트 수를 최소/최대값으로 리프레쉬(Refresh)시킨다(S44e, S44f, 44g, S44h, S44i).
수평 레지스터 카운터의 카운트 수를 최소/최대값으로 리프레쉬시키는 것은 리드된 데이터와 수평동기신호(H_SYNC)의 오프셋(Offset) 기간동안에 데이터를 구별하기 위함이다. 데이터와 수평동기신호(H_SYNC)의 오프셋 기간동안에 데이터를 구별하기 위해 라인 메모리의 임의의 번째 주소가 리드되면 리드된 라인 메모리의 임의의 번째 주소에 데이터가 저장되어 있는지를 확인한다(S44e). 확인 결과, 리드된 라인 메모리의 임의의 번째 주소에 데이터가 저장되어 있으면 수평 레지스터 카운터의 카운트 수를 최소값으로 리프레쉬시킨다(S44f, 44g). 보다 구체적으로 수평 레지스터 카운터의 카운트 수를 최소값으로 리프레쉬시키기 위해 임의의 번째 주소에 저장된 데이터가 있으면 수평 레지스터 카운터에 의해 카운트(Count)된 주소 값보다 레프트엔드(LeftEnd) 레지스터의 주소값이 큰지를 비교한다(S44f). 비교 결과, 수평 레지스터 카운터에 의해 카운트(Count)된 주소 값 보다 레프트엔드(LeftEnd) 레지스터의 주소값이 크지 않으면 수평 레지스터 카운터에 의해 카운트(Count)된 주소 값을 레프트엔드(LeftEnd) 레지스터에 저장한다(S44g).
수평 레지스터 카운터의 카운트 수가 최소값으로 리프레쉬되면 수평 카운트 레지스터 카운터의 카운트 수를 최대로 리프레쉬시킨다(S44h, S44i). 수평 카운트 레지스터 카운터의 카운트 수를 최대로 리프레쉬시키기 위해 수평 레지스터 카운터의 카운트 수가 최소값으로 리프레쉬되면 수평 레지스터 카운터에 의해 카운트(Count)된 주소값보다 라이트엔드(RightEnd) 레지스터의 주소값이 큰지를 비교한다(S44h). 비교 결과, 수평 레지스터 카운터에 의해 카운트(Count)된 주소값 보다 레프트엔드(LeftEnd) 레지스터의 주소값이 크면 수평 레지스터 카운터에 의해 카운트된 주소값을 라이트엔드(RightEnd) 레지스터에 저장한다(S44i). 라이트엔드(RightEnd) 레지스터에 수평 레지스터 카운터의 최대 카운트 수를 저장함으로써 제 1 데이터(R1, G1, B1)의 표시 위치의 시작과 끝이 조정된다.
그리고, 임의의 번째 주소에 데이터가 저장되지 않으면 데이터가 저장된 주소를 카운트하기 위한 수평 레지스터 카운터의 카운트 수를 증가시키고(S44j), 수평 레지스터 카운터가 증가되면 다음 수평동기신호(H_SYNC)가 입력되었는지 확인한다(S44k).
수평 패러미터가 조정이 완료되면 도 8에서와 같이 화상의 수직 패러미터를 조정한다(S50). 수직 패러미터를 조정하기 위해 ASIC(16; 도 1에 도시됨) 내의 라인 메모리부(16a)에 구성된 탑엔드(TopEnd) 레지스터와 바텀엔드(BottomEnd) 레지스터를 MCU(12; 도 1에 도시됨)에서 리드(Read)한다(S51). 탑엔드(TopEnd) 레지스터와 바텀엔드(BottomEnd) 레지스터가 리드되면 리드된 탑엔드(TopEnd) 레지스터와 바텀엔드(BottomEnd) 레지스터에 저장된 제 1 데이터(R1, G1, B1)의 수평 라인 수가 평판 판넬에 적합한 스펙 인(SPEC. In)인지를 MCU(12)에서 확인한다(S52). 확인 결과, 수평 라인 수가 데이터가 스펙 인(SPEC. In)이 아니면 제 1 데이터(R1, G1, B1)의 수평 라인 수를 조정하기 위한 픽셀 클럭(PIXEL_CLOCK)을 조정하여 수평 라인 수를 조정한다(S53). 반대로 스펙 인(SPEC. In)이면 수평 라인을 조정하여 수직 위치(Position)를 조정을 한다(S54).
화상의 수직 위치(Position) 조정은 도 9에서와 같이 화상의 수직 크기 및 위치를 조정한다. 화상의 수직 크기 및 위치를 조정하기 위해 ASIC(16; 도 1에 도시됨) 내에 구성된 라임 메모리부(16a)의 모든 라인 메모리를 소거(Clear)시킨다(S54a). 모든 라인 메모리가 소거되면 수직동기신호(V_SYNC)가 MCU(12; 도 1에 도시됨)로 입력되었는지를 확인한다(S54b). 확인 결과, 수직동기신호(V_SYNC)가 입력되면 수직 레지스터 카운터(Counter)를 초기화한다(S54c). 수직 레지스터 카운터가 초기화되면 수직 레지스터 카운터에 의한 임의의 번째 라인 메모리를 MCU(12)가 리드(Read)한다(S54d). 임의의 번째 라인 메모리가 리드되면 리드된 임의의 번째 라인 메모리를 수직 레지스터 카운터의 카운트 수를 최소/최대값으로 설정한다(S54e, S54f, 44g, S54h, S54i).
리드된 임의의 번째 라인 메모리를 수직 레지스터 카운터의 카운트 수를 최소/최대값으로 설정하기 위해 임의의 번째 라인 메모리가 리드되면 리드된 임의의 번째 라인 메모리에 한 수평동기신호(H_SYNC) 기간 동안 데이터가 저장되어 있는지를 확인한다(S54e). 확인 결과, 리드된 임의의 번째 라인 메모리에 데이터가 저장되어 있으면 수직 레지스터 카운터의 카운트 수를 최소값으로 설정한다(S54f, 44g). 보다 구체적으로 수직 레지스터 카운터의 카운트 수를 최대값으로 리프레쉬(Refresh)시키기 위해서는, 임의의 번째 라인 메모리에 데이터가 저장되어 있으면 수직 레지스터 카운터에 의해 카운트(Count)된 라인 메모리 주소값보다 탑엔드(TopEnd) 레지스터의 주소값이 큰지를 비교한다(S54f). 비교 결과, 수직 레지스터 카운터에 의해 카운트(Count)된 라인 메모리 주소값 보다 탑엔드(TopEnd) 레지스터의 주소값이 크지 않으면 수직 레지스터 카운터에 의해 카운트(Count)된 주소 값을 탑엔드(TopEnd) 레지스터에 저장한다(S54g).
수직 레지스터 카운터의 카운트 수가 최소값으로 설정되면 다시 카운트 수를 최대값으로 설정한다. 카운트 수를 최대값으로 설정하기 위해 수직 레지스터 카운터에 의해 카운트(Count)된 라인 메모리 주소값 보다 탑엔드(TopEnd) 레지스터의 주소값이 크면 수직 레지스터 카운터에 의해 카운트(Count)된 주소값보다 바텀엔드(BottomEnd) 레지스터의 주소값이 큰지를 비교한다(S54h). 비교 결과, 수직 레지스터 카운터에 의해 카운트(Count)된 주소값 보다 탑엔드(TopEnd) 레지스터의 주소값이 크면 수직 레지스터 카운터에 의해 카운트된 주소값을 바텀엔드(BottomEnd) 레지스터에 저장한다(S54i). 수직 레지스터 카운터에 의해 카운트된 주소값이 최소/최대로 설정되면, 다음 수평 라인의 데이터가 저장된 주소를 카운트하기 위한 수직 레지스터 카운터의 카운트 수를 증가시킨다(S54j). 수직 레지스터 카운터가 증가되면 다음 수직동기신호(V_SYNC)가 입력되었는 확인하여 다음 화상 프레임(Frame)을 조정 한다(S54k).
그리고, 라인 메모리의 임의의 번째 주소에 저장된 데이터가 저장되지 않으면 데이터가 저장된 주소를 카운트하기 위한 수직 레지스터 카운터의 카운트 수를 증가시킨다(S54j). 수직 레지스터 카운터가 증가되면 다음 수직동기신호(V_SYNC)가 입력 여부를 확인하여 화상의 수직 위치를 조정한다(S54k).
이상에서 설명한 바와 같이 본 발명은, 평판 디스플레이 장치의 편판 디스플레이 판넬에 고정된 모드 외의 다른 모드에 따른 타이밍이 인가되더라도 이를 감지하여 모드에 따른 화상을 자동으로 조정하여 최적으로 표시하는 효과를 가진다.

Claims (14)

  1. 모드에 따라 평판 디스플레이 장치에 표시되는 화상을 자동으로 조정하는 장치에 있어서,
    수평 및 수직동기신호에 따라 모드를 판별하고 판별된 모드에 따라 상의 크기(Size) 및 위치를 조종하기 위한 픽셀 클럭의 타이밍(Timing)을 제어하는 제 1 제어신호와 제 2 제어신호와 제 3 제어신호와 상 조정에 따른 정보를 OSD로 표시하기 위한 제 4 제어신호를 출력하는 MCU와,
    상기 제 1 제어신호 및 제 2 제어신호를 인가받고 인가된 제 1 제어신호 및 제 2 제어신호에 따라 픽셀 클럭의 타이밍을 조절하여 출력하는 PLL부와,
    상기 픽셀 클럭을 인가받고 프리 앰프로부터 출력되는 TTL 레벨로 증폭되어 출력되는 아날로그(Analog) 영상신호를 샘플링(Sampling)하여 디지탈신호로 변환시켜 제 1 데이터를 출력하는 ADC와,
    상기 픽셀 클럭를 인가받고 인가된 픽셀 클럭에 따라 상기 제 1 데이터를 인가받아 저장하고 저장된 제 1 데이터를 상기 제 3 제어신호에 따라 상을 조정하여 제 2 데이터를 발생하여 인가된 픽셀 클럭의 타이밍에 따라 판넬 드라이버로 출력하는 ASIC으로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 장치.
  2. 제 1 항에 있어서,
    상기 MCU로부터 출력되는 제 4 제어신호를 인가받아 상 조정에 따른 정보를 표시하기 위한 OSD 데이터를 발생하여 상기 ASIC으로 출력하는 OSD IC가 부가되어 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 장치.
  3. 모드에 따라 평판 디스플레이 장치에 표시되는 화상을 자동으로 조정하는 방법에 있어서,
    수신된 수평 및 수직동기신호의 모드를 판별하여 입력된 모드가 프리셋(Preset) 모드인가를 확인하는 단계와,
    상기 단계에서 프리셋 모드가 아닌 것으로 확인되면 입력된 모드와 가장 가까운 프리셋 모드를 드라이브하는 단계와,
    상기 단계에서 입력된 모드와 가장 가까운 프리셋 모드가 드라이브되어 실행되면 입력된 모드에 따라 수평 패러미터(Parameter)를 조정하는 단계와,
    상기 단계에서 수평 패러미터가 조정되면 수직 패러미터를 조정하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  4. 제 3 항에 있어서,
    상기 입력된 모드가 프리셋 모드인가를 확인하는 단계는,
    입력된 모드가 프리셋 모드로 확인되면 프리셋 모드를 드라이브(Drive)하는 단계가 부가되어 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  5. 제 3 항에 있어서,
    상기 수평 패러미터를 조정하는 단계는,
    ASIC에 구성된 레프트엔드(LeftEnd) 레지스터와 라이트엔드(RightEnd) 레지스터를 리드(Read)하는 단계와,
    상기 단계에서 리드(Read)된 레프트엔드 레지스터와 라이트엔드 레지스터에 저장된 제 1 데이터가 평판 판넬의 맞는 스펙 인(SPEC. In)인지를 확인하는 단계와,
    상기 단계에서 데이터가 스펙 인이 아니면 제 1 데이터의 픽셀 클럭을 조정하는 단계와,
    상기 단계에서 데이터가 스펙 인이면 제 1 데이터의 수평 위치(Position)를 조정하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  6. 제 5 항에 있어서,
    상기 수평 위치를 조정하는 단계는,
    ASIC 내에 구성된 모든 라인 메모리를 소거(Clear)시키는 단계와,
    상기 단계에서 모든 라인 메모리가 소거되면 수평동기신호가 MCU로 입력되었는지를 확인하는 단계와,
    상기 단계에서 수평동기신호가 입력되면 수평 레지스터 카운터(Counter)를 초기화시키는 단계와,
    상기 단계에서 수평 레지스터 카운터가 초기화되면 수평 레지스터 카운터에 의한 라인 메모리의 임의의 번째 주소를 리드(Read)하는 단계와,
    상기 단계에서 라인 메모리의 임의의 번째 주소가 리드되면 리드된 데이터와 데이터의 오프셋(Offset) 기간 동안에 데이터를 구별하기 위해 수평 레지스터 카운터의 카운트 수를 최소/최대값으로 리프레쉬(Refresh)시키는 단계와,
    상기 단계에서 수평 레지스터 카운터의 카운트 수가 최소/최대값으로 리프레쉬되면 데이터가 저장된 주소를 카운트하기 위한 수평 레지스터 카운터의 카운트 수를 증가시키는 단계와,
    상기 단계에서 수평 레지스터 카운터가 증가되면 다음 수평동기신호가 입력되었는 확인하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  7. 제 6 항에 있어서,
    상기 수평 레지스터 카운터의 카운트 수를 최소/최대값으로 리프레쉬시키는 단계는,
    상기 수평 레지스터 카운터에 의한 라인 메모리의 임의의 번째 주소를 리드하는 단계에서 라인 메모리의 임의의 번째 주소가 리드되면 리드된 라인 메모리의 임의의 번째 주소에 데이터가 저장되어 있는지를 확인하는 단계와,
    상기 단계에서 리드된 라인 메모리의 임의의 번째 주소에 데이터가 저장되어 있으면 수평 레지스터 카운터의 카운트 수를 최소값으로만 리프레쉬시키는 단계와,
    상기 단계에서 수평 레지스터 카운터의 카운트 수가 최소값으로 리프레쉬되면 수평 레지스터 카운터의 카운트 수를 최대값으로 리프레쉬시키는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  8. 제 7 항에 있어서,
    상기 수평 레지스터 카운터의 카운트 수를 최소값으로만 리프레쉬시키는 단계는,
    상기 라인 메모리의 임의의 번째 주소에 데이터가 저장되어 있는지를 확인하는 단계에서 임의의 번째 주소에 저장된 데이터가 있으면 수평 레지스터 카운터에 의해 카운트(Count)된 주소 값보다 레프트엔드 레지스터의 주소값이 큰지를 비교하는 단계와,
    상기 단계에서 수평 레지스터 카운터에 의해 카운트된 주소 값 보다 레프트엔드 레지스터의 주소값이 크지 않으면 수평 레지스터 카운터에 의해 카운트된 주소 값을 레프트엔드 레지스터에 저장하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  9. 제 7 항에 있어서,
    상기 수평 레지스터 카운터의 카운트 수를 최대값으로 리프레쉬시키는 단계는,
    상기 수평 레지스터 카운터에 의해 카운트된 주소 값보다 레프트엔드 레지스터의 주소값이 큰지를 비교하는 단계에서 수평 레지스터 카운터에 의해 카운트된 주소 값 보다 레프트엔드 레지스터의 주소값이 크면 수평 레지스터 카운터에 의해 카운트된 주소값보다 라이트엔드 레지스터의 주소값이 큰지를 비교하는 단계와,
    상기 단계에서 수평 레지스터 카운터에 의해 카운트된 주소값 보다 레프트엔드 레지스터의 주소값이 크면 수평 레지스터 카운터에 의해 카운트된 주소값을 라이트엔드 레지스터에 저장하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  10. 제 3 항에 있어서,
    상기 수직 패러미터를 조정하는 단계는,
    ASIC 내에 구성된 탑엔드(TopEnd) 레지스터와 바텀엔드(BottomEnd) 레지스터를 리드하는 단계와,
    상기 단계에서 리드된 탑엔드 레지스터와 바텀엔드 레지스터에 저장된 제 1 데이터의 수평 라인 수가 평판 판넬에 적합한 스펙 인인지를 확인하는 단계와,
    상기 단계에서 수평 라인 수가 스펙 인이 아니면 제 1 데이터의 수평 라인 수를 조정하기 위한 픽셀 클럭을 조정하는 단계와,
    상기 단계에서 데이터가 스펙 인이면 수평 라인을 조정하여 수직 위치를 조정하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  11. 제 10 항에 있어서,
    상기 수직 위치를 조정하는 단계는,
    ASIC 내에 구성된 모든 라인 메모리를 소거시키는 단계와,
    상기 단계에서 라인 메모리가 소거되면 수직동기신호가 MCU로 입력되었는지를 확인하는 단계와,
    상기 단계에서 수직동기신호가 입력되면 수직 레지스터 카운터를 초기화시키는 단계와,
    상기 단계에서 수직 레지스터 카운터가 초기화되면 수직 레지스터 카운터에 의한 임의의 번째 라인 메모리를 리드하는 단계와,
    상기 단계에서 임의의 번째 라인 메모리가 리드되면 리드된 임의의 번째 라인 메모리를 수직 레지스터 카운터의 카운트 수를 최소/최대값으로 설정하는 단계와,
    상기 단계에서 수직 레지스터 카운터의 카운트 수가 최소/최대값으로 설정되면 데이터가 저장된 주소를 카운트하기 위한 수직 레지스터 카운터의 카운트 수를 증가시키는 단계와,
    상기 단계에서 수직 레지스터 카운터가 증가되면 다음 수직동기신호가 입력되었는 확인하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  12. 제 11 항에 있어서,
    상기 수직 레지스터 카운터의 카운트 수를 최소/최대값으로 설정하는 단계는,
    상기 수직 레지스터 카운터에 의한 임의의 번째 라인 메모리를 리드(Read)하는 단계에서 임의의 번째 라인 메모리가 리드되면 리드된 임의의 번째 라인 메모리에 한 수평동기신호 기간동안 데이터가 저장되어 있는지를 확인하는 단계와,
    상기 단계에서 리드된 임의의 번째 라인 메모리에 데이터가 저장되어 있으면 수직 레지스터 카운터의 카운트 수를 최소값으로만 설정하는 단계와,
    상기 단계에서 수직 레지스터 카운터의 카운트 수가 최소값으로 설정되면 수직 레지스터 카운터의 카운트 수를 최대값으로 설정하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  13. 제 12 항에 있어서,
    상기 수직 레지스터 카운터의 카운트 수를 최소값으로만 설정하는 단계는,
    상기 임의의 번째 라인 메모리에 데이터가 저장되어 있는지를 확인하는 단계에서 임의의 번째 라인 메모리에 데이터가 저장되어 있으면 수직 레지스터 카운터에 의해 카운트된 라인 메모리 주소값보다 탑엔드 레지스터의 주소값이 큰지를 비교하는 단계와,
    상기 단계에서 수직 레지스터 카운터에 의해 카운트된 라인 메모리 주소값 보다 탑엔드 레지스터의 주소값이 크지 않으면 수직 레지스터 카운터에 의해 카운트된 주소 값을 탑엔드 레지스터에 저장하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
  14. 제 12 항에 있어서,
    상기 수직 레지스터 카운터의 카운트 수를 최대값으로 설정하는 단계는,
    상기 라인 메모리 주소값보다 탑엔드 레지스터의 주소값이 큰지를 비교하는 단계에서 수직 레지스터 카운터에 의해 카운트(Count)된 주소값 보다 탑엔드(TopEnd) 레지스터의 주소값이 크면 수직 레지스터 카운터에 의해 카운트된 주소값보다 바텀엔드(BottomEnd) 레지스터의 주소값이 큰지를 비교하는 단계와,
    상기 단계에서 수직 레지스터 카운터에 의해 카운트된 주소값 보다 탑엔드 레지스터의 주소값이 크면 수직 레지스터 카운터에 의해 카운트된 주소값을 바텀엔드 레지스터에 저장하는 단계로 구성됨을 특징으로 하는 평판 디스플레이 장치의 화상 자동 조정 방법.
KR1019980002187A 1998-01-24 1998-01-24 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법 KR100258531B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980002187A KR100258531B1 (ko) 1998-01-24 1998-01-24 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법
US09/236,402 US6816171B2 (en) 1998-01-24 1999-01-25 Device for automatically controlling images on flat panel display and methods therefor
GB9901517A GB2333659B (en) 1998-01-24 1999-01-25 Device and method for automatically controlling images on flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002187A KR100258531B1 (ko) 1998-01-24 1998-01-24 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19990066335A KR19990066335A (ko) 1999-08-16
KR100258531B1 true KR100258531B1 (ko) 2000-06-15

Family

ID=19532062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002187A KR100258531B1 (ko) 1998-01-24 1998-01-24 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법

Country Status (3)

Country Link
US (1) US6816171B2 (ko)
KR (1) KR100258531B1 (ko)
GB (1) GB2333659B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511726B2 (en) 2003-11-06 2009-03-31 Samsung Electronics Co., Ltd. Display and control method thereof

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000347637A (ja) * 1999-06-03 2000-12-15 Matsushita Electric Ind Co Ltd ディスプレイ装置、及びコンピュータ、並びにコンピュータシステム
KR100304899B1 (ko) * 1999-07-31 2001-09-29 구자홍 모니터의 허용범위 초과 영상 표시장치 및 방법
DE10136677A1 (de) * 2001-07-27 2003-02-13 Harman Becker Automotive Sys Verfahren und Anordnung zur Umwandlung analoger Bildsignale in digitale Bildsignale
KR100771734B1 (ko) * 2001-08-31 2007-10-30 엘지전자 주식회사 액정표시패널의 컬러 스케일 조정 장치 및 방법
GB0209502D0 (en) * 2002-04-25 2002-06-05 Cambridge Display Tech Ltd Display driver circuits
US7002565B2 (en) * 2002-08-28 2006-02-21 Hewlett-Packard Development Company, L.P. Signaling display device to automatically characterize video signal
EP1657921A4 (en) * 2003-09-19 2008-02-13 Matsushita Electric Ind Co Ltd OSD DISPLAY INSERT CIRCUIT
KR100665060B1 (ko) * 2004-12-21 2007-01-09 삼성전자주식회사 디스플레이장치 및 그 제어방법과 영상신호 처리 디바이스
KR100622351B1 (ko) * 2005-01-07 2006-09-19 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US10271097B2 (en) * 2005-04-15 2019-04-23 Autodesk, Inc. Dynamic resolution determination
KR101206418B1 (ko) * 2005-11-03 2012-11-29 삼성전자주식회사 모니터 및 모니터의 표시모드 자동 조정방법
JP2008165037A (ja) * 2006-12-28 2008-07-17 Funai Electric Co Ltd 表示装置
CN102097049B (zh) * 2011-03-14 2012-12-19 昆山精讯电子技术有限公司 一种液晶模组测试信号自适应的装置及方法
CN103258506A (zh) * 2012-02-15 2013-08-21 鸿富锦精密工业（深圳）有限公司 显示器亮度调节系统及方法
US9007279B2 (en) * 2012-05-16 2015-04-14 Nokia Corporation Controlling one or more displays
US9661192B2 (en) * 2015-06-18 2017-05-23 Panasonic Intellectual Property Management Co., Ltd. Video signal transmission apparatus
CN113971150B (zh) * 2021-10-28 2024-07-26 宁波均联智行科技股份有限公司 车机显示控制方法、设备及车机

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926174A (en) * 1995-05-29 1999-07-20 Canon Kabushiki Kaisha Display apparatus capable of image display for video signals of plural kinds
KR100205009B1 (ko) * 1996-04-17 1999-06-15 윤종용 비디오신호 변환장치 및 그 장치를 구비한 표시장치
US5790096A (en) * 1996-09-03 1998-08-04 Allus Technology Corporation Automated flat panel display control system for accomodating broad range of video types and formats
US6078361A (en) * 1996-11-18 2000-06-20 Sage, Inc Video adapter circuit for conversion of an analog video signal to a digital display image
WO1998023094A2 (en) * 1996-11-18 1998-05-28 Sage, Inc. Adapter circuit for a flat panel display monitor
KR100225072B1 (ko) * 1996-12-18 1999-10-15 윤종용 포멧 콘버터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7511726B2 (en) 2003-11-06 2009-03-31 Samsung Electronics Co., Ltd. Display and control method thereof

Also Published As

Publication number Publication date
KR19990066335A (ko) 1999-08-16
GB2333659A (en) 1999-07-28
US6816171B2 (en) 2004-11-09
GB9901517D0 (en) 1999-03-17
GB2333659B (en) 2000-03-01
US20020067351A1 (en) 2002-06-06

Similar Documents

Publication Publication Date Title
KR100258531B1 (ko) 평판 디스플레이 장치의 화상 자동 조정 장치 및 방법
US7030871B2 (en) Active matrix display device
US6392642B1 (en) Display device which can automatically adjust its resolution
US20060192741A1 (en) Display device, method of controlling the same, and projection-type display apparatus
US8054321B2 (en) Display and driving method thereof
US7518587B2 (en) Impulse driving method and apparatus for liquid crystal device
US20070229447A1 (en) Liquid crystal display device
US20060007093A1 (en) Liquid crystal display apparatus and a driving method thereof
JPH09218670A (ja) 表示モード判別機能付き表示装置および表示モード判別方法
CN109166553B (zh) 液晶显示装置及其驱动方法
US20070097107A1 (en) Liquid crystal display apparatus and liquid crystal display panel drive method capable of controlling gamma value
KR100289937B1 (ko) 지터보정회로
US20040212577A1 (en) Liquid crystal display apparatus and method of driving LCD panel
US7176874B2 (en) Controller and control method for liquid-crystal display panel, and liquid-crystal display device
US8139168B2 (en) Display device using LCD panel and a method of executing timing control options thereof
KR101957970B1 (ko) 표시장치와 그 제어 방법
KR100582402B1 (ko) 패널에서 플리커 프리 디스플레이를 지원하는 메모리읽기/쓰기 타이밍 제어방법 및 그 방법을 이용한 ｔｄｃ패널 구동장치
JP2016142785A (ja) 表示装置
JP2005275357A5 (ko)
JP3016369B2 (ja) 映像表示装置
KR100503941B1 (ko) 액정구동장치
WO2001001386A1 (en) Multistandard liquid crystal display with automatic adjustment of timing signals
US20090009507A1 (en) Display controller and method of controlling the same
WO2000002184A1 (en) Matrix display device adapted to display video signals from different video standards
US20240194164A1 (en) Display control method, display control device, and display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110225

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee