Nothing Special   »   [go: up one dir, main page]

KR100245309B1 - 디스플레이 발생 장치 및 컴퓨터 시스템, 및 영상 디스플레이 방법 - Google Patents

디스플레이 발생 장치 및 컴퓨터 시스템, 및 영상 디스플레이 방법 Download PDF

Info

Publication number
KR100245309B1
KR100245309B1 KR1019960706097A KR19960706097A KR100245309B1 KR 100245309 B1 KR100245309 B1 KR 100245309B1 KR 1019960706097 A KR1019960706097 A KR 1019960706097A KR 19960706097 A KR19960706097 A KR 19960706097A KR 100245309 B1 KR100245309 B1 KR 100245309B1
Authority
KR
South Korea
Prior art keywords
pixel data
data
image
fifo
coupled
Prior art date
Application number
KR1019960706097A
Other languages
English (en)
Other versions
KR970703023A (ko
Inventor
레케쉬 쿠마 빈들리쉬
블래드 브릴
알렉산더 에글릿
Original Assignee
월터 디. 어마럴
에스 쓰리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 월터 디. 어마럴, 에스 쓰리 인코포레이티드 filed Critical 월터 디. 어마럴
Publication of KR970703023A publication Critical patent/KR970703023A/ko
Application granted granted Critical
Publication of KR100245309B1 publication Critical patent/KR100245309B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/12—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels
    • G09G2340/125—Overlay of images, i.e. displayed pixel being the result of switching between the corresponding input pixels wherein one of the images is motion video

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Abstract

컴퓨터 비디오 제어기, 특히 WINDOWS또는 OS/2

Description

디스플레이 발생 장치 및 컴퓨터 시스템, 및 영상 디스플레이 방법
비디오 디스플레이의 상이한 부분들 또는 오버래핑(over lapping)의 다른 영상들을 사용자가 디스플레이할 수 있게 하는 대화식 디스플레이를 제공하는 그래픽 방식 사용자 인터페이스 프로그램(GUI)은 당 기술 분야에 공지된 것이다. 이러한 그래픽 방식 사용자 인터페이스의 예로서는 WINDOWS프로그램 또는 IBMOS/2프로그램이 있다. 다른 그래픽 방식 사용자 인터페이스 프로그램은 흔히 그래픽 방식 윈도우 운영 소프트웨어라고도 하는 것으로, 이 역시 당 기술 분야에 공지된 것이다.
그러한 그래픽 방식 사용자 인터페이스는 사용자에게 정보를 제공하도록 결합되는 소위 멀티미디어 응용에 특히 유용하다. 예컨대, 그래픽, 텍스트 및 오디오가 정보 표면(presentation)에 포함될 수도 있다. 더욱이, 라이브 액션, 실시간, 또는 완전한 모션 비디오의 세그먼트 또는 부분들이 그러한 표현에 포함될 수 있다.
본 출원의 목적상, ＆quot;모션 비디오＆quot;라는 용어는 라이브 액션, 실시간, 또는 완전한 모션 비디오를 포함하는 임의의 비디오 세그먼트 또는 표현을 의미하는 것으로 해석된다. 모션 비디오의 예는 이에 한정되는 것은 아니나 라이브 텔리비전 신호 또는 방송, 케이블 텔리비전 신호 등을 포함하는 NTSC, PAL 또는 SECAM 형태 텔리비전 신호 등과, 또는 컴퓨터 디스플레이에 표현에 적합한 포맷으로 적합하게 디지탈화 및 변화된, 모션 픽쳐 비디오를 포함한다. 모션 비디오라는 용어는 또한 이에 한정되는 것은 아니나, 컴퓨터 애니메이션 등을 포함하는 임의의 컴퓨터 생성된 디스플레이 또는 디스플레이 세그먼트, CD-ROM 재생, 또는 VCR 또는 다른 기록 수단에 기록된 비디오를 포함할 수 있다.
모션 비디오를 그래픽 방식 사용자 인터페이스 환경에 통합하려 할 때 몇가지 문제가 발생한다. 통상 통합된 모션 비디오는 그래픽 디스플레이 스크린 내의 어딘가에 윈도우를 배치함으로써 디스플레이된다. 모션 비디오가 포함되는 그래픽 디스플레이 스크린 내의 이러한 윈도우는 모션 비디오 윈도우(MVW) 또는 모션 비디오 디스플레이 윈도우라고 언급할 수 있다. 통상의 종래 기술에서, 비디오 제어기, 이를테면 VGA 비디오 제어기, 그래픽 영상(그래픽 모드) 또는 ASCII 텍스트(텍스트 모드)는 특정한 픽셀 해상도 및 픽셀 깊이를 갖는 스크린(예컨대, 평판 디스플레이, CRT 등)상에 디스플레이된다. 픽셀 해상도는 예컨대 640×480 픽셀의 디스플레이를 구성하는데 사용되는 픽셀 수를 말한다. 또는 800×600, 1024×768 등의 다른 해상도도 가능하다. 픽셀 깊이는 각각의 픽셀을 표현하는데 사용된 비트수를 말한다. 각각의 픽셀에 사용된 비트수는 각각의 픽셀이 표현할 수 있는 컬러의 수 또는 명암 단계의 수를 표시한다. 예컨대, 픽셀 당 4비트의 픽셀 깊이는 24또는 16 명암 단계 레벨 또는 컬러를 제공한다. VGA 또는 SVGA 제어기는 픽셀당 이를테면 4, 8, 16 또는 심지어 24비트의 여러 가지 픽셀 깊이를 지원할 수도 있다.
모션 비디오에 있어서, 실제적인 모션 비디오 디스플레이를 표현하기 위하여 상당히 큰 픽셀깊이가 필요하다는 것이 실험적으로 결정되었다. 예컨대, 시청자에게 실제적으로 나타나는 컬러 또는 명암 단계의 범위를 갖는 실제 모션 비디오 디스플레이를 제공하기 위해서는 픽셀당 적어도 16비트의 픽셀 깊이가 필요할 수도 있다.
낮은 픽셀의 해상도를 갖는 디스플레이에 있어서, 이러한 픽셀 깊이는 비디오 세그먼트의 길이 또는 초당 프레임 수가 제한된다면, 달성하기가 매우 어렵지 않을 수도 있다. 예컨대, 640×480 디스플레이는 307,200 픽셀을 포함한다. 도 1A는 전형적인 종래의 VGA 그래픽 제어기, 그래픽 메모리 및 비디오 디스플레이의 간략화된 블럭도를 도시한 것이다. 도 1A에 도시한 시스템에서, 그래픽 메모리(101)는 32비트폭의 랜덤 액세스 메모리를 포함할 수도 있다. 16비트의 픽셀 깊이를 가정하면, 그래픽 메모리(101)로부터의 각각의 페치(fetch)에 대해, 비디오 그래픽 제어기(102)는 2개의 16비트 픽셀 워드를 검색할 수 있다. TV(203)와 같은 전형적인 비디오 디스플레이들은 30Hz 인터레이스된 재생률 가지는 반면, CRT(104) 또는 평판 디스플레이(105)는 초당 60 내지 75프레임 범위의 재생률을 가질 수 있다. 재생률이 60Hz이고 픽셀 해상도가 640×480이라 할때, SVGA 그래픽 제어기(102)는 그래픽 메모리(101)로부터 초당 1800만개의 픽셀 워드 이상을 검색해야할 필요가 있다. 그래픽 메모리(101)는 32비트이며, 2개의 16비트 픽셀 워드가 그래픽 메모리(101)로부터의 각각의 페치로 검색된다. 따라서, 각각의 페치에 대해 전체 108.5ns가 요구될 수 있으며, 이는 종래에 이용할 수 있는 메모리 범위 내의 속도가 된다.
그러나, 그래픽 메모리(101)는 디스플레이될 영상 데이타를 제공하기 위해서 호스트 컴퓨터(도시되지 않음)에 의해 주기적으로 또한 기록되어야 한다. 그래픽 메모리(102)가 그래픽 메모리에 매번 CPU 액세스될 때마다 그래픽 메모리(101)로부터의 8페치를 행한다고 할 때, 각각의 페치에 필요한 시간량은 96.5ns로 감소될 것이며, 이 지수는 여전히 상용으로 이용할 수 있는 메모리의 범위 내의 것이 된다.
그러나, 비디오 해상도가 예컨대 1024×768 디스플레이로 증가하면, 페치 당 37.7ns의 페치 속도가 필요하게 될 것이다. 이러한 디스플레이를 지원하기 위해서, 보다 값비싼 SRAM, 이중 포트 RAM, 또는 64비트폭의 데이타 경로로 구성된 다른 고성능 고가의 DRAM과 같은 훨씬 빠른 그래픽 메모리가 필요할 것이다. 재생률이 예컨대 75Hz로 증가하고, 픽셀 깊이가 예컨대 픽셀 당 24비트로 증가함에 따라, 비디오 디스플레이를 지원하는데 필요한 페치 속도가 상업적으로 이용할 수 있는 메모리보다 높은 지점에 이르게 될 수도 있다.
메모리 대역폭 조건을 제한하는 한가지 기술이 모션 비디오의 초당 프레임 수(에컨대, 초당 15프레임)를 감소시키는 것이다. 이러한 해상도는 필요한 그래픽 메모리량을 감소시킬 수 있으며, 필요한 그래픽 메모리 대역폭을 줄일 수도 있다. 그러나, 초당 프레임 수를 제한하는 것은 특히, 느린 모션 재생에 사용될 때, 비디오에 갑작스런 정지 모션 효과를 줄 수도 있다.
그래픽 디스플레이 상에 모션 비디오 윈도우를 제공하는 종래의 해결책은 별도의 하드웨어 요소를 사용하였으며 그래픽 윈도우 운영 소프트웨어가 모션 비디오 디스플레이 윈도우와 상관하지 않도록 그래픽 윈도우의 상층부 상에 모션 비디오 윈도우를 오버래핑하였다. 따라서 모션 비디오 윈도우를 스크린의 한 장소에서 다른 장소 이동시키거나, 그래픽 윈도우 운영 소프트웨어를 사용하여 모션 비디오 윈도우의 크기를 재설정하는 것과 같이 모션 비디오 윈도우를 쉽게 다룰 수 없었다. 모션 비디오 윈도우가 디스플레이 스크린 상에서 쉽게 다루어질 수 있도록 그래픽 윈도우 운영 소프트웨어에 모션 비디오 윈도우를 또한 통합시키는 것이 바람직하다.
더욱이, 마이크로소프트 WINDOWS와 같은 그래픽 윈도우 운영 소프트웨어를 동작시킬 때 그래픽 방식 사용자 인터페이스에 모션 비디오를 디스플레이하려할 경우 또 다른 문제가 발생한다. 예컨대, CD-ROM 포맷으로 패키지화된 백과사전 또는 다른 참고 자료와 같은 많은 멀티미디어 자원은 상이한 픽셀 깊이로 기록된 모션 비디오의 세그먼트 또는 부분들을 결합할 수도 있다. 이들 모션 비디오 시퀀스를 디스플레이하기 위해, 그래픽 방식 사용자 인터페이스(GUI) 프로그램은 기록된 모션 비디오와 동일한 픽셀 깊이로 동작되어야 하거나, 또는 종래의 슈퍼 VGA 제어기를 사용하여 다중 픽셀 깊이를 지원할 수 있어야 한다. 그래픽 방식 사용자 인터페이스 프로그램이 제1픽셀 깊이(예컨대, 픽셀당 8비트)로 동작하고 있고, 모션 비디오가 상이한 픽셀 깊이(예컨대, 픽셀당 16비트)로 CD-ROM에 기록되어 있다면, 에러 메시지가 GUI에 의해 발생될 수 있게 되어 비디오 세그먼트가 디스플레이되지 않게 되거나, 또는 CD-ROM이 그래픽의 픽셀 깊이로 디스플레이 될 것이므로, 재생은 CD-ROM을 통해 이용할 수 있는 보다 높은 픽셀 깊이를 사용하지 못할 것이다. 에러 메시지가 발생하면, 사용자는 그의 그래픽 방식 사용자 인터페이스 프로그램을 CD-ROM상의 모션 비디오를 기록하는데 사용된 것과 동일한 필셀 깊이로 재구성해야 한다(즉, 비디오 디스플레이 모드 변경). 이러한 재구성 단계는 상용하기 어려울 수 있으므로 멀티미디어 표현을 제공하는데 부가적인 어려움이 나타날 수도 있다. 또한, 상이한 멀티미디어 자원들이 모션 비디오를 기록하기 위해 상이한 픽셀 깊이를 사용할 수도 있어, 그래픽 방식 사용자 인터페이스 프로그램에 대한 픽셀 깊이는 상이한 비디오 세그먼트를 디스플레이하기 전에 재설정되어야 한다. 결국 CD-ROM 또는 다른 모션 비디오를 그 최상의 픽셀 깊이로 재생하기 위해서, 사용자는 통상 그 최상의 픽셀 깊이에 대한 윈도우를 재시작한 후 CD-ROM 또는 다른 모션 비디오 적용을 작동시켜야 할 것이다.
그래픽 및 비디오를 단일의 디스플레이에 결합하는 종래의 기술을 도 1B에 도시하였다. 이 경우 비디오 신호는 VGA 그래픽 제어기로 비디오 픽셀 데이터와 그래픽 픽셀 데이타를 다중화함으로써 그래픽 영상의 상층부 상에 ＆quot;오버레이＆quot;된다. TV 카메라 또는 홈 비디오 카메라 또는 다른 복합 비디오원과 같은 복합 비디오 발생기(110)에 의해서 복합 비디오 신호(130)가 발생된다. 복합 비디오 신호(130)는 NTSC/PAL 디코더, MPEG CODEC, 또는 다른 디코더와 같은 비디오 디코더(112)에 의해서 YUV 신호(132)로 디코드된다. YUV신호(132)는 디지탈 비디오 프로세서(114)로 공급되어 비디오 픽셀 데이타(138)를 생성한다. 예시적인 디지탈 비디오 프로세서(114)는 픽셀 반도체에서 제작한 CL-PX2070이다. 디지탈 비디오 프로세서(114)는 버스(134)를 통해 어드레스 및 데이타를 전달하는 비디오 프레임 버퍼 메모리(116)를 필요로 한다. 제어 명령은 CPU(118)로부터 시스템 버스(VL, 로컬, 또는 PCI 버스)(136)를 통해 버스 제어기(113)로 전달되고, 상기 제어기는 ISA버스(135)를 통해 디지탈 비디오 프로세서(114)로 명령을 전달한다. VGA 그래픽 제어기(128)는 비디오 픽셀 데이타 버스(138)를 통해 디지탈 비디오 프로세서(114)에 결합된다. 버스(138)는 특성 접속기라 언급한다. VGA 그래픽 제어기(128)는 버스(140)를 통해 그래픽 데이타 통신 어드레스 및 데이타를 저장하기 위해서 그래픽 메모리(120)를 필요로 한다. VGA 그래픽 제어기(128)의 간략화된 블럭도는 RAM DAC(126), 멀티플렉서(124), VGA 제어 및 픽셀 데이타 발생 로직(122)을 포함한다. CPU(118)로부터의 그래픽 디스플레이 정보는 시스템 버스(VL, 로컬, 또는 PCI 버스)(136)상에서 구동되어 제어 로직(122)에 의해서 수신되고 그래픽 메모리(120)에 저장된다. 그래픽 디스플레이 정보는 적절한 시간에 그래픽 메모리(120)로부터 판독되어, 그래픽 픽셀 데이타 버스(142)에서 그래픽 픽셀 데이타로 적합하게 변환된다. 멀티플렉서(124)는 그래픽 픽셀 데이타(142) 및 비디오 픽셀 데이타(138)을 픽셀 데이타 신호(144)로 다중화한다. 이러한 방식으로, 멀티플렉서(124)는 오버레이 윈도우 신호(148)가 발생되어 픽셀 데이타 신호(144)로 출력될 때 그래픽 픽셀 데이타의 상층부 상에 그래픽 픽셀 데이타를 ＆quot;오버레이＆quot;한다. RAMDAC(126)은 그래픽 CRT 모니터(129)에 디스플레이하기 위해서 픽셀 데이타 신호(144)를 아날로그 RGB 신호(146)로 변환한다. ＆quot;오버레이＆quot; 기술은 비디오 픽셀 데이타(138) 및 그래픽 픽셀 데이타(140)간의 동기화 및 멀티플렉서(124)에 대한 오버레이 윈도우 신호(148)의 발생을 필요로 한다. 이러한 것은 비디오 픽셀 데이타원 및 그래픽 픽셀 데이타원이 도트 클럭(픽셀 클럭), 수평 동기, 수직 동기 신호가 모두 동기될 것을 필요로 한다. 디지탈 비디오 프로세서 및 VGA 제어기(128)에 접속된 제어라인(139)은 동기화 및 VGA 제어기에 대한 비디오 픽셀 데이타의 흐름의 제어를 달성한다. 가장 어려운 동기화는 도트 클럭(픽셀 클럭)인데, 이것은 그래픽 픽셀 데이타가 그래픽 픽셀 데이타와는 상당히 다른 속도로 발생되기 때문이다. 예컨대, 그래픽 모니터는 640×480(VGA) 해상도에서 25MHz, 800×600에서는 40MHz, 1024×768 해상도에서는 65MHz와 같이 여러 가지 도트 클럭 주파수로 동작하지만, 비디오 신호(132)는 전형적으로 14MHz 속도로 발생된다. 더구나, 30Hz 비디오 재생률 및 60Hz 그래픽 재생률을 가정할 때, 대략 매 33ms에서 새로운 프레임의 비디오 데이타가 제공되는 한편, 매 15ms에서 새로운 프레임의 그래픽 데이타가 제공된다. 그래픽 모니터 동작 도트 클럭 주파수를 수용하기 위해서, 비디오 신호는 버퍼되어 도트 클럭 주파수와 일치되게 해야 한다. 이것은 비디오 프레임 버퍼 메모리(116)를 사용함으로써 디지탈 비디오 프로세서에 의해 달성된다 따라서, 비디오 정보는 비디오 속도로 비디오 프레임 버퍼 메모리에 저장되며, 그래픽 모니터(129)의 적절한 도트 클럭 주파수에 대해 동기화된 수평 및 수직 동기 신호를 갖는 그래픽 주파수 속도로 그래픽 모니터상에 디스플레이된다.
상기 기술된 ＆quot;오버레이＆quot; 방법의 문제는 별도의 어드레스 및 데이타 버스들을 갖는 2개의 상이한 메모리 어레이, 디지탈 비디오 프레섯, 및 VGA 제어기를 필요로 한다는 것이다. 그래픽 디스플레이 내에 모션 비디오 윈도우를 결합하기 위한 저렴한 해결책을 제공하기 위해 구성 성분 수 및 필요한 접속 수를 줄이는 것이 바람직하다. 요구되는 것은 그래픽 윈도우 내에 모션 비디오 윈도우를 제공하는 다른 기술이다. 또한, 전력 소비를 줄이기 위해 부품수를 줄이고, 휴대용 컴퓨터 또는 램탑에 대한 해결책을 제공하기 위해 구성 요소의 이용 공간을 줄이는 것이 또한 바람직하다.
＆quot;오버레이＆quot; 방법의 또 다른 문제는 비디오 픽셀 데이타 및 그래픽 픽셀 데이타에 대한 도크 클럭,수평 동기와 수직 동기 신호들에 요구되는 동기화이다. 따라서, 동기화 필요성을 제거하고 상이한 픽셀 데이타 형태를 함께 혼합하는 대안 방법을 제공하는 것을 바람직하다.
본 발명은 컴퓨터 비디오 제어기, 특히 WINDOWS또는 OS/2와 같은 그래픽 방식 사용자 인터페이스(GUI) 소프트웨어에 사용하기 위한 VGA 또는 SVGA 제어기에 관한 것이다. 본 발명은 특히, 비디오 디스플레이의 윈도우내에 전체 모션 비디오(full motion video)를 디스플레이하는데 적용된다.
제1a는 종래의 비디오 제어기, 그래픽 메모리 및 디스플레이의 블럭도.
제1b도는 그래픽 윈도우 내에 모션 비디오를 결합하는 종래의 ＆quot;오버레이＆quot; 방법의 블럭도.
제2도는 스크린 디스플레이 내의 모션 비디오 윈도우의 위치를 나타낸 도면.
제3도는 메모리 어레이에 대한 메모리 액세스 타이밍을 나타낸 타이밍도.
제4a도는 본 발명의 동작의 예에 있어서 모션 비디오 윈도우의 크기를 나타낸 도면.
제4b도는 동시에 2개의 모션 비디오 윈도우를 디스플레이하기 위한 구성을 도시한 도면.
제5a도는 본 발명의 바람직한 실시예를 도시한 도면.
제5b도는 비디오 데이타의 압축된 소스를 압축해제할 수 있는 능력이 부가된 본 발명의 바람직한 실시예를 도시한 도면.
제6도는 분리된 CRT 및 모션 비디오 윈도우 FIFO를 이용한 본 발명의 대안 실시예를 도시한 도면.
제7도는 제6도에 예시된 대안 실시예를 수정한 것을 도시한 것으로, 단일의 가변 길이 FIFO가 상이한 픽셀 데이타 포맷을 갖는 CRT 그래픽 데이타 및 MVW 비디오 데이타를 지원하도록 이용되는 것을 도시한 도면.
본 발명의 목적은 비디오 디스플레이의 상이한 부분에서 상이한 픽셀 깊이를 갖는 비디오 디스플레이를 발생할 수 있는 비디오 제어기를 제공하는 것이다.
본 발명의 또 다른 목적은 제2픽셀 깊이에서 동작하는 그래픽 방식 사용자 인터페이스 프로그램에서 제1픽셀 깊이의 모션 비디오를 디스플레이할 수 있는 비디오 제어기를 제공하는 것이다.
본 발명의 또 다른 목적은 비디오 프레임 버퍼 메모리 및 그래픽 메모리를 32비트 이하의 데이타 경로폭을 갖는 하나의 메모리 어레이에 통합하여 저비용의 해결책을 제공하면서도 실제적인 모션 효과를 제공하기 위해 비교적 높은 프레임 속도로 모션 비디오를 디스플레이할 수 있는 비디오 제어기를 제공하는 것이다.
본 발명의 또 다른 목적은 상이한 픽셀 포맷, 특히 상이한 픽셀 깊이를 갖는 단일 메모리 어레이에 있는 데이타를 디스플레이할 수 있는 SVGA 제어기 구조를 제공하는 것이다.
본 발명의 또 다른 목적은 동기화 필요성을 제거하여 상이한 픽셀 데이타 형태를 함께 혼합시키는 대안 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 메모리 사이클로 비디오 윈도우의 위치 설정 및 크기 설정 방법을 제공하는 것이다.
본 발명이 또 다른 목적은 TV 튜너/디코더, VCR, 또는 다른 비디오원으로부터의 라이브 비디오 재생 또는 CD ROM 재생 등의 혼합된 그래픽 및 비디오 시스템의 수행을 최대화하면서 메모리 데이타 경로폭을 최소하는 것이다.
본 발명의 또 다른 목적은 부품수를 줄이고, 시스템 가격을 낮추며, 소비 전력을 줄이고, 휴대용 컴퓨터 또는 랩탑용으로 공간 이용을 감소시키도록 비디오 픽셀 데이타 및 그래픽 픽셀 데이타용으로 단일 메모리 디바이스를 공유하는 것이다.
본 발명은 비디오 디스플레이 상에 영상을 발생하기 위한 장치를 포함한다. 영상은 제1배경부 및 제2모션 비디오 윈도우부를 포함한다. 영상 데이타는 픽셀 데이타로서 메모리 어레이에 저장된다. 영상 데이타는 제1소정의 픽셀 깊이를 갖는 제1픽셀 데이타, 및 제2소정의 픽셀 깊이를 갖는 제2픽셀 데이타를 포함한다. 제1픽셀 데이타는 영상의 제1배경부를 나타내며, 제2픽셀 데이타는 영상의 제2모션 비디오 윈도우부를 나타낸다. 일련의 레지스터들은 영상 내의 모션 비디오 윈도우의 위치를 나타내는 위치 데이타를 저장하는데 사용된다. 위치 데이타는 모션 비디오 윈도우에 접하는 영상의 제1배경부의 주사선을 검색하기 위해서 메모리로부터 요구되는 페치 수에 의해 정의된 적어도 수평 위치를 포함하다. 제1FIFO는 메모리 어레이에 결합되어 제1픽셀 데이타를 수신한다. 제2FIFO는 메모리 어레이에 또한 결합되어 제2픽셀 데이타를 수신한다. 제어기는 메모리로부터 제1FIFO로, 수평 위치 데이타로 표시되는 다수의 제1픽셀 데이타의 페치를 수행한다. 후속하는 제2픽셀 데이타는 메모리 어레이로부터 제2FIFO로 페치된다.
제1 및 제2FIFO는 제1 및 제2데이타 경로의 일부로서, 이들 경로는 배경 픽셀 데이타 및 모션 비디오 윈도우 픽셀 데이타를 처리하기 위해서 개별적으로 제공된다. 데이타 파이프라인에는 동일한 지연이 제공됨으로써 제1 및 제2FIFO에 적재된 데이타가 각각의 데이타 파이프라인의 끝에서부터 적절한 시간에 디스플레이하도록 전송될 것이다.
본 출원의 목적상, 모션 비디오 윈도우를 이하 모션 비디오 윈도우(MVW)라 할 것이다. 일반적으로 모션 비디오 영상을 디스플레이하는데 이러한 윈도우를 사용하지만, 배경 디스플레이 보다 큰 픽셀 깊이를 필요로하는 다른 영상을 디스플레이하는 경우에도 MVW가 사용될 수 있다. 본 출원의 목적상, ＆quot;배경＆quot;이라는 용어는 MVW에 의해 점유되지 않는 비디오 디스플레이의 부분들을 말한다.
제2도는 모션 비디오 윈도우(211)를 디스플레이 스크린(210) 내에 위치시키는 기술을 나타낸 도면이다. 디스플레이 스크린(210)은 제1a도에 도시한 평판 디스플레이(105), CRT(104) 또는 TV(103)중 어느 하나의 그래픽 모드에서 전체 스크린을 나타낸다. 모션 비디오 윈도우(211)는 모션 비디오를 디스플레이할 디스플레이 스크린(210)의 일부를 나타낸다.
제2도에 도시한 바와 같이, 모션 비디오 윈도우(211)는 디스플레이 스크린(210)에서 수평 방향으로 XS 거리만큼 벗어나 있다. 통상의 그래픽 방식 사용자 인터페이스(GUI)에서, 이러한 거리는 윈도우의 에지와 디스플레이 스크린의 좌측변 사이에 있는 픽셀수로 측정될 수 있다. 본 발명에서 윈도우의 시작은 주변 그래픽 픽셀 깊이의 메모리 사이클에 기초하여 프로그램되는 한편, 윈도우의 폭은 모션 비디오 윈도우 픽셀 깊이에 기초하여 프로그램된다. 거리 XS는 대응하는 픽셀수를 페치하는데 필요한 메모리 사이클(페치 사이클)수로 측정된다. 따라서, 예컨대 디스플레이 스크린(210)이 픽셀당 4개 비트의 배경 픽셀 깊이를 갖는다면, 그래픽 메모리(101)의 각각의 사이클(32비트)은 8개의 픽셀을 검색할 것이다. 따라서, 본 예에서, XS의 크기는 비디오 스크린(210)의 좌측변에서 모션 비디오 윈도우(211)의 좌측 에지까지의 픽셀수를 8로 나눈 것과 같게 된다. 물론, 그래픽 메모리(101)의 메모리 폭이 달라질 경우 이에 따라 XS 크기가 변경될 것이다.
크기 XW는 모션 비디오 윈도우 수평폭을 나타내는 것으로, 크기 XS와 같이 역시 메모리 사이클(페치 사이클)로 측정된다. 그러나, 모션 비디오 윈도우(211)는 일반적으로 비디오 스크린(210)의 배경보다 큰 픽셀 깊이를 갖기 때문에, 메모리 사이클을 산출하는 기술은 크기 XS를 산출하는데 사용된 기술과는 다를 수 있다. 예컨대, 픽셀당 16비트의 깊이 및 32비트의 폭을 갖는 그래픽 메모리(101)를 가정할 때, 각각의 메모리 사이클 즉 페치에서 2개의 픽셀을 검색한다. 따라서 크기 XW는 모션 비디오 윈도우(211)의 폭(픽셀)을 이 경우 2로 나눈 것으로서 산출될 것이다.
수직 개시 위치 YS는 비디오 스크린(210)의 위에서 모션 비디오 윈도우(211)의 위 에지까지 측정된다. 크기 XS와는 달리, 크기 YS는 종래의 그래픽 방식 사용자 인터페이스(GUI) 디스플레이에서 윈도우 에지를 배치하는데 사용되는 방식과 유사하게 주사선수로 측정된다. 마찬가지로, 비디오 디스플레이(210)의 위로부터 모션 비디오 윈도우(211)의 아래 에지까지의 거리를 나타내는 크기 YE는 역시 주사선수로 측정된 수직 모션 비디오 윈도우를 나타낸다.
제5a도는 본 발명의 제1실시예에 따른 비디오 제어기를 도시한 것이다. 크기 XS, XW, YS, 및 YE에 대한 값들은 모두 제5a도의 비디오 제어기 내의 데이타 레지스터(541)에 저장된다. XS 레지스터는 상기 설명한 바와 같이, 픽셀 깊이 메모리 사이클의 개시 좌표값을 저장하기 위한 8비트 레지스터를 구비할 수 있다. 8비트 픽셀 깊이에서, XS 레지스터는 1K 픽셀 높이의 위치를 표시하는 값을 저장할 수도 있다. 픽셀 깊이의 임박한 변화에 대한 적절한 예고를 비디오 제어기에 제공할 수 있도록, XS 레지스터 내에 저장된 값은 실제 위치 보다 적은 픽셀수(예컨대, 8)로 프로그램될 수도 있다. 마찬가지로, XW 레지스터 역시 8비트 레지스터를 구비할 수 있으며 실제 폭 미만의 픽셀수(예컨대, 8)로 또한 프로그램될 수 있다.
YS 및 YE 레지스터는 각각 수직 윈도우 개시 및 종료 위치를 나타내는 데이타 값을 저장하기 위한 10비트 레지스터를 구비할 수 있다. YS 및 YE 레지스터에 저장된 데이타 값은 실제 주자선수를 나타내며, 본 실시예에서 XS 및 XW 레지스터와 같이 오프셋이 필요하지 않다.
제5a도의 비디오 제어기에는 당 기술 분야에 공지된 32비트 크기의 메모리 어레이를 구비할 수 있는 메모리 어레이(501)가 제공된다. 메모리 어레이(501)는 MUX(553)를 통해 CRT FIFO(530)에 결합된다. CRT FIFO(530)는 깊이가 16이고 폭이 32비트인 FIFO를 구비할 수 있다. 정규 동작(즉, MVW가 없는 경우)에서, 데이타는 메모리 어레이(501)로부터 CRT FIFO(530)로 전송된다. CRT FIFO(530)에는, 당 기술 분야에 공지된 바와 같이, 포인터(도시되지 않음)가 제공되는데, 이는 FIFO가 비어있거나 차있는 때를 표시하는 것으로서, 메모리 어레이(501)로부터 데이타 전송을 개시 및 종료하기 위한 것이다.
그 명칭과는 달리, CRT FIFO(530)는 CRT(104), 텔레비전(103) 또는 평판 디스플레이(105) 중 어느 하나에 디스플레이될 데이타를 수신하는데 사용될 수도 있다. 알려진 바와 같이, CRT 비디오 제어기로부터 출력된 데이타는 적합한 변환 기술을 사용하여 적절하게 수정되어 평판 디스플레이(105) 또는 텔레비전(103)에 디스플레이할 수 있다. 제5a도에 도시한 바와 같이, MUX(553)로부터 출력된 디지탈 RGB 신호는 평판 디스플레이 제어기(539)에 입력된다. 평판 디스플레이 제어기(539)는 가스 플라즈마 디스플레이(559)의 액티브 매트릭스, 패시브 매트릭스 상에 적절한 컬러 또는 명암 단계를 발생하도록 디터링(dithering) 또는 쉐이딩(shading) 회로를 포함할 수 있다. 제6도의 대안 실시예에서, 평판 디스플레이 제어기(639) 및 평판 디스플레이(650)는 제5a도와 유사한 방식으로 접속될 수 있다. 아날로그 또는 디지탈 텔레비전 신호(예컨대, NTSC, PAL, SECAM, MUSE, HDTV 등)를 출력하기 위해 유사한 구동 회로를 제공할 수도 있다. 텔레비전(103) 또는 평판 디스플레이(105)에 적합한 신호를 출력하도록 당 기술 분야에 통상의 지식을 가진 자가 제5도 및 제6도의 디바이스를 적합하게 수정할 수 있기 때문에, 예를 들기 위한 이러한 회로는 제5도 및 제6도에 도시하지 않았다. CRT 및 평판 디스플레이 출력 모두를 포함하는 비디오 제어기의 예는 예컨대 1992년 6월 16일 발행된 미국 특허 제5,122,783호 또는 1993년 2월 9일 발행된 미국 특허 제5,185,602호에 개시되어 있으며, 참조고 본 명세서에 포함되었다.
CRT FIFO(530)로부터의 데이타는 픽셀 클럭 신호를 공급받는 직렬 변환기(serializer; 531)로 전송된다. 직렬 변환기(531)는 픽셀 깊이에 따라서, 32비트폭의 데이타를 개별 픽셀 바이트 또는 워드로 분할한다(즉, 직렬 변환한다). 예컨대, 비디오 디스플레이의 픽셀 깊이가 픽셀당 8비트일 경우, 직렬 변환기(531)는 CRT FIFO(530)로부터의 하나의 32비트 엔트리를 4개의 8비트 픽셀 바이트로 분할하여, 이 8비트 픽셀 바이트를 각각의 픽셀 클럭 사이클에 따라 MUX(533)에 순차적으로 전송한다. MVW 모드가 아닐 때 이러한 직렬 변환기의 동작은 근본적으로 당 기술 분야에 공지된 바와 같다.
MUX(533)으로부터, 8비트 픽셀 데이타가 내부 RAMDAC의 RAM 부분으로 전송되며, 내부 RAMDAC에서 8비트의 픽셀 데이타는, 예컨대 RAM 팰리트(palette)를 통하여, 동일하거나 다른 비트수를 갖는 상기한 픽셀 데이타로 변환될 수 있게 되어, 다른 컬러 또는 명암을 나타낼 수 있게 된다. 예컨대, 8비트 픽셀 데이타는 6:6:6 RGB 데이타(18비트)로 변환될 수 있으며, 이들 각각의 6비트는 대응하는 적색, 청색 또는 녹색 컬러 레벨을 나타낸다.
이어서 이러한 RGB 데이타는 아날로그 RGB 비디오 신호로 변환되도록 RAMDAC의 DAC(536)부분으로 MUX(537) 및 MUX(535)를 통해 전송될 수 있다. DAC는 디지탈-아나롤그 변환기를 나타내는 것으로, 아날로그 RGB 출력 신호를 생성하도록 RGB 픽셀 데이타에 기초하여 선택적으로 합해질 수 있는 각각의 컬러, 적색, 청색, 및 녹색에 대해 다수의 전류원(예컨대, 6개)을 포함할 수 있다. 이러한 DAC의 기본 동작은 당 기술 분야에 공지된 것이다. MUX(55)에는 MUX(533)로부터 DAC(536)으로 직접적으로 픽셀 데이타를 전송하기 위한 입력이 제공된다. 이러한 RAM 바이패스 역시 당 기술 분야에 공지된 것으로, 예컨대 4:2:2 RGB 포맷으로 8비트 픽셀 데이타를 사용하여 DAC(536)를 직접 구동하도록 RAMDAC의 팰리트 부분을 바이패스하도록 제공될 수 있다.
제5a도의 비디오 제어기는 또한 MVW FIFO(551)를 구비하고 있다. MVW FIFO(551)는 깊이가 20인 32비트 비트 폭의 FIFO를 포함할 수 있다. MVW가 디스플레이될 때, MVW 데이타는 호스트 프로세서(도시되지 않음)에 의해 메모리 어레이(501)내의 적절한 위치에 배경 데이타와 함께 저장된다. MVW 데이타용으로 별도의 메모리 위치가 제공될 수도 있으며, 또는 MVW 및 배경 픽셀 데이타 공용으로 동일한 메모리 위치가 제공될 수도 있다. 메모리 제어기(540)는 MVW 픽셀 데이타 및 배경 픽셀 데이타의 위치를 데이타 레지스터(541)를 통해 모니터한다.
레지스터들은 MVW 영상의 오프셋 및 메모리 어드레스 개시를 나타내는 데이타를 저장하도록 데이타 레지스터(541) 내에 제공된다. 메모리 제어기(540) 내의 CRT 어드레스 카운터는 배경 메모리 사이클을 계수하므로, MVW 디스플레이 동안 MVW 픽셀 깊이에 대응하는 잘못된 수를 계수할 수도 있다. 이러한 잘못된 계수를 방지하기 위해서, CRT 어드레스 카운터는 MVW가 디스플레이되고 있는 동안 정지하고, MVW의 끝 및 배경 디스플레이의 재시작에 대응하는 값이 적재될 수 있다. 이러한 어드레스값은 매 라인 마다 변경될 수 있기 때문에, MVW 크기의 픽셀 포맷에 따라 GUI 구동기(예컨대, WINDOWS등)에 의해 프로그램될 수 있는 오프셋이 명시될 수도 있다.
MVW의 수평 크기는 XW로 카운팅하는 메모리 제어기(540) 내의 다른 카운터에 의해서 제어될 수 있다. MVW 디스플레이 동안에, 메모링 어드레스는 MVW 메모리 어드레스 개시값이 적재될, 메모리 제어기(540) 내의 동일 CRT 어드레스 카운터에 의해 발생될 것이다.
데이타 레지스터(541)의 XS, XW, YS 및 YE 레지스터 값으로 표시된 바와 같이, MVW가 비디오 디스플레이에 나타나면, 메모리 제어기(540)는 제어 로직(542)에 의해서 제어되어, 메모리 어레이(501)로부터 CRT FIFO(530) 또는 MVW FIFO(551)로 데이타를 선택적으로 적재한다. MVW가 아닌 픽셀 데이타(이하 ＆quot;배경＆quot;이라고 함)는 메모리 어레이(501)로부터 CRT FIFO(530)로 전송되어 상기 설명한 방식으로 처리된다.
각각의 스크린의 상층부로부터의 주사선수는, 카운트된 주사수선 수가 데이타 레지스터(541) 내의 YS 레지스터의 값과 동일하게 될 때까지, 메모리 제어기(540) 내의 주사선 카운터에 의해서 카운트된다. MVW의 일부를 포함하는 해당 비디오 주사선의 개시부분에서, 메모리 제어기(540) 내의 페치 사이클 카운터는 주사선의 개시부터 메모리 사이클 수를 카운트하여 데이타 레지스터(541)의 CS 레지스터에 저장된 값 XS와 비교한다.
페치 사이클의 대응하는 수가 경과한 때, 메모리 제어기(540)는 메모리 어레이(501)로부터의 후속 데이타를 MVW FIFO(551)로 전송하도록 MUX(553)을 전환한다. 이때, 메모리 제어기(540)내의 페치 사이클 카운터는 리셋된다. 후속하는 메모리 사이클들은 XW 페치 사이클(데이타 레지스터(541)의 XW 레지스터에 저장)이 발생할 때까지 메모리 어레이(501)로부터의 데이타를 MVW FIFO(551)로 전송한다. 메모리 제어기(540)는 메모리 어레이(501)로부터 CRT FIFO(530)로 후속 데이타를 보내기 위해서 MUX(553)를 전환한다. 이러한 방식으로, 메모리 어레이(501)로부터 출력된 데이타는 CRT FIFO(530) 또는 MVW FIFO(551)로 선택적으로 전송된다.
MVW FIFO(551)로부터의 데이타는 직렬 변환기(552)로 전송되는데, 이러한 직렬 변환기에서 MVW 픽셀 데이타는 직렬 변환되어 MUX(537) 및 MUX(535)를 통해 DAC(536)으로 전송된다. 대안적으로, MVW FIFO(551)로부터의 데이타는 예컨대 픽셀당 8비트의 깊이를 갖는 픽셀 데이타로 직렬 변환기(552)에서 변환되어 MUX(533)를 통해 RAM(534)으로 전송될 수 있다. 직렬 변환기(552)는 또한 다수의 공지된 포맷(예컨대, 시네팍(Cinepak) 등) 또는 전용(proprietary) 포맷을 사용하여 비디오 데이타를 압축해제하는 압축해제 회로를 포함할 수도 있다.
직렬 변환기(552)는 CRT 데이타 경로(CRT FIFO(530), 직렬 변환기(531), MUX(533), RAM(534))에서의 파이프라인 지연이 MVW 데이타 경로(MVW FIFO(551), 직렬 변환기(552), MUX(537))에 대한 파이프라인 지연과 동일하게 유지되도록 제공된다. 직렬 변환기(552)는, RAMDAC의 RAM 부분(534)이 바이패스되는지에 따라서, 그리고 MVW 및 배경 픽셀의 상대적인 픽셀 깊이에 따라 MVW 데이타 경로의 파이프 라인 지연을 조절하도록 제공될 수도 있다. 이러한 파이프라인 지연은 제어기 설계에 내제되어 있는 것이다. 제5a도의 비디오 제어기는 상기한 깊이의 픽셀 데이타에 대해 동일한 파이프라인 지연을 갖는 2개의 데이타 경로를 제공함으로써 이들 지연을 보상한다.
더욱이, 제5a도의 비디오 제어기는 적절한 데이타가 적절한 시간에 DAC(536)의 출력에 나타나게 되도록 MVW(551)에 MVW 데이타를 프리페치한다. 제어로직(542)은 메모리 제어기(540)에 의해 제공된 데이타(즉, MUX(533)에 대한 출력 스위칭 신호)와 적절한 파이프라인 지연에 기초하여, MUX(533, 537 및 535)을 적절히 전환한다. 이러한 방식으로, 배경 비디오의 픽셀 깊이와 다른 깊이를 갖는 MVW가 발생될 수 있게 된다.
제5a도의 실시예에 대한 동작의 예에 대하여 제3도 및 제4a도에 관련하여 설명한다. 제4a도는 픽셀당 16비트의 픽셀 깊이, 및 400픽셀의 폭을 갖는 MVW(420)의 예를 도시한 것이다. MVW(420)은 비디오 스크린(410)의 좌측 에지로부터 100픽셀되는 곳에 놓여진다. 비디오 스크린(410)의 배경 부분은 픽셀당 8비트의 픽셀 깊이를 갖는다.
32비트의 폭을 갖는 메모리 어레이를 가정할 때, 그리고 제4a도 및 제2도에서, 수평 크기 XS 및 XW는 다음과 같이 산출될 수 있다. 추가의 프리페치 예고 사이클이 필요하지 않다고 할 때, XS의 크기는 전체 25개의 메모리 페치에 대해 페치당 픽셀수로 나눈(32/8=4) 픽셀수(100)로서 산출될 수 있다. XW의 크기는 전체 200개의 메모리 페치에 대해 페치당 픽셀수로 나눈(32/16=2) 픽셀수(400)로서 산출될 수 있다. 예시로서, 수평 크기 YS 및 YE에 대한 계산에 대해서는 종래에 알려진 바와 같이 이들 크기를 주사선 수로서 간단하게 산출할 수 있기 때문에 나타내지 않았다.
제3도는 본 발명의 비디오 제어기에 의해 형성된 파이프라인 내의 비디오 데이타의 페치 및 디스플레이간 지연을 나타낸 타이밍도이다. 제1라인 VMEM은 메모리 어레이(501)로부터 페치를 개략적으로 나타낸 것이다. 데이타는 CRT FIFO(530)의 필 상태(fill state)에 따라, 32비트 워드 블럭으로 메모리 어레이로 부터 검색될 수 있다. 예컨대, 10개의 32비트 워드가 제3도의 VMEM 및 CRT FIFO 표시된 라인에 도시된 바와 같이 메모리 어레이(501)로부터 페치되처 CRT FIFO(530)에 저장될 수 있다. CRT FIFO로부터의 데이타는 이어서 CRT 직렬 변환기(531)로 전송되어, 여기서 'CRT 직렬 변환기'로 표시된 라인에 보인 바와 같이 픽셀 클럭과 동기하여, 특정 픽셀 깊이를 갖는 개별 순차 픽셀 바이트(또는 워드)로서 출력된다. CRT FIFO(530)의 필 포인터(530; fill pointer)더 많은 데이타가 페치될 수 있음을 나타낼 때, 부가적인 데이타가 메모리 어레이(501)로부터 CRT FIFO(530)로 프리페치될 수도 있다. 제3도에 도시한 예에서, MVW에 인접한 배경 라인에 남아있는 60개의 픽셀은 이러한 단계에서 페치된다. 데이타는 데이타 파이프라인이 풀(full) 상태로 유지되는 한, 개별적인 단계에서 얼마든지 페치될 수 있다.
이때, 메모리 어레이 내의 다음 블럭의 데이타는 데이타 레지스터(541)에 저장된 메모리 어드레스에 의해 도시되는 바와 같이 MVW 픽셀 데이타가 된다. 이어서, 다음 블럭의 픽셀이 메모리 어레이(501)로부터 MVW FIFO(551)로 페치되어 MVW 직렬 변환기(552)에서 직렬 변환된다. 2개의 데이타 파이프라인이 동일한 유효길이를 갖기 때문에, MUX(535)에서 결합된 데이타(DAC로 출력)는 픽셀 클럭에 동기하는 픽셀 데이타의 연속하는 스트림을 형성한다. 제3도에서 '디스플레이'로 표시된 라인은 한 비디오 라인의 디스플레이에 대한 출력을 나타내며, 상이한 픽셀 깊이 상태에 있는 MVW 픽셀에 인접하여 제1픽셀 깊이의 100개 배경 픽셀이 디스플레이된다.
제4b도는 하나 이상의 KVW가 비디오 디스플레이 상에 디스플레이되는 방법을 도시한 것이다. 제4b도는 2개의 MVW(481 및 482)가 거리 △X 떨어진 것을 도시한 것이다. 이러한 거리 △X는 제5a도의 데이타 레지스터(541)내의 적절한 레지스터에 다수의 메모리 페치 사이클로서 저장될 수 있다. 제어 로직(542) 및 메모리 제어기(540)는 MUX(533)를 조절하여 이에 따라 MVW 데이타를 프리페치할 수 있다. 대안적으로, 부가적 MVW 데이타 파이프라인이 제1MVW와 동일하거나 다른 픽셀 깊이를 갖는 부가적인 MVW를 제공하도록 제공될 수도 있다. 부가적 MVW 데이타 파이프라인이 적절한 수의 상이한 MVW를 제공하도록 제공될 수 있다.
제5b도는 제5a도를 개선한 블록도로서, 직렬 변환기(552)를 압축해제기/직렬 변환기(562)로 대치시킨 것을 도시한 것이다. MVW FIFO(551)로부터의 데이타는 어떤 압축 알로리즘이 사용되건 이로부터 먼저 압축해제되며 이어서 픽셀 데이타 또는 RGB 디지탈 데이타로 직렬 변환된다. 압축 및 압축해제 기술에 대해 이하 더 설명한다.
제6도는 배경과 MVW 픽셀 데이타를 구별하기 위한 데이타 태그를 사용하는, 제5a도 및 제5b도의 본 발명의 대안적 실시예의 블럭도이다. 메모리 어레이(601)는 버스(602) 상의 호스트 버스 인터페이스 유닛(도시되지 않음)을 통해 CPU 또는 어떤 다른 소스로부터 그래픽 및 비디오 데이타를 수신하는 메모리 어레이(640)에 의해 제어된다. 메모리 어레이(640)는 데이타 레지스터(641)에 저장된 MVW 메모리 어드레스에 기초하여 데이타 형태 태크 발생을 포함한다. 데이타 레지스터(641)는 메모리 개시 및 오프셋 레지스터뿐만 아니라, XS, XW, YS, 및 YE를 나타낼 수도 있다. 또한, 데이타 레지스터(641)는 영상의 배경 및 MVW 부분의 상대 픽셀 깊이를 표시하는 픽셀 깊이 데이타를 저장하도록 제공될 수도 있다. 제6도의 실시예에서, XS 및 XW 크기는 메모리 페치 사이클로서, 또는 픽셀 카운트로서 저장될 수 있다. 또한, VGA 및 SVGA 응용에서 사용된 다른 레지스터가 또한 데이타 레지스터(641)로 도시된다.
메모리 제어기(640)는 데이타 형태를 식별도록 CRT FIFO(630)에 태그를 두기위한 회로를 더 포함한다. 이들 태그는 예컨대, CRT FIFO(630)에 추가 비트를 포함할 수도 있다(즉, 33비트). 예컨대 태그는 데이타가 배경 픽셀 데이타 또는 MVW 픽셀 데이타인지 여부를 표시하는 각각의 데이타 바이트 또는 워드와 관련되는 단일 비트를 포함할 수 있다. 비트가 하이(＆quot;1＆quot;)이면, 관련 데이타는 MVW 픽셀 데이타이며, 비트가 로우(＆quot;0＆quot;)이면, 관련된 데이타는 픽셀 데이타이다.
더욱이, 메모리 제어기(640)에는 MVW의 이전 주사선에서 발생된 MVW 어드레스를 반복함으로써 주사선을 복제할 수 있도록 할 수 있다. 이러한 복제는 사용자가 영상을 ＆quot;줌잉(zooming)＆quot;하여 MVW 영상을 확대하는데 유용할 수 있다. 여러가지 주사선을 복제하는 것을 수직 방향으로 MVW 화상을 확대할 수 있지만, 픽셀 데이타를 반복하는 것은 MVW 영상을 수평 방향으로 확대할 수 있다. 이러한 줌 특징은 제5a도의 실시예에 또한 제공될 수도 있다. 또한, 시네팍TM과 같은 여러가지 압축 포맷은 직사각형 4:1:1 포맷을 사용하며 비순차 어드레스 지정을 필요로 할 수 있는 것으로서 메모리 제어기(640)에 의해 지원될 수 있다. 줌 및 압축 해제 특징은 제5a도의 실시예에도 제공될 수 있다.
태그 비트는 데이타 레지스터(641)에 프로그램된 개시 어드레스로 메모리 제어기에 의해 발생된 어드레스에 기초하여 메모리 제어기(640)에 의해 발생된다. 이러한 태그 비트는 CRT FIFO(630)의 데이타가 MVW로부터 온 것이면 하이(1)이며, 그렇지 않으면 태그 비트는 로우(0)이다. 이러한 태그 비트는 또한 스티어링(steering) 비트로서도 알려진 것으로, 전체 데이타 경로를 통해 지연되어 DAC(636) 전에 최종 비디오 데이타 MUX(635)를 제어한다.
＆quot;데이타-형태＆quot; 태그 비트로서 알려진 다른 태그 비트는 주어진 데이타 포맷의 32비트 워드의 형태를 인코드하여 CRT-FIFO 판독시 CRT-FIFO 데이타를 조정하기 위해서 MVW 압축 해제기/직렬 변환기(652)에 의해 사용된다. 이를 태그들은 예컨대 MVW 데이타를 압축하는데 사용된 압축 포맷의 형태를 표시할 수 있다. 예시목적상, MVW 압축해제 특성을 갖는 실시예를 제6도에 도시하였다. MVW용 픽셀 데이타는 메모리 어레이(601)에 특정 픽셀 깊이(예컨대, 16비트/픽셀)로 저장될 수 있거나, 시네팍TM등과 같은 압축된 데이타는 보다 콤팩트한 포맷(예컨대, 8비트/픽셀)으로 저장될 수 있으며, 배경 픽셀 데이타와 유사한 방식으로 CRT FIFO(630)에 적재될 수 있다.태그 레지스터(694)에 저장된 데이타 형태 태그는 태그 레지스터(691)에 저장된 스티어 태그 데이타와 함께 압축 해제기/직렬 변환기(652)에 데이타를 보내는데 사용될 수 있다. 태그 레지스터(694)에 저장된 데이타 형태 태그들은 압축해제기/직렬 변환기(652)의 압축해제기 부분을 활성화하는데 사용될 수 있다.
이러한 압축 알고리즘은 사람의 눈으로 인식되므로 픽셀 영상의 외견상 해상도에 의존할 수 있다. 따라서, 인접한 픽셀(예컨대, 16×16 픽셀의 블럭)은 4개의 32비트 데이타 워드로 샘플값에 대한 4개의 인접한 픽셀의 상대적 휘도값 Y를 나타내고, 2개의 32비트 워드로 색차 신호 U 및 V를 나타내는 4:1:1 YUV 포맷으로 압축될 수 있다. 블럭(671)은 YUV값을 발생하는데 필요한 업샘플링 및 필터링을 수행하는 반면, 블럭(672)은 표준 변환 기술 또는 전용 기술을 사용하여 이들 YUV 값을 RGB 데이타로 변환한다. RGB 데이타는 이어서 MUX(635)로 전송될 수 있거나 또는 RAM 팰리트(634)를 통해 전달될 수 있다.
제6도의 실시예에서 배경 데이타의 처리는 제5a도의 실시예와 같은 방식으로 대부분이 행해진다. CRT FIFO로부터의 데이타는 직렬 변환기(631)로 전송된다. 지연 보상 레지스터(692)는 픽셀 데이타와 함께 대응하는 데이타 태그를 처리하도록 제공된다. 제5a도의 실시예에서와 같이, 2개의 데이타 파이프라인(배경 및 MVW)은 각각의 파이프라인이 동일한 지연을 갖도록 제공될 수도 있다. 이때 배경 픽셀 데이타는 컬러 변환용 RAM 팰리트(634)로 전달된다. 제5a도의 실시예에서와 같이, 직렬변환기(631)에서 DAC(636)로 직접 픽셀 데이타를 공급하도록 RAM 바이패스를 제공할 수도 있다. 데이타 태그는 태그 지연 레지스터(693)에서 다시 지연되어, 대응하는 데이타가 DAC(636)으로 전송될 때 각각의 태그가 MUX(635)를 구동하도록 한다.
MUX(635)는 데이타 태그가 로우(0)일 때 RAM 팰리트(634)로부터 데이타를 전송하도록 전환된다. 데이타 태그가 하이(1)일 때, MUX(635)는 데이타가 YUV-RGB 변환기(672)로부터 전송되도록 구동된다. 물론, 다른 논리 방식이 또한 사용될 수도 있다. 제5a도의 실시예에서와 같이, 배경 픽셀 데이타 또는 MVW 픽셀 데이타는 이어서 MUX(635)로부터 DAC(636)으로 전송되어, 비디오 디스플레이로 출력하기 위해 아날로그 RGB 신호로 변환된다.
제6도의 예시에 포함된 CRT 제어기(612)는 도트 클럭(610)으로부터 버스(617)를 통한 평판 디스플레이 제어뿐만 아니라 CRT 제어를 위해 수평동기(HSYNC)(614), 수직동기(VSYNC)(615), 및 블랭크(616)를 발생한다. AND 게이트(618)는 CRT와 평판 디스플레이를 동기화시키기 위해서 적절한 순간에 CRT 디스플레이를 소거(blank)한다. 이 경우 도트 클럭(610)은 평판 및 CRT에 대한 재생률이 동일하거나 또는 이중 스캔 패널용 도트 클럭의 2×배가 되도록 CRT 제어 신호 및 평판 디스플레이 제어 신호 모두를 발생한다. 이중 스캔 패널은 2개의 독립된 컬럼 구동기를 갖는 상하 반의 LCD를 갖는다. 더구나, 동일한 도트 클럭(610)은 그래픽 데이타 및 비디오 데이타용 데이타 경로 모두를 각 경로의 기능 블럭에 클럭을 공급함으로써 동기화되게 한다. 비디오 데이타 경로에 다른 도트 클럭을 사용하고 그래픽 데이타 경로에 또 다른 도트 클럭을 사용하는 것에 의해서 MUX(635)에서 그래픽 디스플레이 상에 비디오의 잘못된 오버레이가 야기될 수 있는데 이것은 비디오 데이타가 그래픽 데이타와의 동기를 벗어나기 때문이다.
제7도는 제6도에 도시한 제1대안적 실시예를 개선한 본 발명의 제2대안적 실시예를 도시한 것이다. 제7도에 도시한 유사한 번호의 구성 요소는 상기 설명한 제6도의 경우와 유사한 방식으로 동작한다. 그러나, CRT-FIFO(690) 및 MVW-FIFO(651) 기능은 제7도의 단일의 FIFO인, CRT-MVW-FIFO(790)에 포함된다. 직렬 변환기(731) 및 압축해제기/직렬 변환기(752)는, 버스(732) 상의 적절한 데이타를 직렬 변환기(731) 또는 압축해제기/직렬 변환기(752)에 적재하기 위해서, 데이타 적재 인에이블(733)을 포함하도록 직렬 변환기(631) 및 압축해제기/직렬 변환기(652)로부터 변경된다. 데이타 적재 인에이블은 데이타 형태를 감지하도록 한 조정 태그 비트의 일부가 된다. 주어진 순간에 그래픽 데이타 또는 비디오 데이타 중 어느 한 데이타를 버스(732)상에서 이용할 수 있다.
CRT-MVW-FIFO(790)는 선택된 비디오 픽셀 데이타 포맷의 형태에 따른 소정의 깊이를 갖는 가변 깊이 FIFO가 된다. CRT-MVW-FIFO(790)의 FIFO 확장부는 FIFO의 깊이의 가변성을 예시한 것이다. 단일 FIFO는 집적 회로 상에 사용된 실리콘 면적을 감소시키며 또한 본 발명의 비용을 낮춘다.
FIFO 확장부를 갖는 가변 깊이 FIFO(790)는 제1픽셀을 디스플레이하기 위해서 다중 FIFO워드(32비트 워드가 바람직함)를 필요로 하는 픽셀 데이타 포맷을 수용하기 위해서 필요하다. 이러한 픽셀 데이타 포맷의 예는 한 픽셀을 디스플레이하는데 48비트를 필요로 하는 4:1:1 YUV이다. 32비트 FIFO로부터의 다중 페치는 비디오 윈도우 경계에서 제1픽셀을 디스플레이하기 위해서 필요로 되는 것이기 때문에, 비디오 데이타를 디스플레이하기 위해 FIFO를 판독하기 전에 비디오 데이타를 기록하도록 FIFO 기록하는데 필요한 충분한 공간이 필요하다. FIFO 확장부를 이용할 수 없다면, FIFO 언더플로가 있게 되어 이전의 데이타가 다시 디스플레이된다.
FIFO(790)로부터 첫번째 32비트 데이타를 사용하여 적어도 한 픽셀을 디스플레이할 수 있는 픽셀 데이타 포맷이 사용된다면, FIFO 확장부는 필요하지 않으며 가변 깊이 FIFO도 필요하지 않다.
본 발명은 그래픽 방식 사용자 인터페이스 및 모션 비디오의 내용에 대해 설명하였으나, 당 분야에 통상의 지식을 가진자는 본 발명의 그래픽 제어기는 비디오 디스플레이에 가변 픽셀 깊이가 필요로 하는 다른 경우에도 적용될 수 있음을 알 것이다. 예컨대, 메모리 또는 대역폭 조건을 희생하지 않고도 고해상도 비디오 디스플레이를 제공하기 위해서, 미세한 해상도, 컬러 명암 등을 갖는 비디오 디스플레이의 부분을 비교적 높은 픽셀 깊이로 디스플레이될 수 있는 반면, 비교적 균일한 해상도를 갖는 비디오 디스플레이의 배경 부분은 비교적 낮은 픽셀 깊이로 디스플레이될 수 있다.

Claims (43)

  1. 디스플레이 발생 장치에 있어서;
    단일의 어드레스 버스, 단일의 데이타 버스, 및 단일의 메모리 제어기를 가지며, 영상을 픽셀 데이타로서 저장하는 메모리 어레이로서, 상기 영상은 제1소정의 픽셀 깊이를 가지며 상기 영상의 제1부분을 나타내는 제1픽셀 데이타, 및 제2소정의 픽셀 깊이를 가지며 상기 영상의 제2부분을 나타내는 제2픽셀 데이타를 포함하는, 상기 메모리 어레이;
    상기 영상 내에 상기 영상의 상기 제2부분의 위치(location)를 나타내는 위치 데이타를 기억하기 위한 레지스터 수단으로서, 상기 위치 데이타는 상기 영상의 상기 제2부분에 접하는 상기 영상의 상기 제1부분의 주사선을 검색하기 위해 상기 메모리 어레이로부터 요구되는 다수의 페치들에 의해 규정된 적어도 수평 위치를 구비하는, 상기 레지스터 수단;
    상기 메모리 어레이에 결합되어, 상기 제1픽셀 데이타를 수신하기 위한 제1FIFO; 및
    상기 메모리 어레이에 결합되어, 상기 제2픽셀 데이타를 수신하기 위한 제2FIFO를 구비하며;
    상기 단일 메모리 제어기는, 상기 레지스터 수단, 상기 제1FIFO, 및 상기 제2FIFO에 결합되어, 상기 위치 데이타를 수신하고, 상기 메모리 어레이로부터 상기 제1FIFO로 상기 수평 위치 데이타가 나타내는 제1픽셀 데이타의 다수의 페치들(fetches)을 실행하도록 상기 메모리 어레이를 제어하며, 상기 메모리 어레이로부터 상기 제2FIFO로 후속하는 제2픽셀 데이타를 페치하는, 디스플레이 발생장치.
  2. 제1항에 있어서, 상기 위치 데이타는 상기 영상의 상기 제2부분에 접하는 상기 영상의 제1부분의 다수의 주사선들에 의해 규정된 수직 개시 위치(vertical start location)를 더 구비하는, 디스플레이 발생장치.
  3. 제1항에 있어서, 상기 위치 데이타는 상기 영상의 상기 제2부분의 하나의 주사선을 검색하기 위해 상기 메모리 어레이로부터 요구된 다수의 페치들에 의해 규정된 수평 폭을 더 구비하는, 디스플레이 발생장치.
  4. 제2항에 있어서, 상기 위치 데이타는, 상기 영상의 상기 제2부분에 접하는 상기 영상의 상기 제1부분의 다수의 주사선들과 상기 영상의 상기 제2부분의 다수의 주사선들의 합에 의해 규정각 수직 종료 위치(vertical end location)를 더 구비하는, 디스플레이 발생장치.
  5. 제1항에 있어서, 상기 제1FIFO에 결합되어, 상기 제1FIFO로부터 상기 제1픽셀 데이타를 수신하여 상기 제1픽셀 데이타를 직렬로 출력하기 위한 제1직렬 변환기를 더 구비하는, 디스플레이 발생장치.
  6. 제5항에 있어서, 상기 제1FIFO에 결합되어, 상기 제2FIFO로부터 상기 제2픽셀 데이타를 수신하여, 상기 제2픽셀 데이타를 직렬로 출력하기 위한 제2직렬 변환기를 더 구비하는, 디스플레이 발생장치.
  7. 제6항에 있어서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기에 결합된 랜덤 액세스 메모리 팰리트(random access memory palette)로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 상기 제1 및 제2픽셀 데이타를 상기 랜덤 액세스 메모리 팰리트의 메모리 어드레스로서 선태적으로 수신하고, 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타가 나타내는 대응하는 메모리 어드레스에 상기 랜덤 액세스 메모리 팰리트 내에 저장된 적색, 청색, 및 녹색 픽셀 데이타를 출력하는 상기 랜덤 액세스 메모리 팰리트를 더 구비하는, 디스플레이 발생장치.
  8. 제7항에 있어서, 상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하고, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는 디지탈-아날로그 변환기를 더 구비하는, 디스플레이 발생장치.
  9. 제8항에 있어서, 상기 디지탈-아나롤그 변환기는 또한 상기 제1직렬 변환기 및 상기 제2직렬 변환기에 결합되며, 상기 디지탈-아날로그 변환기는 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 적색, 청색, 및 녹색 픽셀 데이타로서 상기 제1픽셀 데이타 및 싱가 제2픽셀 데이타를 선택적으로 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는, 디스플레이 발생장치.
  10. 제8항에 있어서, 상기 디지탈-아날로그 변환기에 결합되어, 상기 아날로그 적색, 청색, 및 녹색 디스플레이 신호들을 수신하고, 상기 제1부분 및 상기 제2부분을 포함하는 상기 영상을 발생하기 위한 비디오 디스플레이를 더 구비하는, 디스플레이 발생장치.
  11. 제7항에 있어서, 상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 평판 디스플레이 신호로 변환하기 위한 평판 디스플레이 제어기를 더 구비하는, 디스플레이 발생장치.
  12. 제11항에 있어서, 상기 평판 디스플레이 제어기에 결합되어, 상기 평판 디스플레이 신호를 수신하고, 상기 제1부분 및 상기 제2부분을 포함하는 상기 영상을 발생하기 위한 평판 디스플레이를 더 구비하는, 디스플레이 발생장치.
  13. 제10항에 있어서, 상기 영상의 상기 제2부분은 모션 비디오 윈도우(motion video window)를 구비하는, 디스플레이 발생장치.
  14. 디스플레이 발생 장치에 있어서:
    단일의 어드레스 버스, 단일의 데이타 버스, 및 단일의 메모리 제어기를 가지며, 영상을 픽셀 데이타로서 저장하는 메모리 어레이로서, 상기 영상은 제1소정의 픽셀 깊이를 가지며 상기 영상의 제1부분을 나타내는 제1픽셀 데이타, 및 제2소정의 픽셀 깊이를 가지며 상기 영상의 제2부분을 나타내는 제2픽셀 데이타를 포함하는, 상기 메모리 어레이;
    상기 메모리 어레이 내에 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타의 위치를 나타내는 위치 데이타를 저장하기 위한 레지스터 수단;
    상기 메모리 어레이 및 상기 레지스터 수단에 결합되어, 상기 메모리 어레이로부터 데이타를 선택적으로 페치하고, 메모리 페치의 데이타가 제1픽셀 데이타 또는 제2픽셀 데이타를 포함하는지 여부를 나타내는, 각각의 메모리 페치에 대응하는 데이타 태그를 발생하는 상기 단일의 메모리 제어기;
    상기 메모리 어레이에 결합되어, 상기 제1픽셀 데이타를 수신하기 위한 제1FIFO;
    상기 메모리 어레이에 결합되어, 상기 제2픽셀 데이타를 수신하기 위한 제2FIFO;
    상기 단일의 메모리 제어기 수단에 결합되어, 상기 제1FIFO 및 상기 제2FIFO에 의해 수신된 픽셀 데이타에 대응하는 데이타 태그를 수신하여 저장하기 위한 태그 지연 수단; 및
    상기 제1FIFO, 상기 제2FIFO 및 상기 태그 지연 수단에 결합되어, 상기 제1FIFO 및 상기 제2FIFO로부터 상기 태그 지연 수단에 저장된 대응하는 데이타 태그가 나타내는 데이타를 선택적으로 출력하기 위한 출력 수단을 구비하는 디스플레이 발생장치.
  15. 제14항에 있어서, 상기 제1FIFO에 결합되어, 상기 제1FIFO로부터 상기 제1픽셀 데이타를 수신하여 상기 제1픽셀 데이타를 직렬로 출력하기 위한 제1직렬 변환기를 더 구비하는, 디스플레이 발생장치.
  16. 제15항에 있어서, 상기 제2FIFO에 결합되어, 상기 제2FIFO로부터 상기 제2픽셀 데이타를 수신하여 상기 제2픽셀 데이타를 직렬로 출력하기 위한 제2직렬 변환기를 더 구비하는, 디스플레이 발생장치.
  17. 제16항에 있어서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기에 결합된 랜덤 액세스 메모리 팰리트(random access memory palette)로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 상기 제1 또는 제2픽셀 데이타를 상기 랜덤 액세스 메모리 팰리트의 메모리 어드레스로 선택적으로 수신하고, 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타가 나타내는 대응하는 메모리 어드레스에 상기 랜덤 액세스 메모리 팰리트를 더 구비하는, 디스플레이 발생장치.
  18. 제17항에 있어서, 상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는 디지탈-아날로그 변환기를 더 구비하는, 디스플레이 발생장치.
  19. 제18항에 있어서, 상기 디지탈-아날로그 변환기는 또한 상기 제1직렬 변환기 및 상기 제2직렬 변환기에 결합되며, 상기 디지탈 -아날로그 변화기는 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 적색, 청색, 및 녹색 픽셀 데이타로서 상기 제1픽셀 데이타 및 상기 제2픽섹 데이타를 선택적으로 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는, 디스플레이 발생장치.
  20. 제19항에 있어서, 상기 디지탈-아날로그 변환기에 결합되어, 상기 아날로그 적색, 청색, 및 녹색 디스플레이 신호들을 수신하고, 상기 제1부분 및 상기 제2부분을 포함하는 상기 영상을 발생하기 위한 비디오 디스플레이를 더 구비하는, 디스플레이 발생장치.
  21. 제20항에 있어서, 상기 영상의 상기 제2부분은 모션 비디오 윈도우를 구비하는, 디스플레이 발생장치.
  22. 제17항에 있어서, 상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 평판 디스플레이 신호로 변환하기 위한 평판 디스플레이 제어기를 더 구비하는, 디스플레이 발생장치.
  23. 제22항에 있어서, 상기 평판 디스플레이 제어기에 결합되어, 상기 평판 디스플레이 신호를 수신하여, 상기 제1부분 및 상기 제2부분을 포함하는 상기 영상을 발생하기 위한 평판 디스플레이를 더 구비하는, 디스플레이 발생장치.
  24. 제22항에 있어서, 상기 평판 디스플레이 제어기는 또한 상기 제1 직렬 변환기 및 상기 제2직렬 변환기에 결합되며, 상기 평판 디스플레이 제어기는 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 적색, 청색, 및 녹색 픽셀 데이타로서 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타를 선택적으로 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 평판 디스플레이 신호들로 변환하는, 디스플레이 발생장치.
  25. 제1픽셀 깊이를 갖는 제1부분 및 제2픽셀 깊이를 갖는 제2부분을 포함하는 영상을 디스플레이하는 방법에 있어서:
    상기 영상을 픽셀 데이타로서 메모리 어레이에 저장하는 단계로서, 상기 영상은 제1픽셀 깊이를 갖는 제1부분을 나타내는 제1픽셀 데이타 및 제1픽셀 깊이와는 다른 제2픽셀 깊이를 갖는 제2부분을 나타내는 제2픽셀 데이타를 포함하는, 상기 영상 저장 단계;
    레지스터에 적어도 상기 영상의 제2부분의 위치를 나타내는 위치 데이타를 저장하는 단계로서, 상기 위치 데이타는 상기 영상의 상기 제2부분에 접하는 상기 영상의 상기 제1부분의 주사선을 검색하기 위해 메모리 어레이로부터 요구되는 다수의 페치들에 의해 규정된 적어도 수평위치를 구비하는, 상기 위치 데이타 저장 단계;
    메모리 어레이로부터 제1FIFO로, 상기 수평 위치 데이타가 나타내는 상기 제1픽셀 데이타의 다수의 페치들을 실행하는 단계, 및
    메모리 어레이로부터 제2FIFO로 후속하는 제2픽셀 데이타를 페치하는 단계를 구비하는, 영상 디스플레이방법.
  26. 디스플레이를 발생하는 컴퓨터 시스템에 있어서;
    영상을 픽셀 데이타로서 저장하는 메모리 어레이로서, 상기 영상은 제1소정의 픽셀 깊이를 가지며 상기 영상의 제1부분을 나타내는 제1픽셀 데이타, 및 제2소정의 픽셀 깊이를 가지며 상기 영상의 제2부분을 나타내는 제2픽셀 데이타를 포함하는, 상기 메모리 어레이;
    상기 영상 내에 상기 영상의 상기 제2부분의 위치(location)를 나타내는 위치 데이타를 기억하기 위한 적어도 하나의 레지스터로서, 상기 위치 데이타는 상기 영상의 상기 제2부분에 접하는 상기 영상의 상기 제1부분의 주사선을 검색하기 위해 상기 메모리 어레이로부터 요구되는 다수의 페치들에 의해 규정된 적어도 수평 위치를 구비하는, 상기 레지스터;
    상기 메모리 어레이에 결합되어, 상기 제1픽셀 데이타를 수신하기 위한 제1FIFO;
    상기 메모리 어레이에 결합되어, 상기 제1픽셀 데이타의 픽셀 깊이와는 다른 픽셀 깊이를 갖는 상기 제2픽셀 데이타를 수신하기 위한 제2FIFO;
    상기 메모리 어레이, 상기 적어도 하나의 레지스터, 상기 제1FIFO, 및 상기 제2FIFO에 결합된 제어 로직으로서, 상기 위치 데이타를 수신하고, 상기 메모리 어레이로부터 상기 제1FIFO로 상기 수평 위치 데이타가 나타내는 제1픽셀 데이타의 다수의 페치들(fetches)을 실행하도록 상기 메모리 어레이를 제어하며, 상기 메모리 어레이로부터 상기 제2FIFO로 후속하는 제2픽셀 데이타를 페치하는, 상기 제어 로직;
    상기 제1FIFO에 결합되어, 상기 제1FIFO로부터 상기 제1픽셀 데이타를 수신하여 상기 제1픽셀 데이타를 직렬로 출력하기 위한 제1직렬 변환기;
    상기 제2FIFO에 결합되어, 상기 제2FIFO로부터 상기 제2픽셀 데이타를 수신하여 상기 제2픽셀 데이타를 직렬로 출력하기 위한 제2직렬 변환기;
    상기 제1직렬 변환기 및 상기 제2직렬 변환기에 결합된 랜덤 액세스 메모리 팰리트(random access memory palette)로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 상기 제1 또는 제2픽셀 데이타를 상기 랜덤 액세스 메모리 팰리트의 메모리 어드레스로서 선택적으로 수신하고, 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타가 나타내는 대응하는 메모리 어드레스에 상기 랜덤 액세스 메모리 팰리트 내에 저장된 적색, 청색, 및 녹색 픽셀 데이타를 출력하는, 상기 랜덤 액세스 메모리 팰리트;
    상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는 디지탈-아날로그 변환기로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기에도 역시 결합되어, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 적색, 청색, 및 녹색 픽셀 데이타로서 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타를 선택적으로 수신하고, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는, 상기 디지탈-아날로그 변환기;
    상기 디지탈-아날로그 변환기에 결합되어, 상기 아날로그 적색, 청색, 및 녹색 디스플레이 신호들을 수신하고, 상기 제1부분 및 상기 제2부분을 포함하는 비디오 디스플레이 출력을 발생하기 위한 비디오 디스플레이 출력;
    상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하여, 상기 적색, 청색, 및 녹색 필터 데이타를 평판 디스플레이 신호로 변환하기 위한 평판 디스플레이 제어기로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기에도 역시 결합되어, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 적색, 청색, 및 녹색 픽셀 데이타로서 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타를 선택적으로 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 평판 디스플레이 신호들로 변환하는, 상기 평판 디스플레이 제어기; 및
    상기 평판 디스플레이 제어기에 결합되어, 상기 평판 디스플레이 신호를 수신하고, 상기 제1부분 및 상기 제2부분을 포함하는 상기 영상을 발생하기 위한 평판 디스플레이를 구비하는, 디스플레이 발생 컴퓨터 시스템.
  27. 제26항에 있어서, 상기 위치 데이타는 상기 영상의 상기 제2부분에 접하는 상기 영상으 상기 제1부분의 다수의 주사선들에 의해 규정된 수식 개시 위치(vertical start location)를 구비하는, 디스플레이 발생 컴퓨터 시스템.
  28. 제26항에 있어서, 상기 위치 데이타는 상기 영상의 상기 제2부분의 하나의 주사선을 검색하기 위해 상기 메모리 어레이로부터 요구된 다수의 페치들에 의해 규정된 수평 폭을 더 구비하는, 디스플레이 발생 컴퓨터 시스템.
  29. 제28항에 있어서, 상기 위치 데이타는, 상기 영상의 상기 제2부분에 접하는 상기 영상의 상기 제1부분의 다수의 주사선들과 상기 영상의 상기 제2부분의 다수의 주사선들의 합에 의해 규정된 수직 종료 위치(vertical end location)를 더 구비하는, 디스플레이 발생 컴퓨터 시스템.
  30. 제26항에 있어서, 상기 영상의 상기 제2부분은 모션 비디오 윈도우를 구비하는, 디스플레이 발생 컴퓨터 시스템.
  31. 디스플레이 발생 장치에 있어서:
    단일의 어드레스 버스, 단일의 데이타 버스,및 단일의 메모리 제어기를 가지며, 영상을 픽셀 데이타로서 저장하는 메모리 어레이로서, 상기 영상은 제1소정의 픽셀 깊이를 가지며 상기 영상의 제1부분을 나타내는 제1픽셀 데이타, 및 제2소정의 픽셀 깊이를 가지며 상기 영상의 제2부분을 나타내는 제2픽셀 데이타를 포함하는, 상기 메모리 어레이;
    상기 영상 내에 상기 영상의 상기 제2부분의 위치(location)를 나타내는 위치 데이타를 기억하기 위한 레지스터 수단으로서, 상기 위치 데이타는 상기 영상의 상기 제2부분에 접하는 상기 영상의 상기 제1부분의 주사선을 검색하기 위해 상기 메모리 어레이로부터 요구되는 다수의 페치들에 의해 규정된 적어도 수평 위치를 구비하는, 상기 레지스터 수단;
    상기 메모리 어레이에 결합되어, 상기 제1 및 제2픽셀 데이타를 수신하기 위한 가변 깊이 FIFO; 및
    상기 메모리 어레이, 상기 레지스터 수단, 및 상기 FIFO에 결합된 제어 수단으로서, 상기 위치 데이타를 수신하고, 상기 메모리 어레이로부터 상기 FIFO로 상기 수평 위치 데이타가 나타내는 제1픽셀 데이타의 다수의 페치들(fetches)을 실행하도록 상기 메모리 어레이에 제어하며,상기 메모리 어레이로부터 상기 FIFO로 후속하는 제2픽셀 데이타를 페치하는, 상기 제어수단을 구비하는 디스플레이 발생 장치
  32. 디스플레이 발생 장치에 있어서,
    단일의 어드레스 버스, 단일의 데이타 버스, 및 단일의 메모리 제어기를 가지며, 영상의 픽셀 데이타로서 저장하는 메모리 어레이로서, 상기 영상은 제1소정의 픽셀 깊이를 가지며 상기 영상의 제1부분을 나타내는 제1픽셀 데이타, 및 제2소정의 픽셀 깊이를 가지며 상기 영상의 제2부분을 나타내는 제2픽셀 데이타를 포함하는, 상기 메모리 어레이;
    상기 메모리 어레이 내에 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타의 위치를 나타내는 위치 데이타를 저장하기 위한 레지스터 수단;
    상기 메모리 어레이 및 상기 레지스터 수단에 결합되어,상기 메모리 어레이로부터 데이타를 선택적으로 페치하고, 메모리 페치의 데이타가 제1픽셀 데이타 또는 제2픽셀 데이타를 포함하는지 여부를 나타내는, 각각의 메모리 페치에 대응하는 데이타 태그를 발생하는 단일의 메모리 제어기;
    상기 메모리 어레이에 결합되어, 상기 제1 및 제2픽셀 데이타를 수신하기 위한 FIFO;
    상기 단일의 메모리 제어기 수단에 결합되어, 상기 FIFO에 의해 수신된 픽셀 데이타에 대응하는 데이타 태그를 수신하여 저장하기 위한 태그 지연 수단; 및
    상기 FIFO 및 상기 태그 지연 수단에 결합되어, 상기 FIFO로부터 상기 태그 지연 수단에 저장된 대응하는 데이타 태그가 나타내는 데이타를 선택적으로 출력하기 위한 출력 수단을 구비하는 디스플레이 발생 장치.
  33. 디스플레이를 발생하는 컴퓨터 시스템에 있어서;
    영상을 픽셀 데이타로서 저장하는 메모리 어레이로서, 상기 영상을 제1소정의 픽셀 깊이를 가지며 상기 영상의 제1부분을 나타내는 제1픽셀 데이타, 및 제2소정의 픽셀 깊이를 가지며 상기 영상의 제2부분을 나타내는 제2픽셀 데이타를 포함하는, 상기 메모리 어레이;
    상기 영상 내에 상기 영상의 상기 제2부분의 위치(location)를 나타내는 위치 데이타를 기억하기 위한 적어도 하나의 레지스터로서, 상기 위치 데이타는 상기 영상의 제2부분에 접하는 상기 영상의 상기 제1부분의 주사선을 검색하기 위해 상기 메모리 어레이로부터 요구되는 다수의 페치들에 의해 규정된 적어도 수평 위치를 구비하는, 상기 레지스터;
    상기 메모리 어레이에 결합되어, 상기 제1 및 제2픽셀 데이타를 수신하기 위한 FIFO;
    상기 메모리 어레이, 상기 적어도 하나의 레지스터, 및 상기 FIFO에 결합된 제어 로직으로서, 상기 위치 데이타를 수신하고, 상기 메모리 어레이로부터 상기 FIFO로 상기 수평 위치 데이타가 나타내는 제1픽셀 데이타의 다수이 페치들(fetches)을 실행하도록 상기 메모리 어레이를 제어하며, 상기 메모리 어레이로부터 상기 FIFO로 후속하는 제2픽셀 데이타를 페치하는, 상기 제어 로직;
    상기 FIFO에 결합되어, 상기 FIFO로부터 상기 제1픽셀 데이타를 수신하여 상기 제1픽셀 데이타를 직렬로 출력하기 위한 제1직렬 변환기;
    상기 FIFO에 결합되어, 상기 FIFO로부터 상기 제2픽셀 데이타를 수신하여 상기 제2픽셀 데이타를 직렬로 출력하기 위한 제2직렬 변환기;
    상기 제1직렬 변환기 및 상기 제2직렬 변환기에 결합된 랜덤 액세스 메모리 팰리트(random access memory palette)로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 상기 제1 및 제2픽셀 데이타를 상기 랜덤 액세스 메모리 팰리트의 메모리 어드레스로서 선택적으로 수신하고, 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타가 나타내는 대응하는 메모리 어드레스에 상기 랜덤 액세스 메모리 팰리트 내에 저장된 적색, 청색, 및 녹색 픽셀 데이타를 출력하는, 상기 랜덤 액세스 메모리 팰리트;
    상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는 디지탈-아날로그 변환기로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기에도 역시 결합되어, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 적색, 청색, 및 녹색 픽셀 데이타로서 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타를 선택적으로 수신하고, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아나롤그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는, 상기 디지탈-아날로그 변환기;
    상기 디지탈-아날로그 변환기에 결합되어, 상기 아날로그 적색, 청색, 및 녹색 디스플레이 신호들을 수신하고, 상기 제1부분 및 상기 제2부분을 포함하는 비디오 디스플레이 출력을 발생하기 위한 비디오 디스플레이 출력;
    상기 랜덤 액세스 메모리 팰리트에 결합되어, 상기 랜덤 액세스 메모리 팰리트로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하여, 상기 적색, 청색, 및 녹색 픽셀 데이타를 평판 디스플레이 신호로 변환하기 위한 평판 디스플레이 제어기로서, 상기 제1직렬 변환기 및 상기 제2직렬 변환기에도 역시 결합되어, 상기 제1직렬 변환기 및 상기 제2직렬 변환기 각각으로부터 적색, 청색, 및 녹색 픽셀데이타로서 상기 제1픽셀 데이타 및 상기 제2픽셀 데이타를 선택적으로 수신하고, 상기 적색, 청색, 및 녹색 픽셀 데이타를 평판 디스플레이 신호들로 변환하는, 상기 평판 디스플레이 제어기; 및
    상기 평판 디스플레이 제어기에 결합되어, 상기 평판 디스플레이 신호를 수신하고, 상기 제1부분 및 상기 제2부분을 포함하는 상기 영상을 발생하기 위한 평판 디스플레이를 구비하는, 디스플레이 발생 컴퓨터 시스템.
  34. 제1항에 있어서, 상기 단일의 메모리 제어기에 결합되어, 상기 제1FIFO 및 제2FIFO에 의해 수신된 픽셀 데이타에 대응하는 데이타 태그를 수신하여 저장하기 위한 태그 지연 수단을 더 구비하는, 디스플레이 발생 장치.
  35. 제33항에 있어서, 상기 제어 로직에 결합되어, 메모리 페치의 데이타가 제1픽셀 데이타 또는 제2픽셀 데이타를 포함하는지 여부를 나타내는, 상기 FIFO에 의해 수신된 픽셀 데이타에 대응하는 데이타 태그를 수신하여 저장하기 위한 태그 지연 수단을 더 구비하는, 디스플레이 발생 장치.
  36. 제1픽셀 데이타의 제1부분 및 제2픽셀 데이타의 제2부분을 갖는 영상을 디스플레이하는 장치에 있어서:
    제1픽셀 깊이를 갖는 제1픽셀 데이타, 및 제1픽셀 깊이와는 다른 제2픽셀 깊이를 갖는 제2픽셀 데이타를 기억하기 위한 메모리 어레이;
    상기 영상 내에 상기 영상의 상기 제2부분의 위치를 나타내는 위치 데이타를 기억하기 위한 레지스터 수단으로서, 상기 위치 데이타는 상기 영상의 상기 제2부분의 개시 픽셀(start pixel)에 접하는 상기 영상의 제1부분의 종료 픽셀(stop pexel)을 수신하기 위해 상기 메모리 어레이로부터 요구되는 제1픽셀 데이타의 소정수의 페치들에 의해 규정된 적어도 수평 개시 위치를 구비하는, 상기 레지스터 수단;
    메모리 어레이에 결합되어, 메모리 어레이로부터 제1픽셀 데이타를 수신하기 위한 제1FIFO;
    메모리 어레이에 결합되어, 메모리 어레이로부터 제2픽셀 데이타를 수신하기 위한 제2FIFO; 및
    메모리 어레이, 레지스터 수단, 제1FIFO, 및 제2FIFO 사이에 결합된 제어기로서, 상기 레지스터 수단으로부터 위치 데이타를 수신하고, 종료 픽셀이 도달될 때까지 메모리 어레이로부터 제1픽셀 데이타의 소정수의 메모리 페치들을 실행하여 페치된 제1픽셀 데이타를 제1FIFO에 적재하며, 이어서 메모리 어레이로부터 제2픽셀 데이타를 페치하여 제2FIFO에 적재하는, 상기 제어기를 구비하는 영상 디스플레이 장치.
  37. 제36항에 있어서, 상기 위치 데이타는 상기 제1부분의 제1주사선으로부터 상기 제2부분에 접하는 상기 제1부분의 종료 주사선까지의 상기 제1부분의 다수의 주사선들에 의해 규정된 수직 개시 위치(vertical start location)를 더 구비하는, 영상 디스플레이 장치.
  38. 제37항에 있어서, 상기 위치 데이타는 상기 제1부분의 제1주사선으로부터 상기 제2부분에 접하는 상기 제1부분의 종료 주사선까지의 상기 제1부부의 주사선 수와 상기 제2부분의 전체 주사선 수의 합에 의해 규정된 수직 종료 위치를 더 구비하는, 영상 디스플레이 장치.
  39. 제36항에 있어서, 상기 위치 데이타는 상기 영상의 상기 제2부분의 단일 주사선을 수신하기 위해 상기 메모리 어레이로부터 요구되는 제2픽셀 데이타의 소정수의 메모리 페치들에 의해 규정된 수평 종료 위치를 더 구비하는, 영상 디스플레이 장치.
  40. 제36항에 있어서, 제1FIFO에 결합되어, 상기 제1FIFO로부터 제1픽셀 데이타를 수신하여 제1픽셀 데이타를 직렬로 출력하기 위한 제1직렬 변환기를 더 구비하는, 영상 디스플레이 장치.
  41. 제40항에 있어서, 제2FIFO에 결합되어, 제2FIFO로부터 제2픽셀 데이타를 수힌하여 제2픽셀 데이타를 직렬로 출력하기 위한 제2직렬 변환기를 더 구비하는, 영상 디스플레이 장치.
  42. 제41항에 있어서, 제1직렬 변환기 및 제2직렬 변환기에 결합된 랜덤 액세스 메모리 팰리트(random access memory palette)로서, 상기 랜덤 액세스 메모리 팰리트의 메모리 어드레스로서 상기 제1 또는 제2픽셀 데이타 각각을 선택적으로 수신하고, 메모리 어드레스에 랜덤 액세스 메모리 팰리트 내에 저장된 적색, 청색, 및 녹색 픽셀 데이타를 출력하는 상기 랜덤 액세스 메모리 팰리트를 더 구비하는, 영상 디스플레이 장치.
  43. 제41항에 있어서, 랜덤 액세스 메모리 팰리트에 결합되어, 랜덤 액세스 메모리로부터 상기 적색, 청색, 및 녹색 픽셀 데이타를 수신하고, 상기 적색, 청색, 및 녹색 픽셀 데이타를 아날로그 적색, 청색, 및 녹색 디스플레이 신호들로 변환하는 디지탈-아날로그 변환기를 더 구비하는, 영상 디스플레이 장치.
KR1019960706097A 1994-04-29 1995-04-28 디스플레이 발생 장치 및 컴퓨터 시스템, 및 영상 디스플레이 방법 KR100245309B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/235,764 US5608864A (en) 1994-04-29 1994-04-29 Variable pixel depth and format for video windows
US235,764 1994-04-29
PCT/US1995/005259 WO1995030220A1 (en) 1994-04-29 1995-04-28 Variable pixel depth and format for video windows

Publications (2)

Publication Number Publication Date
KR970703023A KR970703023A (ko) 1997-06-10
KR100245309B1 true KR100245309B1 (ko) 2000-02-15

Family

ID=22886814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706097A KR100245309B1 (ko) 1994-04-29 1995-04-28 디스플레이 발생 장치 및 컴퓨터 시스템, 및 영상 디스플레이 방법

Country Status (5)

Country Link
US (1) US5608864A (ko)
EP (1) EP0757833A1 (ko)
JP (1) JP3268779B2 (ko)
KR (1) KR100245309B1 (ko)
WO (1) WO1995030220A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
US6067098A (en) * 1994-11-16 2000-05-23 Interactive Silicon, Inc. Video/graphics controller which performs pointer-based display list video refresh operation
US5838334A (en) * 1994-11-16 1998-11-17 Dye; Thomas A. Memory and graphics controller which performs pointer-based display list video refresh operations
US5598525A (en) 1995-01-23 1997-01-28 Cirrus Logic, Inc. Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems
US6078319A (en) * 1995-04-17 2000-06-20 Cirrus Logic, Inc. Programmable core-voltage solution for a video controller
US5828383A (en) * 1995-06-23 1998-10-27 S3 Incorporated Controller for processing different pixel data types stored in the same display memory by use of tag bits
US6115507A (en) * 1995-09-29 2000-09-05 S3 Incorporated Method and apparatus for upscaling video images in a graphics controller chip
US5754170A (en) * 1996-01-16 1998-05-19 Neomagic Corp. Transparent blocking of CRT refresh fetches during video overlay using dummy fetches
US5764201A (en) * 1996-01-16 1998-06-09 Neomagic Corp. Multiplexed yuv-movie pixel path for driving dual displays
JPH09212146A (ja) * 1996-02-06 1997-08-15 Sony Computer Entertainment:Kk アドレス発生装置及び画像表示装置
US6812930B1 (en) * 1996-05-10 2004-11-02 Apple Computer, Inc. Transparent compatibility and adaptation to differing format implementations in a computer system
US20040083493A1 (en) * 1997-02-19 2004-04-29 Next Level Communications, Inc. Transmitting caller ID within a digital stream
US20030192053A1 (en) * 1997-02-19 2003-10-09 Next Level Communications, Inc. Method and apparatus for transmitting wireless signals over media
US5900887A (en) * 1997-05-05 1999-05-04 Neomagic Corp. Multiplexed wide interface to SGRAM on a graphics controller for complex-pattern fills without color and mask registers
US5946051A (en) * 1997-06-02 1999-08-31 Telecruz Technology, Inc. Method and apparatus for enabling a user to access data network applications from a television system
US6043845A (en) * 1997-08-29 2000-03-28 Logitech Video capture and compression system and method for composite video
US6295094B1 (en) * 1997-09-11 2001-09-25 U.S. Philips Corporation Instant replay of digital video optimized using non MPEG frame tags
KR20010015674A (ko) * 1998-07-30 2001-02-26 마츠시타 덴끼 산교 가부시키가이샤 동화상 합성장치
US6618048B1 (en) 1999-10-28 2003-09-09 Nintendo Co., Ltd. 3D graphics rendering system for performing Z value clamping in near-Z range to maximize scene resolution of visually important Z components
US6717577B1 (en) 1999-10-28 2004-04-06 Nintendo Co., Ltd. Vertex cache for 3D computer graphics
JP2002044559A (ja) * 2000-07-31 2002-02-08 Sony Corp 画像処理方法および画像処理装置
US6636214B1 (en) 2000-08-23 2003-10-21 Nintendo Co., Ltd. Method and apparatus for dynamically reconfiguring the order of hidden surface processing based on rendering mode
US7196710B1 (en) * 2000-08-23 2007-03-27 Nintendo Co., Ltd. Method and apparatus for buffering graphics data in a graphics system
US6937245B1 (en) * 2000-08-23 2005-08-30 Nintendo Co., Ltd. Graphics system with embedded frame buffer having reconfigurable pixel formats
US6700586B1 (en) 2000-08-23 2004-03-02 Nintendo Co., Ltd. Low cost graphics with stitching processing hardware support for skeletal animation
US7538772B1 (en) * 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US6980218B1 (en) * 2000-08-23 2005-12-27 Nintendo Co., Ltd. Method and apparatus for efficient generation of texture coordinate displacements for implementing emboss-style bump mapping in a graphics rendering system
US7576748B2 (en) * 2000-11-28 2009-08-18 Nintendo Co. Ltd. Graphics system with embedded frame butter having reconfigurable pixel formats
US6707458B1 (en) 2000-08-23 2004-03-16 Nintendo Co., Ltd. Method and apparatus for texture tiling in a graphics system
US6811489B1 (en) 2000-08-23 2004-11-02 Nintendo Co., Ltd. Controller interface for a graphics system
US6947607B2 (en) 2002-01-04 2005-09-20 Warner Bros. Entertainment Inc. Reduction of differential resolution of separations
US7127125B2 (en) * 2002-01-04 2006-10-24 Warner Bros. Entertainment Inc. Registration of separations
WO2003067882A1 (en) * 2002-02-08 2003-08-14 Telecruz, Inc. Single integrated monitor with networking and television functionality
ITTO20020570A1 (it) * 2002-07-01 2004-01-02 St Microelectronics Srl Procedimento e dispositivo per elaborare segnali video per la visualizzazione su un display e relativo prodotto informatico.
US6873341B1 (en) 2002-11-04 2005-03-29 Silicon Image, Inc. Detection of video windows and graphics windows
KR100891593B1 (ko) * 2002-12-12 2009-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
WO2004109597A1 (ja) * 2003-06-02 2004-12-16 Olympus Corporation 画像処理装置
US20050091606A1 (en) * 2003-10-24 2005-04-28 Volker Sauermann Systems and methods for displaying wrapped lists
US7193622B2 (en) 2003-11-21 2007-03-20 Motorola, Inc. Method and apparatus for dynamically changing pixel depth
US8453063B1 (en) * 2004-04-30 2013-05-28 Apple Inc. Display manager that dynamically adjusts for dependencies in a video display system
KR100682912B1 (ko) * 2005-01-05 2007-02-15 삼성전자주식회사 화상 데이터 부호화 및 복호화 방법 및 장치
US20080055327A1 (en) * 2006-09-06 2008-03-06 Barinder Singh Rai Highly Efficient Display FIFO
US8692841B2 (en) * 2011-12-09 2014-04-08 Samsung Display Co., Ltd. Methods for modifying color data and display systems implementing the methods

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2030827B (en) * 1978-10-02 1982-06-16 Ibm Video display terminal with partitioned screen
US4857910A (en) * 1983-12-19 1989-08-15 Pitney Bowes Inc. Bit-map CRT display control
US4710761A (en) * 1985-07-09 1987-12-01 American Telephone And Telegraph Company, At&T Bell Laboratories Window border generation in a bitmapped graphics workstation
US4809166A (en) * 1986-08-27 1989-02-28 Advanced Micro Devices, Inc. Data assembly apparatus and method
JPS6414678A (en) * 1987-02-27 1989-01-18 Kiyapuran Saibaneteitsukusu Co Cpmputer graphic system
US5185602A (en) * 1989-04-10 1993-02-09 Cirrus Logic, Inc. Method and apparatus for producing perception of high quality grayscale shading on digitally commanded displays
US5091717A (en) * 1989-05-01 1992-02-25 Sun Microsystems, Inc. Apparatus for selecting mode of output in a computer system
US5235677A (en) * 1989-06-02 1993-08-10 Atari Corporation Raster graphics color palette architecture for multiple display objects
US5043921A (en) * 1989-10-23 1991-08-27 International Business Machines Corporation High speed Z-buffer control
US5319395A (en) * 1990-05-16 1994-06-07 International Business Machines Corporation Pixel depth converter for a computer video display
JPH0792660B2 (ja) * 1990-05-16 1995-10-09 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・ビデオ・ディスプレイ用のピクセル深さコンバータ
US5230064A (en) * 1991-03-11 1993-07-20 Industrial Technology Research Institute High resolution graphic display organization

Also Published As

Publication number Publication date
EP0757833A1 (en) 1997-02-12
KR970703023A (ko) 1997-06-10
WO1995030220A1 (en) 1995-11-09
US5608864A (en) 1997-03-04
JP3268779B2 (ja) 2002-03-25
JPH10504113A (ja) 1998-04-14

Similar Documents

Publication Publication Date Title
KR100245309B1 (ko) 디스플레이 발생 장치 및 컴퓨터 시스템, 및 영상 디스플레이 방법
US5821947A (en) Mixing of computer graphics and animation sequences
US5841418A (en) Dual displays having independent resolutions and refresh rates
US6172669B1 (en) Method and apparatus for translation and storage of multiple data formats in a display system
US6023266A (en) PCMCIA video card
US5764964A (en) Device for protecting selected information in multi-media workstations
US5914711A (en) Method and apparatus for buffering full-motion video for display on a video monitor
US7030934B2 (en) Video system for combining multiple video signals on a single display
JPH07322165A (ja) 多数ビデオウィンドー同時表示方式
US6570626B1 (en) On-screen display format reduces memory bandwidth for on-screen display systems
US5557302A (en) Method and apparatus for displaying video data on a computer display
US5345554A (en) Visual frame buffer architecture
US5640332A (en) Multimedia graphics system
JPH06303423A (ja) 複合様式・複合信号源映像信号結合システム
WO1996016505A2 (en) System and method for generating video data and video control data in a computer system
US20030112248A1 (en) VGA quad device and apparatuses including same
US6567097B1 (en) Display control apparatus
JPH09237073A (ja) コンピュータディスプレイ上にグラフィックスデータ及びビデオデータを同時に表示するための方法及び装置
US5611041A (en) Memory bandwidth optimization
JPH0983947A (ja) マルチメディア対応データ処理システムでビデオ・サイズをリアルタイムに変更するシステム
JPH0659648A (ja) フレームバッファに画像データを格納するマルチメディア表示制御システム
US7893943B1 (en) Systems and methods for converting a pixel rate of an incoming digital image frame
JP3253778B2 (ja) 表示システム、表示制御方法及び電子機器
US5694585A (en) Programmable memory controller and data terminal equipment
JPH1166289A (ja) 画像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131108

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141107

Year of fee payment: 16

EXPY Expiration of term