KR100231463B1 - Memory managing method for atm transmitting - Google Patents
Memory managing method for atm transmitting Download PDFInfo
- Publication number
- KR100231463B1 KR100231463B1 KR1019960080941A KR19960080941A KR100231463B1 KR 100231463 B1 KR100231463 B1 KR 100231463B1 KR 1019960080941 A KR1019960080941 A KR 1019960080941A KR 19960080941 A KR19960080941 A KR 19960080941A KR 100231463 B1 KR100231463 B1 KR 100231463B1
- Authority
- KR
- South Korea
- Prior art keywords
- descriptor
- virtual channel
- channel table
- data
- queue
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 12
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/622—Queue service order
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
본 발명은 ATM 전송을 위한 메모리 운용방법에 관한 것으로, 대기 큐(queue)의 데이타가 전송요구된 디스크립터에 순서대로 등록되는 단계와, 상기 등록된 디스크립터의 번호를 읽어서 해당 디스크립터를 읽어 들이는 단계와, 상기 디스크립터에서 읽어들인 가상채널 테이블의 어드레스를 알아내고 가상채널 테이블을 읽어 레이트-큐(Rate-Queue)의 번호를 알아내는 단계를 포함하여 링크 삭제시 처리 시간을 줄일수 있도록 할뿐만 아니라 데이타의 전송시에도 불필요한 처리루틴을 줄일수 있다.The present invention relates to a method for operating a memory for ATM transmission, comprising: registering data in a queue in order in a descriptor requested to be transmitted; reading a descriptor by reading a number of the registered descriptor; Determining the address of the virtual channel table read from the descriptor and reading the virtual channel table to find the number of the rate queue, so as to reduce processing time when deleting the link, Unnecessary processing routines can be reduced during transmission.
Description
제1도는 종래의 메모리 운용을 나타낸 블럭도.1 is a block diagram showing conventional memory operation.
제2도는 종래의 전체 데이타의 메모리구조를 나타낸 블럭도.2 is a block diagram showing a conventional memory structure of all data.
제3도는 제2도의 링크해제시를 나타내는 블럭도.3 is a block diagram showing the release of the link of FIG.
제4도는 본 발명에 의한 메모리운용을 나타낸 블럭도.4 is a block diagram showing memory operation according to the present invention.
제5도는 본 발명에 의한 전체 데이타의 메모리구조를 나타낸 블럭도.5 is a block diagram showing a memory structure of all data according to the present invention.
제6도는 제5도의 링크해제시를 나타내는 블럭도.6 is a block diagram showing the release of the link of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 대기 큐(Queue) 2 : 디스크립터1: Queue Queue 2: Descriptor
3 : 가상채널 테이블 4 : 레이트-큐 레지스터3: virtual channel table 4: rate-queue register
5 : 레이트-큐 스타트 디스크립터 레지스터5: Rate-Q Start Descriptor Register
6 : 레이트-큐 스타트 가상채널 레지스터6: Rate-Q Start Virtual Channel Register
본 발명은 ATM 전송을 위한 메모리 운용방법에 관한 것으로, 특히, ATM 전송시 메모리의 운용을 위하여 새로운 필드의 추가 또는 용도변경을 통해 메모리 운용시 처리의 단계를 줄이기 위한 ATM 전송을 위한 메모리 운용방법에 관한 것이다.The present invention relates to a method for operating a memory for ATM transmission, and more particularly, to a method for operating a memory for ATM transmission to reduce processing steps in memory operation by adding or reusing new fields for operation of memory during ATM transmission. It is about.
일반적으로 ATM용 단말기에서의 데이타의 전송과 수신시 ATM규격에서는 가상 채널(Virtual Channel, VC)을 규정하고 있다. 상기 가상채널을 회로상으로 구현하기 위하여 각 가상채널마다의 특성과 전송요구된 데이타에 대한 기술등을 메모리에 테이블을 정의하여 사용하고 있다.In general, the ATM standard defines a virtual channel (VC) when transmitting and receiving data in an ATM terminal. In order to implement the virtual channel on a circuit, the characteristics of each virtual channel and a description of the data requested to be transmitted are defined and used in a memory table.
제1도는 종래의 메모리 운용을 나타낸 블럭도로서, 각각의 가상 채널의 특성을 기술하기 위한 가상채널 테이블을 사용하며 상기 가상채널 테이블은 가상채널의 특성인 애버리지 레이트(average rate)를 발생하기 위한 필드들과 그리고 피크 레이트(peak rate)를 발생하는 레이트-큐(Rate-queue)를 지시하는 필드를 가지고 있다. 전송을 요구할때에는 메모리에 데이타를 써놓고 상기 데이타가 어느 가상채널에 속하는 지를 명시하고, 현재 씌어진 데이타가 있는 어드레스를 지시하는 필드와 다음에 보내져야 할 블럭의 특성을 가리키는 필드를 가진 디스크립터(descriptor, 2)를 사용한다. 상기 디스크립터에는 다음 수직방향 디스크립터(Next Vertical Descriptor, NV)와 다음 수평방향 디스크립터(Next Horizontal Descriptor, NH)를 가지고 있다. 전송요구된 디스크립터는 대기 큐(queue, 1)에 순서대로 등록이 되고 등록된 디스크립터의 번호를 읽어서 해당 디스크립터를 읽어 들인다. 상기 디스크립터에서 읽어들인 가상채널 테이블(3)의 어드레스를 알아내고 가상채널 테이블을 읽어서 레이트-큐(Rate-Queue, 4)의 번호를 알아내는 것을 나타낸 것이다.1 is a block diagram showing a conventional memory operation, which uses a virtual channel table for describing the characteristics of each virtual channel, and the virtual channel table is a field for generating average rate which is a characteristic of the virtual channel. And field indicating the rate-queue that generates the peak rate. When requesting a transfer, a descriptor is written that writes data into memory, specifies which virtual channel the data belongs to, a field indicating the address where the currently written data is located, and a field indicating the characteristics of the next block to be sent. 2) is used. The descriptor has a Next Vertical Descriptor (NV) and a Next Horizontal Descriptor (NH). The requested descriptor is registered in the queue 1 in order, and the descriptor is read by reading the number of the registered descriptor. The address of the virtual channel table 3 read from the descriptor is found, and the virtual channel table is read to find the number of the rate queue 4.
제2도는 종래의 전체 데이타의 메모리구조를 나타낸 블럭도로서, 레이트-큐 스타트 디스크립터 레지스터(Rate-Queue Start Descriptor Register, 5)를 읽어서 다음 수평방향 디스크립터(NH)와 다음 수직방향 디스크립터(NV)를 써 넣음으로써 전송요구된 메모리들이 메모리상에서 늘어서게 된다. 디스크립터 A-1, A-2, A-3은 같은 가상채널 A로 전송요구된 블럭들이고 디스크립터 B-1, B-2는 같은 가상채널 B로 전송요구된 블럭들이며 디스크립터 C-1, C-2는 같은 가상채널 C로 전송요구된 블럭들을 나타낸 것이다.FIG. 2 is a block diagram showing a conventional memory structure of all data, and reads the Rate-Queue Start Descriptor Register 5 to determine the next horizontal descriptor NH and the next vertical descriptor NV. By writing, the requested memory is lined up in memory. Descriptors A-1, A-2, and A-3 are blocks requested to be transmitted to the same virtual channel A, and descriptors B-1 and B-2 are blocks requested to be transmitted to the same virtual channel B, and descriptors C-1 and C-2. Shows blocks requested to be transmitted on the same virtual channel C.
제3도는 제2도의 링크해제시를 나타내는 블럭도로서, 디스크립터 A-1이 가리키는 버퍼의 내용을 전송하고 나서 디스크립터 A-1을 링크에서 삭제할때에 레이트-큐 스타트 디스크립터 레지스터(RQSDR)에 i를 넣고 디스크립터 A-2의 다음 수직방향 디스크립터(NV)에 k를 써 넣어야 한다. 그리고 데이타의 전송시 각 레이트-큐(Rate-Queue)에 설정되어 있는 값에 의하여 피크 레이트(peak rate)로 서비스가 요구되면 가상채널 테이블에서 애버리지 미터링(average metering)관련 필드를 읽어서 현재 보낼수 있는 자격이 있는지를 판단하고 보낼수 있는 조건이 되면 디스크립터에서 버퍼의 위치를 읽어서 데이터를 전송하게 된다. 이때 디스크립터에서 가상채널 테이블을 지시하고 있으므로 가상채널 테이블을 읽기 위해서는 데이타를 전송시에는 디스크립터를 읽어내야 하며 전송단계는 다음과 같다.FIG. 3 is a block diagram showing the unlinking of FIG. 2, which transfers the contents of the buffer pointed to by descriptor A-1 and inserts i into the Rate-Q Start Descriptor Register (RQSDR) when deleting descriptor A-1 from the link. And write k in the next vertical descriptor (NV) of descriptor A-2. If the service is requested at the peak rate according to the value set in each Rate-Queue during data transmission, it is possible to read the average metering related field from the virtual channel table and send it. If it is a condition that can be determined and sent, the descriptor reads the position of the buffer and transmits the data. At this time, since the descriptor indicates the virtual channel table, in order to read the virtual channel table, the descriptor must be read when data is transmitted.
본 발명은 상기 문제점을 해결하기 위해 ATM 전송시 메모리의 운용을 위하여 새로운 필드를 추가 또는 변경하여 처리단계를 줄여 효율을 높이는 것을 목적으로 한다.An object of the present invention is to increase efficiency by reducing a processing step by adding or changing a new field for memory operation during ATM transmission in order to solve the above problem.
본 발명은 상기 목적을 달성하기 위해 대기 큐(queue)의 데이타가 전송요구된 디스크립터에 순서대로 등록되는 단계와, 상기 등록된 디스크립터의 번호를 읽어서 해당 디스크립터를 읽어 들이는 단계와, 상기 디스크립터에서 읽어들인 가상채널 테이블의 어드레스를 알아내고 가상채널 테이블을 읽어 레이트-큐(Rate-Queue)의 번호를 알아내는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a process of registering data in a queue in order to a descriptor requested to be transmitted, reading the descriptor by reading the number of the registered descriptor, and reading from the descriptor. And determining the address of the virtual channel table and reading the virtual channel table to find out the number of the rate queue.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제4도는 본 발명에 의한 메모리운용을 나타낸 블럭도로서, 각각의 가상채널의 특성을 기술하기 위한 가상채널 테이블을 사용하며 상기 가상채널 테이블은 가상채널의 특성인 애버리지 레이트(average rate)를 발생하기 위한 필드들과 스타트 디스크립터(Start Descriptor), 다음 가상채널 테이블(Next Virtual Channel table, NVC)필드를 가지고 있다. 전송을 요구할때에는 메모리에 데이타를 써놓고 이 데이타가 어느 가상채널에 속하는 지를 명시하고, 현재 씌어진 데이타가 있는 어드레스를 지시하는 필드와 다음에 보내져야 할 블럭의 특성을 가리키는 필드를 가진 디스크립터(descriptor, 2)를 사용한다. 상기 디스크립터에는 다음 수평방향 디스크립터(Next Horizontal Descriptor, NH)를 가지고 있다. 전송요구된 디스크립터는 대기 큐(queue, 1)에 순서대로 등록이 되고 등록된 디스크립터의 번호를 읽어서 해당 디스크립터를 읽어 들인다. 상기 디스크립터에서 읽어들인 가상채널 테이블(3)의 어드레스를 알아내고 가상채널 테이블을 읽어서 레이트-큐(Tate-Queue, 4)의 번호를 알아내는 것을 나타낸 것이다.4 is a block diagram showing memory operation according to the present invention, which uses a virtual channel table for describing the characteristics of each virtual channel, wherein the virtual channel table generates an average rate which is a characteristic of the virtual channel. It has fields for start descriptor, start descriptor, and next virtual channel table (NVC) field. When requesting a transfer, a descriptor is written that writes data into memory, specifies which virtual channel the data belongs to, a field indicating the address where the data is currently written, and a field indicating the characteristics of the next block to be sent. 2) is used. The descriptor has a Next Horizontal Descriptor (NH). The requested descriptor is registered in the queue 1 in order, and the descriptor is read by reading the number of the registered descriptor. The address of the virtual channel table 3 read from the descriptor is found, and the virtual channel table is read to find the number of the rate-queue 4.
제5도는 본 발명에 의한 전체 데이타의 메모리구조를 나타낸 블럭도로서, 레이트-큐 스타트 가상채널 레지스터(Rate-Queue Start Virtual Channel Register, 6)를 읽어서 디스크립터에는 다음 수평 방향 디스크립터(NH)의 같은 가상채널의 순서가 뒤인 데이터를 기술하는 디스크립터를 지시하는 필드만을 사용하고 가상채널 테이블에서는 같은 가상채널상에서 맨앞에 위치한 디스크립터를 지시하는 필드를 추가한다. 다음으로 현재의 레이트-큐에 속해있는 다음 가상채널테이블을 가리키는 필드를 추가한다.5 is a block diagram showing the memory structure of the entire data according to the present invention, in which a rate-queue start virtual channel register (6) is read and the descriptor contains the same virtual of the next horizontal descriptor (NH). Use only the field indicating the descriptor describing the data after the channel order, and add the field indicating the descriptor located first on the same virtual channel in the virtual channel table. Next, add a field pointing to the next virtual channel table that belongs to the current rate-queue.
제6도는 제5도의 링크해제시를 나타내는 블럭도로서, 디스크립터 A-1이 가리키는 버퍼의 내용을 전송하고 나서 디스크립터 A-1을 링크에서 삭제할때에 가상채널 테이블에 A의 스타트 디스크립터(SD)필드에 j를 삽입하여 링크를 삭제한다. 이때 레이트-큐에서 서비스 요구가 있으면 바로 가상채널 테이블을 읽을수 있으며 데이타의 전송단계는 다음과 같다.FIG. 6 is a block diagram showing the release of the link of FIG. 5, in which the start descriptor (SD) field of A is written to the virtual channel table when the descriptor A-1 is deleted from the link after the contents of the buffer indicated by the descriptor A-1 are transferred. Insert j into the link to delete the link. At this time, if there is a service request in the rate-queue, the virtual channel table can be read immediately and the data transmission step is as follows.
본 발명은 링크 삭제시 처리시간을 줄일수 있도록 할뿐만 아니라 데이타의 전송시에도 불필요한 처리루틴을 줄일수 있다.The present invention can not only reduce the processing time when deleting a link, but also reduce unnecessary processing routines when transferring data.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080941A KR100231463B1 (en) | 1996-12-31 | 1996-12-31 | Memory managing method for atm transmitting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960080941A KR100231463B1 (en) | 1996-12-31 | 1996-12-31 | Memory managing method for atm transmitting |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980061570A KR19980061570A (en) | 1998-10-07 |
| KR100231463B1 true KR100231463B1 (en) | 1999-11-15 |
Family
ID=19493768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960080941A KR100231463B1 (en) | 1996-12-31 | 1996-12-31 | Memory managing method for atm transmitting |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100231463B1 (en) |
-
1996
- 1996-12-31 KR KR1019960080941A patent/KR100231463B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980061570A (en) | 1998-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7570646B2 (en) | Apparatus and method for an interface unit for data transfer between a host processing unit and a multi-target digital signal processing unit in an asynchronous transfer mode | |
| CN111431757B (en) | Virtual network flow acquisition method and device | |
| US20070211741A1 (en) | Receive Queue Descriptor Pool | |
| KR980013142A (en) | Asynchronous Transfer Mode Communication Network, System Processing Performance and Memory Usage Enhancement Method | |
| EP0239937A2 (en) | Serial communications controller | |
| US20040128463A1 (en) | Apparatus and method for controlling memory allocation for variable size packets | |
| KR100231463B1 (en) | Memory managing method for atm transmitting | |
| CN101404797B (en) | Storage method, storage management apparatus and storage system for long and short messages | |
| EP1555620B1 (en) | Stream memory manager | |
| US6195361B1 (en) | Network communication device | |
| CN110765044B (en) | Data packet transmission device and system | |
| US5263024A (en) | Preliminary operation system in ATM network using flag for indicating preliminary operation mode | |
| KR100236941B1 (en) | Dma read and cell transfer apparatus of atm cell segmentation system | |
| US20010018732A1 (en) | Parallel processor and parallel processing method | |
| KR100256679B1 (en) | Atm cell segmentation | |
| KR100232493B1 (en) | Discriptor link processing method in atm | |
| WO1994015438A1 (en) | Device for the conversion of data blocks, frame structured, into atm cells and vice versa | |
| US6977947B1 (en) | Frame-relay frame transmission circuit | |
| CN118363886B (en) | Data output method and device, storage medium and electronic equipment | |
| US6728857B1 (en) | Method and system for storing and retrieving data using linked lists | |
| WO2004086240A1 (en) | Data processing system with a dma controller for storing the descriptor of the active channel | |
| JP2505298B2 (en) | Variable bus width designation method and variable bus width information reception method in split bus | |
| Kim et al. | Design and implementation of an ATM segmentation engine with PCI interface | |
| KR19990003017A (en) | How to Transfer ATM Line Card and Access Memory Data | |
| CN118312128A (en) | Data storage method, device and system, electronic equipment and storage medium |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040811 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |