Nothing Special   »   [go: up one dir, main page]

KR100237329B1 - The structure of chip scale semiconductor package and method of manufacturing the same - Google Patents

The structure of chip scale semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR100237329B1
KR100237329B1 KR1019970004655A KR19970004655A KR100237329B1 KR 100237329 B1 KR100237329 B1 KR 100237329B1 KR 1019970004655 A KR1019970004655 A KR 1019970004655A KR 19970004655 A KR19970004655 A KR 19970004655A KR 100237329 B1 KR100237329 B1 KR 100237329B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
printed circuit
circuit board
conductive
input
Prior art date
Application number
KR1019970004655A
Other languages
Korean (ko)
Other versions
KR19980068171A (en
Inventor
김영문
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019970004655A priority Critical patent/KR100237329B1/en
Publication of KR19980068171A publication Critical patent/KR19980068171A/en
Application granted granted Critical
Publication of KR100237329B1 publication Critical patent/KR100237329B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 칩 스케일 반도체 패키지의 구조 및 제조 방법에 관한 것으로, 전자 회로 소자 및 배선이 적층되어 있고 표면에는 다수의 입/출력 패드가 형성되어 있는 반도체 칩과; 상기 반도체 칩의 저면에 접착제로서 접착되어 있으며 일면에 회로 패턴이 형성되어 있는 사각판 모양의 인쇄 회로 기판과; 상기 반도체 칩의 입/출력 패드를 인쇄 회로 기판의 회로 패턴에 전기적으로 각각 연결시킨 연결 수단과; 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 그 반도체 칩의 상부 표면을 감싼 봉지 수단과; 상기 인쇄 회로 기판의 저면에 그 반도체 칩의 신호를 메인 보드로 전달시켜 주기 위해 융착된 다수의 솔더 볼을 포함하여 이루어져, 반도체 칩을 외부의 환경으로부터 보호하기 위해 봉지하는 패키지의 크기를 반도체 칩의 크기에 가까운 구조로 구비하여 메인 보드에서의 실장 밀도를 높이고 또한 제조 방법에 있어서 인쇄 회로 기판의 일면에만 회로 패턴을 형성하고 순차적인 와이어 본딩 공정을 없앰으로서 공정의 단순화를 꾀하여 저가격의 효과를 나타낼 수 있는 칩 스케일 반도체 패키지의 구조 및 제조 방법.The present invention relates to a structure and a manufacturing method of a chip scale semiconductor package, comprising: a semiconductor chip in which electronic circuit elements and wiring are stacked and a plurality of input / output pads are formed on a surface thereof; A printed circuit board having a rectangular plate shape bonded to the bottom of the semiconductor chip as an adhesive and having a circuit pattern formed on one surface thereof; Connecting means for electrically connecting the input / output pads of the semiconductor chip to circuit patterns of a printed circuit board, respectively; Sealing means wrapped around an upper surface of the semiconductor chip to protect the semiconductor chip from an external environment; The bottom surface of the printed circuit board comprises a plurality of solder balls fused to deliver the signal of the semiconductor chip to the main board, the size of the package to seal the semiconductor chip to protect the external environment from the semiconductor chip It has a structure close to the size to increase the mounting density in the main board, and in the manufacturing method to form a circuit pattern on only one surface of the printed circuit board and eliminate the sequential wire bonding process to simplify the process can exhibit a low cost effect Structure and manufacturing method of a chip scale semiconductor package.

Description

칩 스케일 반도체 패키지의 구조 및 제조 방법Structure and Manufacturing Method of Chip Scale Semiconductor Package

본 발명은 칩 스케일 반도체 패키지(Chip Scale Semi-Conductor Package)의 구조 및 제조 방법에 관한 것으로 보다 상세하게 설명하면 반도체 칩을 외부의 환경으로부터 보호하기 위해 봉지하는 패키지의 크기를 반도체 칩의 크기에 가까운 구조로 구비하여 메인 보드에서의 실장 밀도를 높이고 또한 제조 방법에 있어서 인쇄 회로 기판의 일면에만 회로 패턴을 형성하고 순차적인 와이어 본딩 공정을 없앰으로서 공정의 단순화를 꾀하여 저가격의 효과를 기대할 수 있는 칩 스케일 반도체 패키지의 구조 및 제조 방법에 관한 것이다.The present invention relates to a structure and a manufacturing method of a chip scale semi-conductor package. In more detail, the size of a package that is sealed to protect the semiconductor chip from an external environment is close to that of the semiconductor chip. A chip scale that can be expected to have a low cost effect by increasing the mounting density in the main board and forming a circuit pattern on only one surface of the printed circuit board in the manufacturing method and eliminating the sequential wire bonding process to simplify the process. A structure and a manufacturing method of a semiconductor package.

일반적으로 반도체 패키지는 각종 전자 회로 및 배선이 적층되어 형성된 단일 소자 및 집적 회로 등의 반도체 칩을 먼지, 습기, 전기적, 기계적 부하 등의 각종 외부 환경으로부터 보호하고 상기 반도체 칩의 성능을 최적화, 극대화시키기 위해 리드 프레임이나 인쇄 회로 기판 등을 이용해 메인 보드로의 신호 입/출력 단자를 형성하고 봉지 수단을 이용하여 봉지한 것을 말한다.In general, semiconductor packages protect semiconductor chips such as single devices and integrated circuits formed by stacking various electronic circuits and wirings from various external environments such as dust, moisture, electrical, and mechanical loads, and optimize and maximize performance of the semiconductor chips. For this purpose, a signal input / output terminal to the main board is formed using a lead frame or a printed circuit board, and sealed using a sealing means.

이러한 반도체 패키지는 여러 종류가 있으며 최근에는 QFP(Quad Flat Package) 및 TQFP(Thin Quad Flat Package)의 파인 피치(Fine Pitch)화를 극복할 수 있는 볼 그리드 어레이 반도체 패키지(Ball Grid Array Semi-Conductor Package ; 이하 BGA 패키지라 칭함)가 주로 각광을 받고 있다.There are many kinds of such semiconductor packages, and recently, a Ball Grid Array Semi-Conductor Package can overcome the fine pitch of Quad Flat Package (QFP) and Thin Quad Flat Package (TQFP). (Hereinafter referred to as BGA package) is mainly in the spotlight.

상기 BGA 패키지의 구조는 도 1 에 도시된 바와 같이, 유리 섬유로 보강시킨 열경화성 수지 복합재(이하, 열경화성 수지(25')라 칭함)를 구비하고 그것의 상부 중앙부에 차후의 반도체 칩(10')이 접착제(40')로 접착될 수 있도록 다이 접착 영역(21') 및 그 주변으로 복잡한 회로 패턴(23')이 형성되어 있고 또한 하부에도 복잡한 회로 패턴(23')을 형성한 후 샌드위치(Sandwitch) 형태로 압착시킨 후 양표면에 고분자 수지의 솔더 마스크(24')를 이용하여 얇게 막을 입힌 형태의 인쇄 회로 기판(20')을 출발 재료로 하여 그 중앙부에 반도체 칩(10')이 접착제(40')로 접착되어 있고, 상기 반도체 칩(10')과 상기 회로 패턴(23')은 전도성 와이어(11')로 본딩되어 있으며, 상기 열경화성 수지(25') 저면의 회로 패턴(23')과 상면의 회로 패턴(23')은 전도성 비아(28' ; Conductive Via)로 서로 연결되어 있고, 상기 저면의 회로 패턴(23')에는 솔더 볼 랜드(27')가 다수 형성되어 있으며, 그 솔더 볼 랜드(27')에는 메인 보드(Main Board ; 도면에 도시되지 않음)로의 입출력 수단인 솔더 볼(26')이 융착된 구조로 되어 있다. 여기서 상기 다이 접착 영역(21') 및 회로 패턴(23')은 전도성 박막을 이용하여 형성하며, 상기 반도체 칩(10')과 전도성 와이어(11') 및 열경화성 수지(25')의 상면에 형성된 회로 패턴(23')을 외부의 여러가지 환경으로부터 보호하기 위해 액상 봉지제(Glob Top) 또는 일반적인 에폭시 몰딩 컴파운드(Epoxy Molding Compound)를 이용해 몸체(30')를 형성한 구조로 되어 있다. 한편 상기 BGA 패키지는 반도체 칩(10')의 신호가 전도성 와이어(11'), 상부의 회로 패턴(23'), 전도성 비아(28'), 하부의 회로 패턴(23'), 솔더 볼 랜드(27') 그리고 솔더 볼(26')을 통해서 메인 보드와 접속하게 됨으로서 반도체 칩이 작동하도록 도모하고 있는 것이다.The structure of the BGA package is provided with a thermosetting resin composite (hereinafter referred to as a thermosetting resin 25 ') reinforced with glass fibers, as shown in FIG. 1, and a semiconductor chip 10' later on its upper center portion. A complex circuit pattern 23 'is formed around the die attach region 21' and its periphery so as to be adhered with the adhesive 40 ', and a sandwich circuit is formed after the complex circuit pattern 23' is formed at the bottom. And the semiconductor chip 10 'is bonded to the center of the printed circuit board 20' having a thin film coated on both surfaces using a solder mask 24 'made of a polymer resin. 40 ', the semiconductor chip 10' and the circuit pattern 23 'are bonded by a conductive wire 11', and the circuit pattern 23 'on the bottom surface of the thermosetting resin 25'. The upper and upper circuit patterns 23 'are connected to each other by a conductive via 28'. A plurality of solder ball lands 27 'are formed in the bottom circuit pattern 23', and the solder ball lands 27 'are input and output to a main board (not shown in the figure). The solder ball 26 'which is a means is a fusion | melting structure. The die adhesion region 21 ′ and the circuit pattern 23 ′ are formed using a conductive thin film, and are formed on the top surface of the semiconductor chip 10 ′, the conductive wire 11 ′, and the thermosetting resin 25 ′. In order to protect the circuit pattern 23 'from various external environments, the body 30' is formed by using a liquid top (Glob Top) or a general epoxy molding compound (Epoxy Molding Compound). In the BGA package, the signal of the semiconductor chip 10 'is connected to the conductive wire 11', the upper circuit pattern 23 ', the conductive via 28', the lower circuit pattern 23 'and the solder ball land ( 27 ') and the solder ball 26' is connected to the main board to enable the semiconductor chip to operate.

그러나 상기한 구조의 BGA 패키지는 반도체 칩의 크기에 비해 그 저면의 인쇄 회로 기판이 큰 부피를 차지하고 있으며 또한 봉지제로 반도체 칩을 감싸서 형성된 몸체 역시 부피가 크기 때문에 상기 BGA 패키지를 메인 보드에 실장시 그 실장 밀도를 저하시키는 원인이 되고 있다. 이러한 현상은 현재 초소형화 추세의 전자 제품 설계에 있어서 그 메인 보드에 실장될 수 있는 여타의 다른 전자 소자의 실장 영역을 축소시킴으로서 메인 보드의 설계에 악영향을 끼치고 또한 전자 제품의 소형화 추세에 방해 요소로서 작용하고 있는 것이다. 한편 상기 인쇄 회로 기판의 회로 패턴은 양면에 형성되기 때문에 그 제조 공정이 복잡해지고 상기 반도체 칩과 상기 회로 패턴을 전기적으로 연결시키기 위한 와이어 본딩 작업도 와이어 본더 장치에 의해 순차적인 작업으로 진행되기 때문에 제품의 생산성이 떨어지고 가격이 높아지는 단점이 있었다.However, the BGA package having the above-described structure occupies a large volume of the printed circuit board at the bottom of the semiconductor chip, and the body formed by encapsulating the semiconductor chip with the encapsulant is also bulky. It has become the cause of reducing the mounting density. This phenomenon adversely affects the design of the main board by reducing the mounting area of other electronic devices that may be mounted on the main board in the current miniaturization of electronic products, and also hinders the trend of miniaturization of electronic products. It is working. On the other hand, since the circuit patterns of the printed circuit board are formed on both sides, the manufacturing process is complicated, and the wire bonding operation for electrically connecting the semiconductor chip and the circuit pattern is also carried out by a sequential operation by a wire bonder device. There was a disadvantage in that the productivity was lowered and the price increased.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 반도체 칩을 외부의 환경으로부터 보호하기 위해 봉지하는 패키지의 크기를 반도체 칩의 크기에 가까운 구조로 구비하여 메인 보드의 실장 밀도를 높이고 또한 제조 방법에 있어서 인쇄 회로 기판의 일면에만 회로 패턴을 형성하고 순차적인 와이어 본딩 공정을 없앰으로서 공정의 단순화를 꾀하여 저가격의 효과를 나타낼 수 있는 칩 스케일 반도체 패키지의 구조 및 제조 방법을 제공하는데 있다.The present invention has been made in order to solve the above problems, to provide a package of a size close to the size of the semiconductor chip to protect the semiconductor chip from the external environment to increase the mounting density of the main board and also to manufacture In the method, a circuit pattern is formed on only one surface of a printed circuit board and a sequential wire bonding process is eliminated to simplify the process, thereby providing a structure and a manufacturing method of a chip scale semiconductor package which can exhibit a low cost effect.

도 1 은 종래 일반적인 볼 그리드 어레이 반도체 패키지의 구조를 나타낸 단면도이다.1 is a cross-sectional view illustrating a structure of a conventional general ball grid array semiconductor package.

도 2A 및 도 2B 는 본 발명에 의한 칩 스케일 반도체 패키지의 구조를 나타낸 단면도 및 평면도이다.2A and 2B are a cross-sectional view and a plan view showing the structure of a chip scale semiconductor package according to the present invention.

도 3A 내지 도 3E 는 본 발명에 의한 칩 스케일 반도체 패키지의 제조 방법을 나타낸 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a chip scale semiconductor package according to the present invention.

- 도면중 주요 부분에 대한 부호의 설명 --Explanation of symbols for the main parts of the drawings-

10 ; 반도체 칩(Chip)11 ; 입/출력 패드(Input/Output Pad)10; A semiconductor chip 11; Input / Output Pads

20 ; 접착제20; glue

30 ; 인쇄 회로 기판(Printed Circuit Board)30; Printed Circuit Board

31 ; 회로 패턴(Circuit Pattern)32 ; 솔더 볼(Solder Ball)31; Circuit Pattern 32; Solder Ball

33 ; 솔더 마스크(Solder Mask)34 ; 솔더 볼 랜드(Solder Ball Land)33; Solder Mask 34; Solder Ball Land

35 ; 전도성 패드(Conductive Pad)36 ; 안내 구멍(Guide Hole)35; Conductive pads 36; Guide Hole

37 ; 솔더 패드(Solder Pad)38 ; 열경화성 수지37; Solder pads 38; Thermosetting resin

40 ; 연결 수단41 ; 폴리이미드(Polyimide)40; Connecting means 41; Polyimide

42 ; 전도성 와이어(Conductive Wire)50 ; 봉지 수단42; Conductive wire 50; Encapsulation means

상기한 목적을 달성하기 위해 본 발명에 의한 칩 스케일 반도체 패키지의 구조는, 전자 회로 소자 및 배선이 적층되어 있고 표면에는 다수의 입/출력 패드가 형성되어 있는 반도체 칩과; 상기 반도체 칩의 저면에 접착제로서 접착되어 있으며 일면에 회로 패턴이 형성되어 있는 사각판 모양의 인쇄 회로 기판과; 상기 반도체 칩의 입/출력 패드를 인쇄 회로 기판의 회로 패턴에 전기적으로 각각 연결시킨 연결 수단과; 상기 반도체 칩을 외부의 환경으로부터 보호하기 위해 그 반도체 칩의 상부 표면을 감싼 봉지 수단과; 상기 인쇄 회로 기판의 저면에 그 반도체 칩의 신호를 메인 보드로 전달시켜 주기 위해 융착된 다수의 솔더 볼을 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, a structure of a chip scale semiconductor package according to the present invention includes a semiconductor chip in which electronic circuit elements and wirings are stacked and a plurality of input / output pads are formed on a surface thereof; A printed circuit board having a rectangular plate shape bonded to the bottom of the semiconductor chip as an adhesive and having a circuit pattern formed on one surface thereof; Connecting means for electrically connecting the input / output pads of the semiconductor chip to circuit patterns of a printed circuit board, respectively; Encapsulation means surrounding the upper surface of the semiconductor chip to protect the semiconductor chip from an external environment; It characterized in that it comprises a plurality of solder balls fused to the bottom surface of the printed circuit board to transfer the signal of the semiconductor chip to the main board.

또한 상기한 목적을 달성하기 위해 본 발명에 의한 칩 스케일 반도체 패키지의 제조 방법은, 열경화성 수지의 일면에 전도성 박막으로 회로 패턴을 형성함으로서 인쇄 회로 기판을 제조하는 단계와; 상기 인쇄 회로 기판의 상면에 접착제로서 다수의 입/출력 패드가 형성된 반도체 칩을 접착하는 단계와; 상기 반도체 칩의 입/출력 패드와 인쇄 회로 기판의 회로 패턴을 연결 수단으로 서로 연결하는 단계와; 상기 반도체 칩의 상면을 봉지 수단으로 봉지하는 단계와; 상기 인쇄 회로 기판의 저면에 메인 보드로의 입/출력 수단인 솔더 볼을 융착시키는 단계로 이루어진 것을 특징으로 한다.In addition, a method of manufacturing a chip scale semiconductor package according to the present invention in order to achieve the above object comprises the steps of manufacturing a printed circuit board by forming a circuit pattern on a surface of the thermosetting resin with a conductive thin film; Bonding a semiconductor chip having a plurality of input / output pads formed thereon as an adhesive to an upper surface of the printed circuit board; Connecting the input / output pads of the semiconductor chip and the circuit patterns of the printed circuit board to each other by connecting means; Encapsulating the upper surface of the semiconductor chip with sealing means; It characterized in that it comprises a step of fusion bonding the solder ball which is the input / output means to the main board on the bottom surface of the printed circuit board.

이하 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명에 의한 칩 스케일 반도체 패키지의 구조 및 그 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, a structure and a manufacturing method of a chip scale semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings such that a person having ordinary skill in the art may easily implement the present invention. Same as

도 2A 및 도 2B 는 본 발명에 의한 칩 스케일 반도체 패키지의 구조를 나타낸 단면도 및 평면도이다.2A and 2B are a cross-sectional view and a plan view showing the structure of a chip scale semiconductor package according to the present invention.

먼저 도 2A 에 도시된 바와 같이 본 발명에 의한 칩 스케일 반도체 패키지의 구조는, 각종 전자 회로 소자 및 배선이 적층되어 있고 표면에는 다수의 입/출력 패드(11)가 형성되어 있는 반도체 칩(10)이 위치되어 있고, 상기 반도체 칩(10)의 저면에는 접착제(20) 바람직하기로는 에폭시(Epoxy)로서 인쇄 회로 기판(30)의 열경화성 수지(38) 부분이 접착되어 있다.First, as shown in FIG. 2A, the structure of the chip scale semiconductor package according to the present invention includes a semiconductor chip 10 in which various electronic circuit elements and wirings are stacked and a plurality of input / output pads 11 are formed on a surface thereof. The thermosetting resin 38 portion of the printed circuit board 30 is bonded to the bottom surface of the semiconductor chip 10 as an adhesive 20, preferably epoxy.

여기서 상기 인쇄 회로 기판(30)은 열경화성 수지(38), 회로 패턴(31), 솔더 볼 랜드(34) 및 솔더 마스크(33)등으로 이루어져 있으며 이를 좀더 구체적으로 설명하면 열경화성 수지(38)를 기본 재료로 해서 그 하부에 전도성 박막으로서 바람직하기로는 구리 박막을 이용하여 촘촘하고 세밀하게 회로 패턴(31)을 형성하고 있고, 그 회로 패턴(31)에는 솔더 볼 랜드(34)가 각각 더 형성되어 있으며, 그 솔더 볼 랜드(34)를 제외한 회로 패턴(31)의 표면에는 그 회로 패턴(31)을 외부의 환경으로부터 보호하기 위해 고분자 수지인 솔더 마스크(33)가 코팅되어 있다. 또한 상기 인쇄 회로 기판(30)의 하부 가장 자리에 위치된 회로 패턴(31)에는 전도성 패드(35)가 돌출되어 형성되어 있다.The printed circuit board 30 is composed of a thermosetting resin 38, a circuit pattern 31, a solder ball land 34, a solder mask 33, and the like, which will be described in more detail based on the thermosetting resin 38. As a conductive thin film, the circuit pattern 31 is formed in a lower portion of the material by using a copper thin film, and solder ball lands 34 are further formed on the circuit pattern 31, respectively. On the surface of the circuit pattern 31 except for the solder ball land 34, a solder mask 33 made of a polymer resin is coated to protect the circuit pattern 31 from an external environment. In addition, the conductive pad 35 is formed to protrude from the circuit pattern 31 positioned at the lower edge of the printed circuit board 30.

한편 상기 반도체 칩(10)의 입/출력 패드(11)는 연결 수단(40)으로서 인쇄 회로 기판(30)의 회로 패턴(31) 즉, 그 회로 패턴(31)에 각각 연결된 전도성 패드(35)에 각각 전기적으로 연결되어 있는데, 상기 연결 수단(40)은 다수의 전도성 와이어(42)가 서로 접촉하지 않토록 표면에 폴리이미드(41)가 도포되어 유연하게 움직일 수 있도록 되어 있으며 일단의 전도성 와이어(42) 부분은 반도체 칩(10)의 입/출력 패드(11)와 본딩될 수 있도록 노출되어 있고 다른 일단의 전도성 와이어(42) 부분은 인쇄 회로 기판(30)의 하부면에 형성된 전도성 패드(35)에 연결될 수 있도록 솔더 패드(37)가 형성된 폴리이미드(41) 필름(Polyimide Film)이다.Meanwhile, the input / output pad 11 of the semiconductor chip 10 is a connection means 40, and a conductive pad 35 connected to the circuit pattern 31 of the printed circuit board 30, that is, the circuit pattern 31, respectively. It is electrically connected to each other, the connecting means 40 is a polyimide (41) is coated on the surface so that the plurality of conductive wires 42 do not contact each other so as to be able to move flexibly and a set of conductive wires ( The portion 42 is exposed to be bonded to the input / output pad 11 of the semiconductor chip 10, and the other end portion of the conductive wire 42 is formed on the lower surface of the printed circuit board 30. It is a polyimide 41 film (Polyimide Film) formed with a solder pad 37 to be connected to.

그리고 상기 반도체 칩(10)은 외부의 환경으로부터 보호하기 위해 그 상부면 표면이 봉지 수단으로 봉지되어 있는데 상기 봉지 수단으로는 에폭시 몰딩 컴파운드(Epoxy Molding Compound)나 액상 봉지제(Glob Top)가 사용되었다.In order to protect the semiconductor chip 10 from an external environment, an upper surface of the semiconductor chip 10 is encapsulated by an encapsulation means. An encapsulation means is used as an epoxy molding compound or a liquid encapsulant. .

또한 상기 인쇄 회로 기판(30)의 저면에는 그 반도체 칩(10)의 신호를 메인 보드로 전달시켜 주기 위해 다수의 솔더 볼(32)이 융착되어 이루어져 있다.In addition, a plurality of solder balls 32 are fused to the bottom of the printed circuit board 30 in order to transmit a signal of the semiconductor chip 10 to the main board.

도 2B 는 본 발명의 칩 스케일 반도체 패키지를 나타낸 평면도로서 사각판 형상의 반도체 칩(10)이 사각판 형상의 인쇄 회로 기판(30) 구체적으로는 열경화성 수지(38)의 상면에 접착제(20)로서 접착되어 있고 상기 반도체 칩(10)의 입/출력 패드(11)는 연결 수단(40)의 전도성 와이어(42)가 각각 연결되어 있음을 알 수 있다. 또한 상기 다수의 전도성 와이어(42)는 서로 접촉되지 않고 절연되도록 폴리이미드(41)가 감싸고 있는 구조를 하며 상기 폴리이미드(41)로 인해 연결 수단(40)이 유연한 성질을 갖도록 하고 있는 것이다. 여기서 상기 반도체 칩(10)의 크기와 인쇄 회로 기판(30)의 크기는 거의 비슷한 크기를 하고 있기 때문에 이러한 패키지가 메인 보드에 실장되었을 때 그 실장 밀도가 크게 향상됨을 알 수 있다.2B is a plan view showing a chip scale semiconductor package of the present invention, wherein the rectangular semiconductor chip 10 has a rectangular plate-shaped printed circuit board 30, specifically, as the adhesive 20 on the upper surface of the thermosetting resin 38. FIG. It can be seen that the conductive wires 42 of the connecting means 40 are connected to the input / output pads 11 of the semiconductor chip 10. In addition, the plurality of conductive wires 42 have a structure in which the polyimide 41 is wrapped so as to be insulated without contact with each other, and the connection means 40 has a flexible property due to the polyimide 41. Since the size of the semiconductor chip 10 and the size of the printed circuit board 30 are about the same size, it can be seen that the mounting density is greatly improved when such a package is mounted on the main board.

한편 상기 인쇄 회로 기판(30)의 대각선 방향의 끝방향에는 소정의 안내 구멍(36)이 형성되어 있는데 이는 상기 연결 수단(40)을 인쇄 회로 기판(30) 및 반도체 칩(10)에 연결시킬 때 안내 역활등을 할 수 있도록 하기 위해 형성된 것이다. 여기서 부호 50은 봉지 수단으로 봉지되는 영역을 도시한 것으로 도 2B 에서는 봉지 수단이 도포되지 않은 상태를 도시한 것이다.On the other hand, a predetermined guide hole 36 is formed in the end direction of the diagonal direction of the printed circuit board 30, which is used when connecting the connecting means 40 to the printed circuit board 30 and the semiconductor chip 10. It is formed to be a guide role. Reference numeral 50 denotes a region encapsulated by the encapsulation means, and in FIG. 2B, the encapsulation means is not applied.

도 3A 내지 도 3E 는 본 발명에 의한 칩 스케일 반도체 패키지의 제조 방법을 나타낸 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a chip scale semiconductor package according to the present invention.

도시된 바와 같이 본 발명에 의한 칩 스케일 반도체 패키지의 제조 방법은, 먼저 인쇄 회로 기판(30)을 제조하는 단계로부터 시작된다. 즉, 열경화성 수지(38)를 구비하고 그 일면의 전도성 박막은 바람직하기로는 구리 박막으로 회로 패턴(31)을 형성하고, 그 회로 패턴(31)에는 또한 솔더 볼 랜드(34)를 형성하며 그 열경화성 수지(38)의 끝단에는 회로 패턴(31)과 연결되게 전도성 패드(35)를 형성한다. 그리고 상기 솔더 볼 랜드(34) 및 전도성 패드(35)를 제외한 회로 패턴(31) 영역을 솔더 마스크(33)로 코팅하여 외부의 이물질이나 오염원으로부터 보호할 수 있도록 한다. 여기서 상기 전도성 패드(35)는 중앙부에 움푹 파인 형상으로 형성하며, 또한 상기 인쇄 회로 기판(30)의 대각선 방향 끝단에는 소정의 안내 구멍(36 ; 도시되지 않음)을 드릴 등으로 형성한다.As shown, a method of manufacturing a chip scale semiconductor package according to the present invention starts with manufacturing a printed circuit board 30 first. That is, the thermosetting resin 38 and the conductive thin film on one side thereof preferably form a circuit pattern 31 from a copper thin film, and the circuit pattern 31 further forms a solder ball land 34 and the thermosetting property thereof. The conductive pad 35 is formed at the end of the resin 38 to be connected to the circuit pattern 31. In addition, the circuit pattern 31, except for the solder ball land 34 and the conductive pad 35, may be coated with a solder mask 33 so as to protect it from foreign substances or contamination. Here, the conductive pad 35 is formed in a centered shape, and a predetermined guide hole 36 (not shown) is formed at a diagonal end of the printed circuit board 30 by a drill or the like.

이어서 상기 인쇄 회로 기판(30)의 열경화성 수지(38) 상면에 접착제(20)를 도포하여 다수의 입/출력 패드(11)가 형성된 반도체 칩(10)을 접착하게 되는데 여기서 상기 접착제(20)는 에폭시를 이용함이 가장 바람직하다.Subsequently, an adhesive 20 is applied to an upper surface of the thermosetting resin 38 of the printed circuit board 30 to bond the semiconductor chip 10 having the plurality of input / output pads 11 formed thereon. Most preferably, epoxy is used.

그리고 상기 반도체 칩(10)의 입/출력 패드(11)와 인쇄 회로 기판(30)의 회로 패턴(31) 즉, 그 회로 패턴(31)에 연결된 전도성 패드(35)를 연결 수단(40)으로 서로 연결시키는데 이때 상기 반도체 칩(10)의 입/출력 패드(11)와 연결 수단(40)의 전도성 와이어(42)를 TAP(Tape Automated Bonding) 방법으로 먼저 연결한 다음, 인쇄 회로 기판(30)의 전도성 패드(35)와 연결 수단(40)의 다른 끝단에 형성된 솔더 패드(37)에는 소정의 열을 가하여 녹여 붙이는 방법으로 연결시킨다.The input / output pad 11 of the semiconductor chip 10 and the circuit pattern 31 of the printed circuit board 30, that is, the conductive pad 35 connected to the circuit pattern 31 are connected to the connection means 40. In this case, the input / output pad 11 of the semiconductor chip 10 and the conductive wire 42 of the connecting means 40 are first connected by a TAP (Tape Automated Bonding) method, and then the printed circuit board 30 The conductive pads 35 and the solder pads 37 formed at the other end of the connecting means 40 are connected by applying a predetermined heat to melt.

여기서 상기 TAP 방법은 기존의 순차적인 와이어 본딩 방법과는 다르게 상기 폴리이미드(41)로 감싸여진 다수의 전도성 와이어(42)들의 노출된 끝단을 반도체 칩(10)에 형성된 다수의 입/출력 패드(11)에 위치를 정확히 맞춘 후 상부에서 열 압착 본딩 방법을 이용하여 한번에 연결하는 것으로 그 연결 시간이 신속하고 불량률이 현저히 감소되는 장점이 있다.Unlike the conventional sequential wire bonding method, the TAP method uses a plurality of input / output pads formed on the semiconductor chip 10 to expose exposed ends of the plurality of conductive wires 42 surrounded by the polyimide 41. 11) After precisely aligning the position, it is connected at one time by using a thermocompression bonding method in the upper part, and the connection time is quick and the defect rate is remarkably reduced.

그리고 상기 반도체 칩(10) 등을 외부의 환경으로부터 보호하기 위해 상기 반도체 칩(10)의 상면을 봉지 수단(50)으로 봉지하게 되는데 이때 상기 봉지 수단(50)은 일반적인 에폭시 몰딩 콤파운드를 사용하여 일정한 금형에서 봉지하거나 또는 액상 봉지제를 상기 반도체 칩(10)의 상부에서 뿌리고 굳히는 방법을 사용하여 실시할 수 있으며, 상기 인쇄 회로 기판(30)의 저면에는 메인 보드로의 입/출력 수단이 솔더 볼(32)을 융착 시킴으로서 본 발명에 의한 칩 스케일 반도체 패키지가 완성되는 것이다.In order to protect the semiconductor chip 10 and the like from the external environment, the upper surface of the semiconductor chip 10 is encapsulated with the encapsulation means 50, wherein the encapsulation means 50 is formed by using a general epoxy molding compound. It can be carried out using a method of encapsulating in a mold or a liquid encapsulant by spraying and solidifying the upper portion of the semiconductor chip 10. An input / output means to the main board is solder ball on the bottom of the printed circuit board 30. By fusing (32), the chip scale semiconductor package according to the present invention is completed.

본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않고 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자에 의해 본 발명의 사상과 범주를 벗어나지 않는 범위 내에서 여러 가지의 변형된 실시예가 가능할 것이다.Although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modifications can be made by those skilled in the art without departing from the spirit and scope of the present invention. An example would be possible.

따라서 본 발명에 의한 칩 스케일 반도체 패키지의 구조 및 그 제조 방법은, 반도체 칩을 외부의 환경으로부터 보호하기 위해 봉지하는 패키지의 크기를 반도체 칩의 크기에 가까운 구조로 구비하여 메인 보드에서의 실장 밀도를 높이고 또한 제조 방법에 있어서 인쇄 회로 기판의 일면에만 회로 패턴을 형성하고 순차적인 와이어 본딩 공정을 없앰으로서 공정의 단순화를 꾀하여 저가격의 효과를 나타낼 수 있는 칩 스케일 반도체 패키지의 구조 및 제조 방법을 제공하는 것이다.Therefore, in the structure of the chip scale semiconductor package and the method of manufacturing the same according to the present invention, the package density in order to protect the semiconductor chip from the external environment is provided with a structure close to the size of the semiconductor chip to reduce the mounting density of the main board. To provide a structure and a manufacturing method of a chip-scale semiconductor package that can increase the cost and simplify the process by forming a circuit pattern only on one surface of the printed circuit board in the manufacturing method and eliminating the sequential wire bonding process. .

Claims (4)

표면에 다수의 입/출력 패드가 형성된 반도체 칩과; 상기 반도체 칩의 저면에 접착제로 접착되어 있으며 일면에 회로 패턴이 형성되어 있고, 상기 회로패턴의 끝단인 가장자리에는 내측으로 움푹 파인 전도성 패드가 형성되어 있는 대략 사각판 모양의 인쇄 회로 기판과; 다수의 전도성 와이어가 일정 거리 이격되어 서로 접촉하지 않토록 표면에는 폴리이미드가 일체로 도포되어 유연하게 움직일 수 있도록 되어 있으며, 일단의 전도성 와이어 부분은 반도체 칩의 입/출력패드와 본딩되어 폴리이미드 외측으로 노출되어 있고, 다른 일단의 도전성 와이어 부분은 상기 인쇄 회로 기판의 저면에 형성된 전도성 패드에 삽입되어 융착되는 솔더 패드가 형성된 연결수단과; 상기 반도체 칩 등을 외부의 환경으로부터 보호하기 위해 그 반도체 칩의 상부 표면을 감싼 봉지 수단과; 상기 인쇄 회로 기판의 저면에 그 반도체 칩의 신호를 메인 보드로 전달시켜 주기 위해 융착된 다수의 솔더 볼을 포함하여 이루어진 것을 특징으로 하는 칩 스케일 패키지의 구조.A semiconductor chip having a plurality of input / output pads formed on a surface thereof; A substantially square plate-shaped printed circuit board bonded to the bottom of the semiconductor chip with an adhesive and having a circuit pattern formed on one surface thereof, and having conductive pads recessed inward at an edge of the circuit pattern; The polyimide is integrally coated on the surface so that the plurality of conductive wires are separated from each other so that they do not come into contact with each other so that the conductive wires can be flexibly moved. One end of the conductive wire is bonded to the input / output pad of the semiconductor chip so that the outside of the polyimide A connection means having exposed solder pads, the other end of the conductive wire portion being formed by solder pads inserted into and fused to conductive pads formed on the bottom surface of the printed circuit board; Sealing means wrapped around an upper surface of the semiconductor chip to protect the semiconductor chip from an external environment; And a plurality of solder balls fused to transfer a signal of the semiconductor chip to a main board on a bottom surface of the printed circuit board. 제1항에 있어서, 상기 인쇄 회로 기판은 그 대각선 방향의 끝단 부분 각각에 소정의 안내 구멍이 형성되어 있는 것을 특징으로 하는 칩 스케일 반도체 패키지의 구조.The structure of a chip scale semiconductor package according to claim 1, wherein a predetermined guide hole is formed in each of the end portions in the diagonal direction of the printed circuit board. 열경화성 수지의 일면에 전도성 박막으로 회로 패턴을 형성하고, 가장자리의 회로 패턴 부분에는 차후 연결 수단과의 용이한 연결을 위하여 내측으로 움푹 파인 전도성 패드가 형성된 인쇄 회로 기판을 제조하는 단계와; 상기 인쇄 회로 기판의 상면에 접착제로서 다수의 입/출력 패드가 형성된 반도체 칩을 접착하는 단계와; 다수의 전도성 와이어가 일정 거리 이격되어 서로 접촉되지 않토록 폴리이미드로 감싸여지며 일단은 상기 입/출력 패드에 본딩되도록 폴리이미드 외측으로 노출되고 타단은 상기 전도성 패드에 삽입되도록 솔더 패드가 형성된 연결수단을 이용하여 반도체칩과 인쇄회로기판을 상호 전기적으로 접속하는 단계와; 상기 반도체 칩의 상면을 봉지 수단으로 봉지하는 단계와; 상기 인쇄 회로 기판의 저면에 메인 보드로의 입/출력 수단인 솔더 볼을 융착시키는 단계로 이루어진 것을 특징으로 하는 칩 스케일 반도체 패키지의 제조 방법.Manufacturing a printed circuit board having a circuit pattern formed of a conductive thin film on one surface of a thermosetting resin, and having a conductive pad recessed inwardly for easy connection with a connecting means at an edge of the circuit pattern portion; Bonding a semiconductor chip having a plurality of input / output pads formed thereon as an adhesive to an upper surface of the printed circuit board; A plurality of conductive wires are surrounded by a polyimide so as not to be contacted with each other at a predetermined distance, one end of which is exposed outside the polyimide to be bonded to the input / output pad, and the other end is connected to a solder pad formed to be inserted into the conductive pad Electrically connecting the semiconductor chip and the printed circuit board to each other; Encapsulating the upper surface of the semiconductor chip with sealing means; And soldering solder balls as input / output means to a main board on the bottom surface of the printed circuit board. 제3항에 있어서, 상기 반도체 칩의 입/출력 패드와 연결 수단은 TAB(Tape Automated Bonding)을 이용하여 본딩하고 인쇄 회로 기판의 전도성 패드에는 소정의 열을 가하여 녹여 붙이는 것을 특징으로 하는 칩 스케일 반도체 패키지의 제조 방법.The chip scale semiconductor of claim 3, wherein the input / output pads and the connection means of the semiconductor chip are bonded using tape automated bonding (TAB) and melted and attached to a conductive pad of a printed circuit board by applying a predetermined heat. Method of manufacture of the package.
KR1019970004655A 1997-02-17 1997-02-17 The structure of chip scale semiconductor package and method of manufacturing the same KR100237329B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970004655A KR100237329B1 (en) 1997-02-17 1997-02-17 The structure of chip scale semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970004655A KR100237329B1 (en) 1997-02-17 1997-02-17 The structure of chip scale semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR19980068171A KR19980068171A (en) 1998-10-15
KR100237329B1 true KR100237329B1 (en) 2000-01-15

Family

ID=19497158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004655A KR100237329B1 (en) 1997-02-17 1997-02-17 The structure of chip scale semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100237329B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046377B1 (en) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 Printed circuit board for semiconductor package and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831868A (en) * 1994-07-21 1996-02-02 Hitachi Cable Ltd Bga semiconductor device
JPH08153826A (en) * 1994-11-30 1996-06-11 Hitachi Ltd Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831868A (en) * 1994-07-21 1996-02-02 Hitachi Cable Ltd Bga semiconductor device
JPH08153826A (en) * 1994-11-30 1996-06-11 Hitachi Ltd Semiconductor integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046377B1 (en) * 2007-08-31 2011-07-05 주식회사 하이닉스반도체 Printed circuit board for semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
KR19980068171A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100260997B1 (en) Semiconductor package
US5241133A (en) Leadless pad array chip carrier
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
KR100265566B1 (en) Ship stack package
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
KR20140045461A (en) Integrated circuit package
KR100237329B1 (en) The structure of chip scale semiconductor package and method of manufacturing the same
KR100247508B1 (en) Semiconductor package for a flip chip and its manufacturing method
JP4038021B2 (en) Manufacturing method of semiconductor device
KR100610916B1 (en) Semiconductor package
KR100331070B1 (en) Structure of chip size semiconductor package and fabricating method thereof
KR100357883B1 (en) Semiconductor device and its manufacturing method
KR100369397B1 (en) Ball grid array semiconductor package using flexible circuit board
KR20140045248A (en) Integrated circuit package and method for manufacturing the same
KR100473336B1 (en) semiconductor package
KR100218633B1 (en) Ball grid array package having a carrier frame
KR100475338B1 (en) Chip scale package using wire bonder and manufacture method for the same
KR100708050B1 (en) semiconductor package
KR19980066204A (en) Chip sized semiconductor package and manufacturing method thereof
KR100444175B1 (en) ball grid array of stack chip package
KR100419950B1 (en) manufacturing method of ball grid array semiconductor package using a flexible circuit board
KR100226106B1 (en) Bga semiconductor package using lead frame and its manufacturing method
KR100356808B1 (en) chip scale semiconductor package
KR100668817B1 (en) Method for manufacturing pakage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121004

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee