KR100228776B1 - Apparatus for molding semiconductor chip package - Google Patents
Apparatus for molding semiconductor chip package Download PDFInfo
- Publication number
- KR100228776B1 KR100228776B1 KR1019970008219A KR19970008219A KR100228776B1 KR 100228776 B1 KR100228776 B1 KR 100228776B1 KR 1019970008219 A KR1019970008219 A KR 1019970008219A KR 19970008219 A KR19970008219 A KR 19970008219A KR 100228776 B1 KR100228776 B1 KR 100228776B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- cavity
- molding
- chip package
- runner
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 칩이 실장되고 그 반도체 칩과 전기적으로 연결되는 복수의 리드를 갖는 리드 프레임을 개재하여 성형 수지로 소정의 패키지 형상을 이루도록 하는 캐버티가 형성되어 있으며 그 캐버티로 성형 수지가 주입되는 러너 및 그 러너와 캐버티가 연결되는 부분에 돌출부가 형성되어 있는 상부 금형과 하부 금형을 포함하는 반도체 칩 패키지 몰딩 장치에 있어서, 돌출부가 리드와 접촉되는 부분이 잘려져 나가 있는 부채꼴 형상을 가지고 있으며, 중앙부에 러너로부터 캐버티로 성형 수지가 주입되는 홈이 형성되어 있는 것을 특징으로 하는 반도체 칩 패키지 몰딩 장치를 제공함으로써, 몰딩 금형에서 수지 봉지재의 흐름으로 인하여 발생되는 게이트 부분의 돌출부의 마모를 방지함과 동시에 돌출부와 금형의 열팽창 계수의 차이에 돌출 높이가 변하더라도 리드의 짓눌림을 방지하고 플래시(flash)의 발생을 감소시켜 몰딩 공정의 신뢰성을 높일 수 있을 뿐만 아니라 이후에 진행되는 절단/굴곡 공정 등의 공정 신뢰성을 향상시킬 수 있다.According to the present invention, a cavity is formed to form a predetermined package shape with a molding resin through a lead frame having a plurality of leads in which the semiconductor chip is mounted and electrically connected to the semiconductor chip, and the molding resin is injected into the cavity. In the semiconductor chip package molding apparatus comprising a runner and a upper mold and a lower mold having protrusions formed at portions where the runners and cavities are connected, the protrusions have a fan shape in which the portions in contact with the leads are cut out. The semiconductor chip package molding apparatus is provided with a groove in which a molding resin is injected into the cavity from a runner at a central portion thereof, thereby preventing wear of the protrusion of the gate portion caused by the flow of the resin encapsulant in the molding die. And at the same time the protrusion height on the difference between the thermal expansion coefficient of the protrusion and the mold Even if this is changed, the lead can be prevented from being crushed and the occurrence of flash can be reduced, thereby increasing the reliability of the molding process and improving the process reliability of a subsequent cutting / bending process.
Description
본 발명은 반도체 칩 패키지 몰딩(molding) 장치에 관한 것으로, 더욱 상세하게는 리드 짓눌림이나 수지 봉지재가 새는 것을 방지하는 동시에 금형의 마모를 방지하여 금형의 수명을 연장시킨 트랜스퍼 몰딩(transfer molding)에 이용되는 반도체 칩 패키지 몰딩 장치에 관한 것이다.BACKGROUND OF THE INVENTION Field of the Invention The present invention relates to a semiconductor chip package molding apparatus, and more particularly, to a transfer molding which prevents lead crushing or leaking of a resin encapsulant and at the same time prevents abrasion of a mold to extend the life of the mold. A semiconductor chip package molding apparatus is used.
최근의 전자 기기는 고기능화와 다기능화 및 소형화되고 있는 추세이다. 이에 따라, 반도체 소자는 고집적화, 메모리 용량의 증가, 소비 전력과 신호 처리 속도의 증가, 및 고밀도 실장화되고 있다. 특히, 반도체 소자를 이용하는 전자 기기의 소형화에 따라 실장 밀도가 향상되고 크기가 크게 감소된 박형의 반도체 칩 패키지 개발이 가속화되고 있다. 이러한 추세에 있어서, 반도체 조립 공정 중 반도체 칩의 기능을 외부환경으로부터 보호하기 위한 몰딩 공정의 중요성은 더욱 증대되고 있다.Recently, electronic devices have become increasingly functional, multifunctional, and miniaturized. Accordingly, semiconductor devices have been highly integrated, increased memory capacity, increased power consumption and signal processing speed, and high density mounting. In particular, with the miniaturization of electronic devices using semiconductor devices, development of thin semiconductor chip packages having improved mounting density and greatly reduced in size has been accelerated. In this trend, the importance of the molding process for protecting the function of the semiconductor chip from the external environment during the semiconductor assembly process is increasing.
몰딩 공정은 반도체 칩이 실장되어 와이어 본딩(wire bonding)이 완료된 리드 프레임을 외부환경으로부터 보호하기 위하여 에폭시 성형 수지(epoxy molding compound)와 같은 수지 봉지재로 패키지 몸체를 형성시키는 공정이다. 외부 접속 단자의 역할을 하는 외부 리드가 노출되도록 하여 반도체 칩과 그에 연결된 전기적 연결 부분들을 봉지하는 것이다. 최근의 반도체 소자의 고집적화와 메모리 용량의 증가에 의해 입출력 단자의 수가 증가되어 리드의 구조가 복잡해지고 패키지 몸체를 얇게 형성시켜야 하기 때문에, 몰딩 공정은 보다 향상된 기술을 필요로 하고 있다. 그리고, 몰딩 공정에 사용되는 수지 봉지재는 내열성, 높은 기계적 강도, 몰딩 공정시 금형을 마모시키지 않는 적당한 경도, 양호한 열전도도 및 반도체 칩과의 적은 열팽창 계수차 등의 특성이 요구되어 진다.The molding process is a process of forming a package body with a resin encapsulant such as an epoxy molding compound in order to protect a lead frame in which a semiconductor chip is mounted and wire bonding is completed, from an external environment. The external lead serving as the external connection terminal is exposed to encapsulate the semiconductor chip and the electrical connection parts connected thereto. Due to the recent high integration of semiconductor devices and an increase in memory capacity, the number of input / output terminals has increased, leading to a complicated structure of leads and a thin package body. Therefore, the molding process requires more advanced technology. In addition, the resin encapsulant used in the molding process requires properties such as heat resistance, high mechanical strength, moderate hardness that does not wear a mold during the molding process, good thermal conductivity, and small thermal expansion coefficient difference with a semiconductor chip.
현재, 몰딩 공정은 경제성과 양산성이 뛰어나고 내흡수성이 우수한 에폭시 성형 수지를 사용하는 트랜스퍼 몰딩법이 널리 사용되고 있다. 여기서 수지 봉지재로 사용되는 에폭시 성형 수지는 에폭시 수지가 약 17~19%, 경화제가 약 8~10%, 충전재(silica;SiO2)가 약 70~75%, 그리고 기타 첨가물 수 %정도의 성분으로 이루어지는 것이 일반적이다. 에폭시 성형 수지는 몰딩 공정에 사용되기 전에 운반 및 보관의 용이함 때문에 고체 상태를 갖고 있다. 고체 상태로 되어 있는 에폭시 성형 수지는 몰딩 금형의 캐버티로 직접 주입될 수 없기 때문에 몰딩 장치 내에서 열을 가하여 일정한 점도(gel)상태를 가지게 한 후 주입된다.At present, the molding process has been widely used a transfer molding method using an epoxy molding resin excellent in economics, mass production, and excellent water absorption. Here, the epoxy molding resin used as the resin encapsulation material is about 17-19% epoxy resin, about 8-10% curing agent, about 70-75% filler (SiO 2 ), and about several% other additives. It is generally made of. Epoxy molding resins have a solid state because of their ease of transport and storage before being used in the molding process. Since the epoxy molding resin, which is in a solid state, cannot be directly injected into the cavity of the molding die, it is injected after being heated in a molding apparatus to have a constant viscosity (gel) state.
도 1은 일반적인 반도체 칩 패키지 몰딩 장치의 개략적인 구성도,1 is a schematic configuration diagram of a general semiconductor chip package molding apparatus;
도 2는 캐버티 내에 에폭시 성형 수지가 충전되기 전을 나타낸 상태도,2 is a state diagram showing before the epoxy molding resin is filled in the cavity;
도 3은 종래 기술에 따른 반도체 칩 패키지 몰딩 장치의 피이스의 상부를 나타낸 사시도,3 is a perspective view showing an upper portion of a piece of a semiconductor chip package molding apparatus according to the prior art;
도 4는 반도체 칩 패키지 몰딩 장치의 하부 금형에서 게이트 부분을 나타낸 평면도이다.4 is a plan view illustrating a gate portion of a lower mold of the semiconductor chip package molding apparatus.
도 1과 도2를 참조하면, 트랜스퍼 몰딩법을 적용한 몰딩 장치(100)는 상부 금형(110)과 하부 금형(150)을 이용한다. 상부 금형(110)의 중앙에는 가압 수단인 플런저(plunger;120)로 압력을 가할 수 있도록 포트(pot;130)가 형성되어 있다. 상부 금형(110)과 하부 금형(150)에는 서로 정합되어 반도체 칩 패키지의 형상을 갖도록 상부 캐버티(140)와 하부 캐버티(160)가 상부 금형(110)과 하부 금형(150)에 각각 형성되어 있다. 하부 금형(150)에는 일측이 포트(130)에 연결되고 타측이 하부 캐버티(160)에 연결되는 러너(runner;170)가 형성되어 있다. 러너(170)와 하부 캐버티(160)의 연결부분은 러너(170)의 저면으로부터 상방향으로 돌출된 돌출부(180)가 하부 금형(150)쪽에 형성되어 있다. 상부 금형(110)과 하부 금형(150)이 정합될 때, 상부 캐버티(140)와 하부 캐버티(160)에 의해 형성된 캐버티(190)와 러너(170)의 연결 부분에서 상부 금형(110)과 돌출부(180)가 이루는 통로를 게이트라 한다.1 and 2, the
반도체 칩 패키지 몰딩 장치의 동작을 살펴보기로 하자. 포트(130) 내에서 원통 형상을 지닌 고형(固形)의 에폭시 성형 수지(200)가 고온(약 175~185℃)으로 가열되어 일정한 점도를 갖는 겔 상태로 변화되고, 플런저(120)로 압력을 가하면 에폭시 성형 수지(202)는 겔(gel)상태를 유지하면서 반도체 칩(320)이 실장된 리드 프레임(300)이 있는 캐버티(190)내로 주입된다. 캐버티(190)에 에폭시 성형 수지(202)가 완전히 들어차게 되면 에폭시 성형 수지(200)는 경화되어 패키지 몸체를 형성함으로써 내장된 반도체 칩(320)과 그와의 전기적 연결 부분을 주위 환경으로부터 보호한다.The operation of the semiconductor chip package molding apparatus will now be described. In the
상기한 바와 같이 종래의 몰딩 장치(100)는 에폭시 성형 수지(200)가 하부 금형(150)의 러너(170)를 거쳐 게이트 부위를 지나 캐버티(190)에 주입될 때, 하부 금형(150)의 게이트 부위를 지나감에 따라 발생되는 하부 금형(150)과 결합된 돌출부(180)의 마모를 방지하기 위하여, 도 3에서 나타난 것과 같이 몰딩 금형의 재질보다는 경도가 강하고 내마모성이 우수한 금속 재질의 피이스(210)가 하부 금형(150)의 러너(170)와 캐버티(190) 연결부위에 결합된다. 이 피이스(210)는 보통 원통형으로 이루어져 하부 금형(150)의 관통 구멍에 결합된다. 그런데, 하부 금형(150)과 피이스(210)간의 열팽창의 차이나 설치 오차에 의해 돌출 높이의 변화가 발생한다. 피이스(210)가 정해진 높이 이상으로 돌출될 경우 리드(310)의 짓눌림을 유발시킨다. 이것은 도 4에서와 같이 피이스(210)와 리드 프레임(300)이 접촉되는 부분에서 접촉이 발생되기 때문이다. 정해진 높이 이하로 돌출될 경우 에폭시 성형 수지(200)가 몰딩 금형의 캐버티(190) 뿐만 아니라 리드(310) 표면에까지 형성된다. 이렇게 필요 없는 부위에 형성된 에폭시 성형 수지는 플래시(flash)라 한다. 리드의 짓눌림이나 플래시는 몰딩 공정 이후에 진행되는 공정, 특히 절단/굴곡 공정에서 불량 발생의 원인이 된다.As described above, in the
따라서 본 발명의 목적은 몰딩 금형에서 에폭시 성형 수지의 흐름으로 인하여 발생되는 마모를 방지함과 동시에 리드의 짓눌림이나 플래시의 발생을 방지할 수 있는 반도체 칩 패키지 몰딩 장치를 제공하는 데 있다.Accordingly, an object of the present invention is to provide a semiconductor chip package molding apparatus capable of preventing wear caused by flow of epoxy molding resin in a molding die and at the same time preventing crushing of leads or generation of flash.
도 1은 일반적인 반도체 칩 패키지 몰딩 장치의 개략적인 구성도.1 is a schematic configuration diagram of a general semiconductor chip package molding apparatus.
도 2는 캐버티 내에 에폭시 성형 수지가 충전되기 전을 나타낸 상태도.2 is a state diagram showing before the epoxy molding resin is filled in the cavity.
도 3은 종래 기술에 따른 반도체 칩 패키지 몰딩 장치의 피이스(piece)의 상부를 나타낸 사시도.3 is a perspective view showing a top of a piece of a semiconductor chip package molding apparatus according to the prior art;
도 4는 반도체 칩 패키지 몰딩 장치의 하부 금형에서 게이트 부분을 나타낸 평면도.4 is a plan view illustrating a gate portion of a lower mold of the semiconductor chip package molding apparatus.
도 5는 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 개략적인 단면도.5 is a schematic cross-sectional view of a semiconductor chip package molding apparatus according to the present invention.
도 6은 본 발명에 따른 반도체 칩 패키지 몰딩 장치에 사용되는 피이스를 나타낸 사시도.6 is a perspective view showing a piece used in the semiconductor chip package molding apparatus according to the present invention.
도 7은 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 하부 금형의 일부를 나타낸 평면도.7 is a plan view showing a part of the lower mold of the semiconductor chip package molding apparatus according to the present invention.
도 8은 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 캐버티 부분을 나타낸 단면도.8 is a cross-sectional view showing a cavity portion of the semiconductor chip package molding apparatus according to the present invention.
< 도면의 주요 부분에 대한 부호의 설명><Description of the reference numerals for the main parts of the drawings>
10,100 : 반도체 칩 패키지 몰딩 장치 11,110 : 상부 금형10,100: semiconductor chip package molding device 11110: upper mold
12,120 : 플런저 13,130 : 포트(pot)12,120: Plunger 13,130: Pot
14,140 : 상부 캐버티 15,150 : 하부 금형14,140: upper cavity 15,150: lower mold
16,160 : 하부 캐버티 17,170 : 러너(runner)16,160: Lower cavity 17,170: Runner
18,180 : 돌출부 19,190 : 캐버티18,180: projection 19,190: cavity
20,200 : 에폭시 성형 수지 21,210 : 피이스20,200: epoxy molding resin 21,210: piece
22, 212 : 홈 23 : 상단부22, 212: groove 23: upper portion
24 : 중단부 30,300 : 리드 프레임24: stop 30,300: lead frame
31,310 : 리드 32,320 : 반도체 칩31,310: Lead 32,320: Semiconductor chip
40 : 게이트40: gate
상기 목적을 달성하기 위한 본 발명에 따른 반도체 칩 패키지 몰딩 장치는 반도체 칩이 실장되고 그 반도체 칩과 전기적으로 연결되는 복수의 리드를 갖는 리드 프레임을 개재하여 성형 수지로 소정의 패키지 형상을 이루도록 하는 캐버티가 형성되어 있으며 그 캐버티로 성형 수지가 주입되는 러너 및 그 러너와 캐버티가 연결되는 부분에 돌출부가 형성되어 있는 상부 금형과 하부 금형을 포함하는 반도체 칩 패키지 몰딩 장치에 있어서, 돌출부가 리드와 접촉되는 부분이 잘려져 나가 있는 부채꼴 형상을 가지고 있으며, 중앙부에 러너로부터 캐버티로 성형 수지가 주입되는 홈이 형성되어 있는 것을 특징으로 한다.The semiconductor chip package molding apparatus according to the present invention for achieving the above object is to form a predetermined package shape with a molding resin via a lead frame having a plurality of leads in which the semiconductor chip is mounted and electrically connected to the semiconductor chip. A semiconductor chip package molding apparatus including a runner having a vertex formed therein, and a runner into which a molding resin is injected into the cavity, and an upper mold and a lower mold having protrusions formed at a portion where the runner and the cavity are connected. It has a fan-shaped shape in which the part in contact with the cut-out is cut, characterized in that the groove in which the molding resin is injected into the cavity from the runner is formed in the center.
이하 첨부 도면을 참조하여 본 발명에 따른 반도체 칩 패키지 몰딩 장치를 보다 상세하게 설명하고자 한다.Hereinafter, a semiconductor chip package molding apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 개략적인 단면도,5 is a schematic cross-sectional view of a semiconductor chip package molding apparatus according to the present invention;
도 6은 본 발명에 따른 반도체 칩 패키지 몰딩 장치에 사용되는 피이스를 나타낸 사시도이다.6 is a perspective view showing a piece used in the semiconductor chip package molding apparatus according to the present invention.
도 5와 도 6을 참조하면, 반도체 칩 패키지 몰딩 장치(10)는 기본적으로 상부 캐버티(14)가 형성되어 있는 상부 금형(11)과 하부 캐버티(16)가 형성되어 있는 하부 금형(15)을 갖고 있다. 상부 금형(11)과 하부 금형(15)이 정합되면 상부 캐버티(14)와 하부 캐버티(16)가 패키지 형상을 결정 짓는 캐버티(19)를 형성하게 된다. 상부 금형(11)의 중앙에는 포트(13)가 형성되어 있다. 그리고, 하부 금형(15)의 상면에는 캐버티(19)와 연결되는 홈의 형태인 러너(17)가 형성되어 있다. 일정한 온도, 보통 170~180℃를 유지하고 있는 상부 금형(11)과 하부 금형(15)이 정합되고 가압 수단인 플런저(12)가 포트(13)내에서 하강운동하게 되면 에폭시 성형 수지(20)와 같은 수지 봉지재가 겔 상태가 되어 러너(17)를 따라 흘러서 캐버티(19)로 흘러 들어가게 된다. 이 에폭시 성형 수지(20)가 경화되면 반도체 칩(32)과 그 전기적 연결 부분들이 봉지되는 것이다.5 and 6, the semiconductor chip
에폭시 성형 수지(20)가 흐르는 러너(17)의 말단부분의 하부 캐버티(16)와의 연결부분은 하부 금형(15)의 상면보다는 낮은 위치가 되고 러너(17)의 저면보다 돌출되도록 돌출부(18)가 형성되어 있다. 이 돌출부(18)는 에폭시 성형 수지(20)가 흐를 때 리드 프레임(32)을 중심으로 상부와 하부에 균형있게 충전시켜주기 위한 것이다. 즉, 돌출부(18)는 러너(17)의 바닥면과 일정한 경사각을 이루고 있어서 충전되는 에폭시 성형 수지(20)가 상부 캐버티(14)와 하부 캐버티(16)에 균형있게 충전을 가능하게 한다. 에폭시 성형 수지(20)가 캐버티(19)로 흘러 들어가기 전에 에폭시 성형 수지(20)의 유속으로 돌출부(18)에 집중적으로 마찰이 발생하게 된다. 이러한 마찰로 인하여 돌출부(18)가 마모되면 불완전 성형이나 절단/굴곡 불량 등, 이미 언급한 바와 같이 공정의 진행에 영향을 미치게 된다. 이러한 돌출부(18)의 마모를 방지하기 위하여 본 발명에 따른 반도체 칩 패키지 몰딩 장치(10)는 돌출부(18)로 도 6에서와 같은 피이스를 사용하고, 그 재질을 몰딩 금형보다 경도가 강하고 내마모성이 우수한 재질의 것을 사용한다. 예컨대, 텅스텐 카바이드를 사용할 수 있다. 하부 금형(15)에 피이스(21)가 삽입될 수 있는 구멍을 형성시켜 주고, 그 구멍에 피이스(21)를 결합시켜 돌출부(18)를 형성시킬 수 있다. 에폭시 성형 수지(20)가 집중적으로 마찰하게 되는 하부 금형(11) 부분에 피이스(21)가 결합되어 에폭시 성형 수지(20)와의 마찰에도 크게 영향을 받지 않는다.The
피이스(21)는 도 6에서와 같이 상단부(23)가 부채꼴 형상을 갖고 있다. 종래와는 달리 원통형의 피이스에서 상단부(23)의 양쪽 가장자리 부분이 잘라져 나간 형상이다. 피이스(21)의 상단부(21) 중앙에는 일정한 경사각을 갖도록 하여 비스듬히 홈(22)이 형성되어 있고, 이 홈(22)이 러너(17)와 캐버티(19)를 연결시켜 주는 통로가 된다. 하부 금형(15)에 삽입되는 상단부(23)와 중단부(24)는 결합과 분리가 용이하도록 원통형으로 되어 있으며, 상단부(23)와 중단부(24)가 단차를 갖고 있어서 결합이 용이하다. 피이스(21)에 형성된 홈(22)은 러너(17)쪽이 넓고 캐버티(19)쪽이 좁게 되어 있어서 러너(17)를 거친 에폭시 성형 수지(20)가 빠른 속도로 캐버티(19) 내로 주입될 수 있도록 되어 있다.In the
보통, 피이스(21)의 재질과 하부 금형(15)의 재질이 다르기 때문에 열팽창 계수의 차이가 있다. 몰딩 금형의 설계와 제작은 상온에서 이루어지고 몰딩 공정은 약 170~180℃에서 이루어지기 때문에 돌출부(18)와 하부 금형(15)의 열팽창의 차이로 인하여 정해진 돌출 높이를 갖도록 하기가 어렵다. 만일, 피이스(21)가 하부 금형(15)의 상면보다 높으면 리드 짓눌림이 발생되고, 낮으면 에폭시 성형 수지(20)가 새는 문제점이 발생된다. 그러나, 본 발명에서는 피이스(21)가 러너(17)와 캐버티(19)에 노출되는 부분에서 리드(31)와의 접촉이 예상되는 부분을 제거한 부채꼴 형상을 갖도록 하여 돌출부(18)가 하부 금형(14)의 상면보다 높아지더라도 리드(31)를 누르지 않도록 하고 있다.Usually, since the material of the
도 7은 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 하부 금형의 일부를 나타낸 평면도이고,7 is a plan view showing a part of the lower mold of the semiconductor chip package molding apparatus according to the present invention,
도 8은 본 발명에 따른 반도체 칩 패키지 몰딩 장치의 캐버티 부분을 나타낸 단면도이다.8 is a cross-sectional view showing a cavity portion of the semiconductor chip package molding apparatus according to the present invention.
도 7과 도 8을 참조하면, 하부 금형(15)에 탑재되는 리드 프레임의 리드 부분과 접촉이 없는 부채꼴 형상의 피이스(21)가 하부 캐버티(16)의 모서리 부분에 결합되어 있다. 피이스(21)가 리드 프레임의 리드와 접촉되는 부분이 없기 때문에 몰딩 금형이 소정의 온도로 가온될 때 피이스(21)와 하부 금형(15)의 열팽창의 차이에 의해 정해진 돌출 높이보다 더 크게 돌출될 경우에도 리드(31)를 누르지 않게 된다. 또한, 리드(31)쪽으로 에폭시 성형 수지가 새는 것을 방지하여 플래시의 발생을 감소시킬 수 있다. 따라서, 에폭시 성형 수지로 패키지 몸체를 형성하는 몰딩 공정이 양호하게 진행될 수 있다.7 and 8, the fan-shaped
상기한 본 발명에 따른 반도체 칩 패키지 몰딩 장치에서는 피이스가 상단부만 부채꼴 형상인 것을 소개하였으나, 본 발명의 중심 사상을 벗어나지 않는 범위 내에서 여러 가지 형태로 변형 실시가 가능하다. 그리고, 피이스는 하부 금형에 결합되는 것을 설명하였으나, 상부 금형에 돌출부가 필요하다면 상부 금형에 피이스를 결합시킬 수 있다.In the above-described semiconductor chip package molding apparatus according to the present invention, it is introduced that the piece has a fan shape only at the upper end, but may be modified in various forms without departing from the central idea of the present invention. And, while the piece has been described as being coupled to the lower mold, if the protrusion is required in the upper mold may be coupled to the upper mold.
이상과 같은 본 발명에 의한 반도체 칩 패키지 몰딩 장치의 구조에 따르면, 몰딩 금형에서 수지 봉지재의 흐름으로 인하여 발생되는 게이트 부분의 돌출부의 마모를 방지함과 동시에 돌출부와 금형의 열팽창 계수의 차이에 돌출 높이가 변하더라도 리드의 짓눌림을 방지하고 플래시의 발생을 감소시켜 몰딩 공정의 신뢰성을 높일 수 있을 뿐만 아니라 이후에 진행되는 절단/굴곡 공정 등의 공정 신뢰성을 향상시킬 수 있다. 물론, 마모가 발생되더라도 간단한 교체 작업을 통하여 쉽게 교체할 수 있어서, 반도체 칩 패키지 몰딩 장치의 편리성 및 경제성을 향상시킬 수 있는 이점(利點)이 있다.According to the structure of the semiconductor chip package molding apparatus according to the present invention as described above, while preventing the wear of the protrusion of the gate portion caused by the flow of the resin encapsulant in the molding die, the height of the protrusion in the difference between the thermal expansion coefficient of the protrusion and the mold Even if it is changed, it can prevent the lead from being crushed and reduce the occurrence of flash to increase the reliability of the molding process, and can also improve the process reliability such as the subsequent cutting / bending process. Of course, even if wear occurs, it can be easily replaced by a simple replacement operation, there is an advantage that can improve the convenience and economy of the semiconductor chip package molding device.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970008219A KR100228776B1 (en) | 1997-03-12 | 1997-03-12 | Apparatus for molding semiconductor chip package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970008219A KR100228776B1 (en) | 1997-03-12 | 1997-03-12 | Apparatus for molding semiconductor chip package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980073101A KR19980073101A (en) | 1998-11-05 |
KR100228776B1 true KR100228776B1 (en) | 1999-11-01 |
Family
ID=19499412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970008219A KR100228776B1 (en) | 1997-03-12 | 1997-03-12 | Apparatus for molding semiconductor chip package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100228776B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254136A (en) * | 1990-03-02 | 1991-11-13 | Matsumura Seisakusho:Kk | Semiconductor sealing die |
JPH08148517A (en) * | 1994-11-21 | 1996-06-07 | Rohm Co Ltd | Semiconductor device |
-
1997
- 1997-03-12 KR KR1019970008219A patent/KR100228776B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03254136A (en) * | 1990-03-02 | 1991-11-13 | Matsumura Seisakusho:Kk | Semiconductor sealing die |
JPH08148517A (en) * | 1994-11-21 | 1996-06-07 | Rohm Co Ltd | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR19980073101A (en) | 1998-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7382045B2 (en) | IC card and method of manufacturing the same | |
US6627976B1 (en) | Leadframe for semiconductor package and mold for molding the same | |
JP4108701B2 (en) | IC card manufacturing method | |
KR20050031877A (en) | Semiconductor device and its manufacturing method | |
KR200309906Y1 (en) | lead frame for fabricating semiconductor package | |
JPH10178030A (en) | Method for manufacturing resin sealed semiconductor device | |
US6743706B2 (en) | Integrated circuit package configuration having an encapsulating body with a flanged portion and an encapsulating mold for molding the encapsulating body | |
KR100228776B1 (en) | Apparatus for molding semiconductor chip package | |
JPH10326800A (en) | Manufacture of semiconductor device and mold for semiconductor manufacturing device | |
JP2003115505A (en) | Method for manufacturing resin-sealed semiconductor device | |
JP2576018B2 (en) | Resin tablet for semiconductor encapsulation | |
JPS61115342A (en) | Resin tablet for sealing semiconductor | |
KR100199292B1 (en) | Semiconductor chip package molding apparatus | |
KR200202053Y1 (en) | Cull block structure of molding die for semiconductor device package | |
KR100298688B1 (en) | Air Vent Structure of Mold Mold for Semiconductor Package Manufacturing | |
JP2004087673A (en) | Resin-sealed type semiconductor device | |
KR100518911B1 (en) | Gate structure for molding die | |
JPS6029227B2 (en) | lead frame | |
KR100608356B1 (en) | method for molding a semiconductor chip package | |
JP2004087672A (en) | Resin-sealed type semiconductor device and its manufacturing method | |
KR200245728Y1 (en) | Lead Frames for Semiconductor Packages | |
JPH04277660A (en) | Integrated circuit package | |
KR0134812Y1 (en) | Gate structure for void prevention of semiconductor mold gold type | |
KR20010001886U (en) | plunger for molding process in fabrication of semiconductor package | |
JPH0210572B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070801 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |