KR100228754B1 - 고주파 증폭 집적-회로 장치 - Google Patents
고주파 증폭 집적-회로 장치 Download PDFInfo
- Publication number
- KR100228754B1 KR100228754B1 KR1019960048604A KR19960048604A KR100228754B1 KR 100228754 B1 KR100228754 B1 KR 100228754B1 KR 1019960048604 A KR1019960048604 A KR 1019960048604A KR 19960048604 A KR19960048604 A KR 19960048604A KR 100228754 B1 KR100228754 B1 KR 100228754B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- circuit device
- integrated circuit
- electrodes
- source electrode
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 230000003321 amplification Effects 0.000 claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 12
- 239000004020 conductor Substances 0.000 claims description 75
- 230000005669 field effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Abstract
본 발명은 이전 기술의 장치와 비교하여 이득의 차이를 줄이면서, 저가로 제조 가능한 고주파 증폭 집적-회로 장치에 관한 것이다. 고주파 증폭 집적-회로 장치는 반도체 기판; 및 반도체 기판에 형성되어 복수 개의 제 1 전극, 복수 개의 제 2 전극, 및 적어도 하나의 제 3 전극을 가지며, 복수 개의 제 2 전극에 입력된 고주파 신호는 트랜지스터에 의해 증폭되어 제 3 전극으로부터 출력되고, 복수 개의 제 1 전극 중에서 적어도 두 개의 제 1 전극은 커패시터를 통해 접지되고, 두 커패시터의 정전 용량값은 상호 다른 값으로 설정되는 트랜지스터를 포함한다.
Description
본 발명은 반도체 기판 상에 형성된 고주파 증폭 집적-회로 장치에 관한 것이다.
최근에는, 마이크로파 및 밀리미터파를 광범위하게 사용하게 되었다. 또한, 모놀리틱 IC의 고주파 회로를 형성하도록 진행되어 소형화와 경량화를 달성하고 있다. 이상의 상황하에, 활발한 연구가 진행되어 MMIC와 마찬가지로 이용하기에 적합한 고주파 증폭 집적-회로 장치가 개발되고 있다.
도 5는 모체 기판(100)의 최상면에 실장된 종래의 고주파 증폭 집적-회로 장치의 구성을 나타내는 평면도이다. 도 5의 고주파 증폭 집적-회로 장치(92)는 접지 도체가 형성된 바닥면 상의 반도체 기판 최상면에 전계-효과 트랜지스터(1), 인덕터(41), 소용돌이 인덕터(142, 51, 및 52), 커패시터(31), 및 자기-바이어스 저항(21)을 포함한다. 고주파 증폭 집적 회로 장치(92)는 하술되는 바와 같이 형성된다.
도 5에서 도시되는 바와 같이, 게이트 전극(11), 드레인 전극(12), 및 소스 전극(13)을 포함하는 전계-효과 트랜지스터(1)는 GaAs 등으로 만들어진 반도체 기판의 최상면에 형성된다. 여기서, 상기 게이트 전극(11)은 제 1 게이트 전극(11a), 제 2 게이트 전극(11b), 제 3 게이트 전극(11c), 제 4 게이트 전극(11d), 및 게이트 전극 단자(11t)로 형성된다. 상기 드레인 전극(12)은 제 1 드레인 전극(12a), 제 2 드레인 전극(12b), 및 드레인 전극 단자(12t)로 형성된다. 상기 소스 전극(13)은 제 1 소스 전극(13a), 제 2 소스 전극(13b), 제 3 소스 전극(13c), 접속 전극(13s), 및 접속부(13t1)로 형성된다. 각각의 상기 소자는 하술되듯이 위치되도록 형성된다. 여기서, 접속부(13t1)는 제 3 소스 전극(13c)과 접속 도체(14a) 사이의 경계 부분이다.
보다 상세하게는, 제 1 게이트 전극(11a)은 제 1 소스 전극(13a)과 제 1 드레인 전극(12a) 사이에 위치된다. 제 2 게이트 전극(11b)은 제 1 드레인 전극(12a)과 제 2 소스 전극(13b) 사이에 위치된다. 제 3 게이트 전극(11c)은 제 2 소스 전극(13b)과 제 2 드레인 전극(12b) 사이에 위치된다. 제 4 게이트 전극(11d)은 제 2 드레인 전극(12b)과 제 3 소스 전극(13c) 사이에 위치된다.
인덕터(41)는 반도체 기판(10)의 최상면에 형성된 스트립 전극으로 형성되며, 인덕터의 한쪽 끝은 전계-효과 트랜지스터(1)에 있는 게이트 전극(11)의 게이트 전극 단자(11t)에 접속되고, 인덕터의 다른 쪽 끝은 반도체 기판(10)의 최상면에 실질적으로 사각의 형태로 형성된 단자 도체(71)에 접속되어 있다. 상기 단자 도체(71)는 본딩 와이어(bonding wire)(61)에 의해서 모체 기판(100)의 최상면에 형성된 입력 단자(101)에 접속된다. 여기서, 접지 단자는 반도체 기판(10)의 바닥면에 형성된다. 소용돌이 인덕터(142)는 반도체 기판(10)의 최상면에 소용돌이 형태로 형성된 스트립 전극을 가지며, 소용돌이 인덕터의 한쪽 끝은 단자 도체(71)에 접속되고, 다른 쪽 끝은 반도체 기판(10)의 최상면에 실질적으로 사각의 형태로 형성된 단자 도체(74)에 접속되어 있다. 상기 단자 도체(74)는 본딩 와이어(66)에 의해서 모체 기판(100)의 최상면에 형성된 접지 도체(103)에 접속된다.
소용돌이 인덕터(51)는 반도체 기판(10)의 최상면에 소용돌이 형태로 형성된 스트립 전극으로 형성되며, 소용돌이 인덕터의 한쪽 끝은 전계-효과 트랜지스터(1)에 있는 드레인 전극(12)의 드레인 전극 단자(12t)에 접속되고, 다른 쪽 끝은 실질적으로 반도체 기판(10)의 최상면에 사각의 형태로 형성된 단자 도체(72)에 접속되어 있다. 상기 단자 도체(72)는 본딩 와이어(63)에 의해 모체 기판(100)의 최상면에 형성된 출력 단자(102)에 접속된다. 소용돌이 인덕터(52)는 반도체 기판(10)의 최상면에 소용돌이 형태로 형성된 스트립 전극으로 형성되며, 소용돌이 인덕터의 한쪽 끝은 단자 도체(72)에 접속되고, 다른 쪽 끝은 반도체 기판(10)의 최상면에 실질적으로 사각의 형태로 형성된 단자 도체(73)에 접속되어 있다. 상기 단자 도체(73)는 본딩 와이어(64)에 의해 모체 기판(100)의 바닥면에 형성된 접지 도체(103)에 접속된다.
커패시터(31)는 접속 도체(14a)와 접지 도체(81) 사이의 위치에서 형성된다. 자기-바이어스 저항(21)은 접속 도체(14a)와 접지 도체(81) 사이의 위치에서 형성된다. 접지 도체(81)는 본딩 와이어(65)에 의해 모체 기판(100)의 접지 도체(103)에 접속된다. 이의 결과로, 제 3 소스 전극(13c)은 커패시터(31)와 자기-바이어스 저항(21)의 병렬 회로를 통해 접지된다.
도 6은 도 5의 고주파 증폭 집적-회로 장치의 회로도이다. 상술되는 바와 같이 구성된 종래의 고주파 증폭 집적-회로 장치(92)에서, 본딩 와이어(61, 63, 64, 65, 및 66)는 고 주파수에서 인덕터로서 작용을 한다. 따라서, 종래의 고주파 증폭 장치 집적-회로 장치(92)에서, 인덕터(41), 소용돌이 인덕터(142, 51, 및 52), 및 커패시터(31) 각각의 값은 소정의 주파수에서 본딩 와이어(61, 63, 64, 65, 및 66)의 인덕턴스 값을 고려함으로써 요구되는 이득을 갖도록 설정된다.
도 7은 인덕터(41), 소용돌이 인덕터(51, 52, 및 142), 및 커패시터(31)의 값이 설정되고 본딩 와이어(61, 63, 64, 65, 및 66)의 길이(L)가 하술되는 바와 같이 변화되는 경우, 출력단 반사 계수 및 이득의 주파수 특성을 도시하는 그래프이다.
(1) 인덕터(41)의 인덕턴스 값 = 0.48 nH,
(2) 소용돌이 인덕터(142)의 인덕턴스 값 = 1.3 nH,
(3) 소용돌이 인덕터(51)의 인덕턴스 값 = 0.65 nH,
(4) 소용돌이 인덕터(52)의 인덕턴스 값 = 1.2 nH,
(5) 커패시터(31)의 정전 용량값 = 3 pF,
(6) 자기-바이어스 저항(21)의 저항값 = 50 ohm
여기서, 본딩 와이어(61, 63, 64, 65, 및 66)의 길이(L)는 240㎛, 300㎛, 및 360㎛의 값으로 설정되고, 출력단 반사 계수 및 이득의 주파수 특성은 각각의 경우에 대해 나타난다. 도 7에서 나타나듯이, 10㎓의 주파수에서는 약 7㏈의 이득이 있다. 즉, 상술되는 바와 같이 구성된 종래의 고주파 증폭 집적-회로 장치(92)는 소정의 주파수를 갖는 입력 고주파 신호를 증폭하고, 상기 증폭된 신호를 출력한다.
그러나, 종래의 고주파 증폭 집적-회로 장치(92)가 10 ㎓를 초과하는 주파수에서 작동하는 경우, 문제점이 있다.
예를 들어, 고주파 증폭 집적-회로 장치(92)는 본딩 와이어(61, 63, 64, 65, 및 66)의 길이(L)의 편차로 인해 생긴 인덕턴스 값의 편차에 의해 크게 영향을 받는다. 따라서, 고주파 증폭 집적-회로 장치(92)가 모체 기판(100)에 실장되는 경우, 이득의 편차는 소정의 주파수에서 증가된다. 또한, 몇몇의 경우에서, 본딩 와이어(61, 63, 64, 65, 및 66)의 인덕턴스 값의 이러한 편차는 기생 발진을 발생시켜, 증폭 작용이 불안정하게 되도록 한다. 이의 결과로, 대량 생산시에 생산량이 감소되고, 제조 비용이 증가되므로, 고주파 증폭 집적-회로 장치(92)는 저가에서 제조될 수 없는 문제점이 발생한다.
본 발명의 목적은 상술한 문제점을 해결하고, 이득의 편차를 감소시켜 이전 기술의 장치 보다 더 저가로 제조 가능한 고주파 증폭 집적-회로 장치를 제공하는 것이다.
본 발명의 하나의 양태에 따른 고주파 증폭 집적-회로 장치는 반도체 기판; 및 반도체 기판 상에 형성되어 복수 개의 제 1 전극, 복수 개의 제 2 전극, 및 적어도 하나의 제 3 전극을 가지며, 복수 개의 제 2 전극에 입력된 고주파 신호를 증폭하고 제 3 전극으로부터 증폭된 신호를 출력하며, 복수 개의 제 1 전극 중에서 적어도 두 개의 제 1 전극은 커패시터를 통해 각각 접지된 트랜지스터를 포함한다.
본 발명의 다른 관점에 따르면, 상기 고주파 증폭 집적-회로 장치는 반도체 기판 상에 형성되고 적어도 두 개의 제 1 전극이 커패시터를 통해 각각 접속되며, 반도체 기판의 외부에서 서로 접속되어진 적어도 두 개의 접지 도체를 더 포함한다.
두 커패시터의 정전 용량값은 커패시터의 상기 용량이 다른 커패시터의 3 내지 50 배 범위의 크기 값으로 설정되어진 상호 다른 값으로 바람직하게 설정된다.
본 발명의 다른 관점에 따르면, 고주파 증폭 집적-회로 장치는 모체 기판에 제공되며, 복수 개의 제 1 전극에 접속된 제 1 단자 및 제 3 전극에 접속된 제 2 단자를 포함하며, 여기서 제 1 단자, 제 2 단자, 및 접지 도체 중의 적어도 두 개는 본딩 와이어에 의해 모체 기판 상에 형성된 단자에 각각 접속된다.
본 발명의 상술한 목적, 관점, 및 새로운 특성은 도면과 관련하여 나타나는 경우, 하기의 상세한 설명으로부터 더욱 명백해질 것이다.
도 1은 본 발명의 양태에 따른 모체 기판(100) 상에 실장된 고주파 증폭 집적-회로 장치(91)의 평면도이다.
도 2는 도 1의 A-A' 선을 따라 절단된 단면도이다.
도 3은 도 1의 고주파 증폭 집적-회로 장치(91)의 회로도이다.
도 4는 도 1의 고주파 증폭 집적-회로 장치의 출력단 반사 계수 및 이득의 주파수 특성을 도시하는 그래프이다.
도 5는 종래의 고주파 증폭 집적-회로 장치(92)의 평면도이다.
도 6은 도 5의 고주파 증폭 집적-회로 장치(92)의 회로도이다.
도 7은 도 5의 고주파 증폭 집적-회로 장치(92)의 출력단 반사 계수 및 이득의 주파수 특성을 도시하는 그래프이다.
<도면의 주요 부호에 대한 설명>
1 : 전계 효과 트랜지스터
10 : 반도체 기판 11 : 게이트 전극
11a : 제 1 게이트 전극 11b : 제 2 게이트 전극
11c : 제 3 게이트 전극 11d : 제 4 게이트 전극
11t : 게이트 전극 단자 12 : 드레인 전극
12a : 제 1 드레인 전극 12b : 제 2 드레인 전극
12t : 드레인 전극 단자 13 : 소스 전극
13a : 제 1 소스 전극 13a : 제 2 소스 전극
13b : 제 2 소스 전극 13c : 제 3 소스 전극
13t1, 13t2: 접속부 21 : 자기-바이어스 저항
31, 32 : 커패시터 41, 42 : 인덕터
51, 52 : 소용돌이 인덕터
61, 62, 63, 64, 65, 66 : 본딩 와이어
71, 72, 73, 74 : 단자 도체
81, 82, 103, 104 : 접지 도체
100 : 모체 기판
101 : 입력 단자
102 : 출력 단자
도 1은 본 발명의 양태에 따른 모체 기판(100)의 최상면에 실장된 고주파 증폭 집적-회로 장치(91)의 구성을 도시하는 평면도이다. 고주파 증폭 집적-회로 장치(91)의 특성은 도 5의 이전 기술과 비교해서 커패시터(32)가 제 1 소스 전극(13a)과 접지 도체(82) 사이에 접속된 것이다. 본 발명의 양태의 구성은 도 1 및 도 2를 참조하여 하기에 상세하게 설명될 것이다. 도 1은 상기 장치의 평면도이고, 도 2는 도 1의 A-A' 선을 따라 절단된 단면도이다.
도 1의 고주파 증폭 집적-회로 장치(91)에서, 전계-효과 트랜지스터(1)는 GaAs로 만들어진 반도체 기판(10)의 능동층(15) 상에 형성된다. 여기서, 접지 도체(도시 안됨)는 반도체 기판(10)의 바닥면에 형성된다. 또한, 전계-효과 트랜지스터(1)는 게이트 전극(11), 드레인 전극(12), 및 소스 전극(13)을 포함한다. 상기 게이트 전극(11)은 제 1 게이트 전극(11a), 제 2 게이트 전극(11b), 제 3 게이트 전극(11c), 제 4 게이트 전극(11d), 및 게이트 전극 단자(11t)로 형성된다. 상기 드레인 전극(12)은 제 1 드레인 전극(12a), 제 2 드레인 전극(12b), 및 드레인 전극 단자(12t)로 형성된다. 상기 소스 전극(13)은 제 1 소스 전극(13a), 제 2 소스 전극(13b), 제 3 소스 전극(13c), 및 접속 전극(13s)으로 형성된다. 상기 각각의 소자는 하술되듯이 위치되도록 형성된다.
보다 상세하게는, 제 1 게이트 전극(11a), 제 2 게이트 전극(11b), 제 3 게이트 전극(11c)은 서로 병렬로 되도록 단계적으로 제공된다. 상기 제 1 전극(11a)은 제 1 소스 전극(13a)과 제 1 드레인 전극(12a)으로부터 소정의 간격을 가지며 제 1 소스 전극(13a)과 제 1 드레인 전극(12a) 사이에 위치된다. 상기 제 2 게이트 전극(11b)은 제 1 드레인 전극(12a)과 제 2 소스 전극(13b)으로부터 소정의 간격을 가지며 제 1 드레인 전극(12a)과 제 2 소스 전극(13b) 사이에 위치된다. 상기 제 3 게이트 전극(11c)은 제 2 소스 전극(13b)과 제 2 드레인 전극(12b)으로부터 소정의 간격을 가지며 제 2 소스 전극(13b)과 제 2 드레인 전극(12b) 사이에 위치된다. 상기 제 4 게이트 전극(11d)은 제 2 드레인 전극(12b)과 제 3 소스 전극(13c)으로부터 소정의 간격을 가지며 제 2 드레인 전극(12b)과 제 3 소스 전극(12b) 사이에 위치된다. 따라서, 제 1 게이트 전극(11a), 제 2 게이트 전극(11b), 제 3 게이트 전극(11c), 제 1 소스 전극(13a), 제 2 소스 전극(13b), 제 3 소스 전극(13c), 제 1 드레인 전극(12a), 및 제 2 드레인 전극(12b)은 서로 병렬로 되도록 형성된다.
여기서, 제 1 게이트 전극(11a), 제 2 게이트 전극(11b), 제 3 게이트 전극(11c), 및 제 4 게이트 전극(11d)은 게이트 전극 단자(11t)에 각각 접속된다. 제 1 드레인 전극(12a)과 제 2 드레인 전극(12b)은 드레인 전극 단자(12t)에 각각 접속된다. 제 1 소스 전극(13a), 제 2 소스 전극(13b), 및 제 3 소스 전극(13c)은 접속 전극(13s)에 각각 접속된다. 제 1 양태에서, 전계-효과 트랜지스터(1)의 게이트 길이는 0.5㎜, 게이트 폭은 200㎜로 설정된다. 접속부(13t1)는 제 3 소스 전극(13c)과 접속 도체(14a) 사이의 경계 부분이다. 접속부(13t2)는 제 1 소스 전극(13a)과 접속 도체(14b) 사이의 경계 부분이다. 따라서, 소스 전극(13)은 접속부(13t1)를 통해 접속 도체(14a)에 접속되고, 접속부(13t2)를 통해 접속 도체(14b)에 접속된다.
인덕터(41)는 반도체 기판(10)의 최상면에 형성된 스트립 전극으로 형성되고, 인덕터의 한쪽 끝은 게이트 전극 단자(11t)를 통해 각각 제 1 게이트 전극(11a), 제 2 게이트 전극(11b), 제 3 게이트 전극(11c), 및 제 4 게이트 전극(11d)에 접속되며, 인덕터의 다른 쪽 끝은 반도체 기판(10)의 최상면에 실질적으로 사각의 형태로 형성된 단자 도체(71)에 접속된다.
상기 단자 도체(71)는 본딩 와이어(61)에 의해 모체 기판(100)의 최상면에 형성된 입력 단자(101)에 접속된다. 여기서, 모체 기판(100)은 알루미나, 수지 등으로 만들어진다. 접지 도체는 모체 기판(100)의 바닥면에 형성된다.
고주파 증폭 집적-회로 장치(91)는 모체 기판(100)의 최상면의 소정의 위치에서 실장되고, 고주파 발진기 등은 다른 부분에서 형성된다. 따라서, 예를 들어, 고주파 수신 회로 등이 형성된다. 이러한 경우에, 고주파 증폭 집적-회로 장치(91)는 예를 들어, 가열 등에 의해 반도체 기판(10)의 바닥면에 형성된 접지 도체를 모체 기판(100)의 최상면에 형성된 도체막에 접합시킴으로써 모체 기판(100)의 최상면에 접착된다.
인덕터(42)는 반도체 기판(10)의 최상면에 스트립 전극으로 형성되며, 인덕터의 한쪽 끝은 단자 도체(71)에 접속되고, 인덕터의 다른 쪽 끝은 반도체 기판(10)의 최상면에 실질적으로 사각의 형태로 형성된 단자 도체(74)에 접속되어 있다. 상기 단자 도체(74)는 본딩 와이어(66)에 의해서 모체 기판(100)의 최상면에 형성된 접지 도체(103)에 접속된다.
소용돌이 인덕터(51)는 반도체 기판(10)의 최상면에 소용돌이 형태로 형성된 스트립 전극으로 형성되며, 소용돌이 인덕터의 한쪽 끝은 드레인 전극 단자(12t)를 통해 제 1 드레인 전극(12a) 및 제 2 드레인 전극(12b)에 접속되고, 소용돌이 인덕터의 다른 쪽 끝은 반도체 기판(10)의 최상면에 실질적으로 사각의 형태로 형성된 단자 도체(72)에 접속되어진다. 상기 단자 도체(72)는 본딩 와이어(63)에 의해서 모체 기판(100)의 최상면에 형성된 출력 단자(102)에 접속된다. 소용돌이 인덕터(52)는 반도체 기판(10)의 최상면에 소용돌이 형태로 형성된 스트립 전극으로 형성되며, 소용돌이 인덕터의 한쪽 끝은 단자 도체(72)에 접속되고, 소용돌이 인덕터의 다른 쪽 끝은 반도체 기판(10)의 최상면에 실질적으로 사각의 형태로 형성된 단자 도체(73)에 접속되어진다. 상기 단자 도체(73)는 본딩 와이어(64)에 의해서 모체 기판(100)의 최상면에 형성된 접지 도체(103)에 접속된다. 소용돌이 인덕터(51, 52)에서, 상기 스트립 전극은 절연막(도시 안됨)이 그 사이에 끼워지듯이 형성되어 스트립 전극이 교차하는 곳에서 각각으로부터 두 개의 교차 스트립 전극이 절연된다.
커패시터(32)는 접속 도체(14b)와 접지 도체(82) 사이에서 접속된다. 도 2에서 나타나듯이, 상기 커패시터(32)는 반도체 기판(10)의 최상면에 형성되고, 예를 들어, SiO2로 만들어진 유전체 막(32c)이 사이에 끼워진 하부 전극(32b) 및 상부 전극(32a)을 갖는다. 하부 전극(32b)은 접지 도체(82)에 접속되도록 형성되고, 상부 전극(32a)은 접속 도체(14b)를 통해 제 1 소스 전극(13a)에 접속된다. 접지 도체(82)는 본딩 와이어(62)에 의해서 모체 기판(100)의 최상면에 형성된 접지 도체(104)에 접속된다. 따라서, 제 1 소스 전극(13a)은 커패시터(32)를 통해 접지되어 진다.
커패시터(31)는 상기 커패시터(32)와 동일한 방식으로 반도체 기판(10)의 최상면에 형성되며, 접속 도체(14a)와 접지 도체(81) 사이에 형성된다. 상기 접지 도체(81)는 본딩 와이어(65)에 의해서 모체 기판(100)의 최상면에 형성된 접지 도체(104)에 접속된다. 따라서, 제 3 소스 전극(13c)은 커패시터(31)를 통해 접지된다. 자기-바이어스 저항(21)은 접속 도체(14a)와 접지 도체(81) 사이에서 커패시터에 병렬로 형성된다. 따라서, 자기-바이어스 저항(21)의 저항값에 비례한 자기-바이어스 전압이 소스 전극(13)에 가해진다.
이러한 양태의 고주파 증폭 집적-회로 장치(91)에서, 커패시터(31)의 정전 용량값과 커패시터(32)의 정전 용량값은 상호 다른 값으로 설정된다. 커패시터(32)의 상기 정전 용량값은 커패시터(31)의 정전 용량값의 3 내지 50 배 범위의 소정의 크기 값으로 바람직하게 설정된다.
보다 상세하게는, 커패시터(32)의 정전 용량값은 커패시터(31)의 정전 용량값의 40 배 크기 값으로 설정된다.
그러나, 본 발명은 상기한 예로 한정되지 않아, 예를 들어, 커패시터(32)의 상기 정전 용량값의 3 내지 50 배 범위의 소정의 크기 값으로 커패시터(31)의 정전 용량값을 설정하고, 더욱 바람직하게는 상기 커패시터(32)의 정전 용량값의 40 배 크기 값으로 설정하는 것이 또한 가능하다.
즉, 본 발명에서는, 바람직하게도, 커패시터(31, 32) 중의 어느 하나의 정전 용량값은 다른 커패시터의 정전 용량값의 3 내지 50 배 범위의 소정의 크기 값으로 설정되고, 보다 상세하게, 커패시터(31, 32) 중의 어느 하나의 정전 용량값은 다른 커패시터의 정전 용량값의 40 배 범위의 소정의 크기 값으로 설정된다.
접지 도체(81) 및 접지 도체(82)는 반도체 기판(10)에서 전기적으로 분리되도록 형성되어 본딩 와이어(65, 62)에 의해서 접지 도체(103) 및 접지 도체(104)에 각각 접속된다. 따라서, 접지 도체는 단지 반도체 기판(10)의 외부에 접속된다. 상기의 방식으로, 이러한 양태의 고주파 증폭 집적-회로 장치가 형성되어 진다.
도 3은 본 양태의 고주파 증폭 집적-회로 장치(91)의 회로도이다. 이러한 고주파 증폭 집적-회로 장치(91)에서, 본딩 와이어(61, 63, 64, 65, 및 66)는 인덕터로서 작용한다. 따라서, 이러한 양태의 고주파 증폭 집적-회로 장치(91)에서, 인덕터(41, 42), 소용돌이 인덕터(51, 52), 및 커패시터(31, 32) 각각 소자의 값이 설정되어 상기 고주파 증폭 집적-회로 장치(91)는 소정의 주파수에서 요구되는 이득을 갖는다.
상기에 기재되듯이 구성된 고주파 증폭 집적-회로 장치(91)는 전계-효과 트랜지스터(1)에 의해서 인덕터(41)를 통해 게이트 전극(11)에 입력되는 소정의 주파수를 갖는 신호를 증폭하고, 소용돌이 인덕터(51)를 통해 증폭된 신호를 출력한다.
도 4는 인덕터(41), 소용돌이 인덕터(142, 51, 및 52), 및 커패시터(31)의 값이 설정되고 본딩 와이어(61, 63, 64, 65, 및 66)의 길이(L)가 하술되는 바와 같이 변화되는 경우, 출력단 반사 계수 및 이득의 주파수 특성을 도시하는 그래프이다.
(1) 인덕터(41)의 인덕턴스 값 = 0.48 nH
(2) 인덕터(42)의 인덕턴스 값 = 0.5 nH
(3) 소용돌이 인덕터(51)의 인덕턴스 값 = 0.65 nH
(4) 소용돌이 인덕터(52)의 인덕턴스 값 = 0.62 nH
(5) 커패시터(31)의 정전 용량값 = 0.06 pF
(6) 커패시터(32)의 정전 용량값 = 2.4 pF
(7) 자기-바이어스 저항(21)의 저항값 = 50 ohm
상기 (5) 및 (6)에서 명백하듯이, 커패시터(32)의 정전 용량값은 커패시터(31)의 정전 용량값의 40 배 크기로 설정된다.
도 4는 본딩 와이어(61, 63, 64, 65, 및 66)의 길이(L)가 240㎛, 300㎛, 및 360㎛로 설정되는 경우, 출력단 반사 계수 및 이득의 주파수 특성을 나타낸다. 도 4로부터 명백하듯이, 이러한 양태의 상기 고주파 증폭 집적-회로 장치(91)는 10㎓의 주파수에서 약 7㏈의 이득을 갖는다. 도 4와 도 7을 비교하여 보면, 본 발명의 양태의 고주파 증폭 집적-회로 장치(91)는 하기의 두 가지 점에서 이전 기술보다 우수하다는 것이 나타난다.
(1) 본 양태의 고주파 증폭 집적-회로 장치(91)에서, 본딩 와이어(61 내지 66)의 길이(L)가 240㎛, 300㎛, 및 360㎛ 사이에서 변화되는 경우, 10㎓에서의 이득의 변화량은 이전 기술의 변화량 이하로 감소된다.
(2) 본 양태의 고주파 증폭 집적-회로 장치(91)에서, 출력단 반사 계수는 이전 기술 이하로 감소된다.
이제부터 상기의 실험 결과를 설명하고자 한다. 소스 전극(13)이 이전 기술에서와 같이 단지 하나의 접속부(13t1)에서 접지되는 경우에, 접속 전극(13s)은 직류의 관점으로 접지될 수 있다. 그러나, 접속 전극(13s)의 길이가 비교적 길기 때문에, 접지된 접속 전극(13s)과 제 1 소스 전극(13a) 사이의 거리는 길게 되고, 접속 전극은 고 주파수 영역에서 의사적(疑似的)으로 인덕터로서 작용하게 된다. 이의 결과로, 본딩 와이어(61 내지 66)의 길이(L)가 변화하는 경우, 고주파 증폭 집적-장치(92)는 본딩 와이어(61 내지 66)의 인덕턴스 값이 변화되는 영향을 받기 쉽다. 따라서, 고주파 증폭 집적-회로 장치(92)에서 안정한 증폭 작용을 수행하기 불가능하게 하는 기생 발진이 발생하는 경우가 있다.
따라서, 본 발명의 양태에 따른 상술한 고주파 증폭 집적-회로 장치(91)에서, 두 개의 커패시터(31, 32)를 사용하여 제 1 소스 전극(13a) 및 제 3 소스 전극(13c) 양전극을 접지함으로써 접속 전극(13s)의 접지를 개선하는 것이 가능하고, 접속 전극(13s)은 심지어 고 주파수 영역에서도 인덕터로서 작용하지 않게 될 수 있다. 따라서, 본딩 와이어(61 내지 66)의 길이(L)가 변화될지라도, 고주파 증폭 집적-회로 장치(91)를 발생시켜 기생 발진이 없는 안정한 증폭 작용을 수행하는 것이 가능하다.
본 발명의 상술한 양태에 따른 상술한 고주파 증폭 집적-회로 장치(91)에서, 접지 도체(81)와 접지 도체(82)는 반도체 기판(10)에서 전기적으로 분리되도록 형성되어 단지 모체 기판(100) 상에서 서로 접속된다. 따라서, 제 1 소스 전극(13a)은 커패시터(32)와 본딩 와이어(62)로 형성된 직렬 공진 회로를 통해 접지되고, 제 3 소스 전극(13c)은 커패시터(31)와 본딩 와이어(65)로 형성된 직렬 공진 회로를 통해 접지된다. 따라서, 본딩 와이어(61 내지 66)의 길이(L)가 변화하더라도, 본딩 와이어(61 내지 66)의 인덕턴스 값이 변화되는 영향을 받지 않도록 고주파 증폭 집적-회로 장치(91)를 발생시키는 것을 가능하게 하고, 고주파 증폭 집적-회로 장치(91)가 기생 발진이 없는 안정한 증폭 작용을 수행하는 것을 가능하게 한다.
이러한 양태의 상술한 고주파 증폭 집적-회로 장치(91)에서, 두 커패시터(31, 32)의 정전 용량값을 상호 다른 값으로 설정함으로써, 커패시터(32)와 본딩 와이어(62)로 형성된 직렬 공진 회로의 공진 주파수로부터, 커패시터(31)와 본딩 와이어(65)로 형성된 직렬 공진 회로의 공진 주파수를 변화시키는 것이 가능하고, 접지 도체(103, 104)가 광범위한 주파수 범위에 걸쳐 전계-효과 트랜지스터(1)의 소스 전극(13)으로부터 보이는 경우, 임피던스를 비교적 감소시키는 것이 가능하다. 이의 결과로, 안정한 증폭 작용을 수행하는 고주파 증폭 집적-회로 장치(91)의 주파수 범위는 두 커패시터(31, 32)의 정전 용량값이 동일한 값으로 설정되는 경우보다 더 광범위해 진다.
또한, 이러한 양태의 고주파 증폭 집적-회로 장치(91)에서, 출력단 반사 계수는 이전 기술 이하로 감소되므로, 고주파 증폭 집적-회로 장치(91)는 기생 발진이 없는 안정한 증폭 작용을 수행하도록 된다.
일반적으로, 전계-효과 트랜지스터(1)의 매개 변수(S)와 같은 주파수 특성이 측정되는 경우, 제 1 소스 전극(13a)과 제 3 소스 전극(13c)이 접지되도록 측정된다. 따라서, 커패시터(31, 32)와 인덕터(41, 42)와 같은 각기 소자의 값은 측정된 매개 변수(S)를 이용하여 측정된다. 따라서, 이러한 양태의 고주파 증폭 집적-회로 장치(91)에서, 전계-효과 트랜지스터(1)는 상술한 측정 동안의 접지된 상태와 동일한 상태로 접지되므로, 시뮬레이션 등을 이용하여 이전 기술에서보다 더욱 정확하게 커패시터(31, 32) 및 인덕터(41, 42)와 같은 각기 소자의 값을 설정하는 것이 가능하다. 이의 결과로, 고주파 증폭 집적-회로 장치(91)의 각기 소자가 시뮬레이션 등에 의해 설정된 후에는, 고주파 증폭 집적-회로 장치(91)를 실험적으로 제조, 평가하며 또한 각기 소자의 값을 수정할 필요가 없다. 따라서, 이러한 고주파 증폭 집적-회로 장치(91)를 개발하는데 필요한 시간이 단축될 수 있다.
이러한 양태의 고주파 증폭 집적-회로 장치에서, 본딩 와이어(61 내지 66)의 길이(L)에서 편차에 대한 출력단 반사 계수의 변화량이 이전 기술 이하로 감소되므로, 제조되는 동안의 이득의 편차는 감소될 수 있고, 고주파 증폭 집적-회로 장치(91)는 높은 생산량으로 제조될 수 있다.
또한, 본딩 와이어(61 내지 66)의 길이의 편차에 대한 출력단 반사 계수의 변화량이 이전 기술 이하로 감소될 수 있다.
고주파 증폭 집적-회로 장치(91)는 상술되듯이 높은 생산량으로 제조되므로, 저가로 제조될 수 있다.
<변형예>
이러한 양태의 상술한 고주파 증폭 집적-회로 장치(91)에서, 접지 도체(82)와 접지 도체(104) 사이의 부분, 및 접지 도체(81)와 접지 도체(103) 사이의 부분은 본딩 와이어를 사용함으로써 접속된다. 그러나, 본 발명은 이러한 예로 한정되지 않고, 접지 도체(81, 82)가 형성된 반도체 기판(10)의 부분에서 관통 구멍을 제공하고, 상기 관통 구멍에 형성된 전극을 이용함으로써 반도체 기판(10)의 바닥면에 형성된 접지 도체에 접속하는 것이 또한 가능하다. 상술한 구성과 마찬가지로, 관통 구멍 내에 형성된 전극의 인덕턴스 값이 변화하더라도, 그에 따른 영향은 감소될 수 있다. 따라서, 변형의 고주파 증폭 집적-회로 장치는 상기 양태의 고주파 증폭 집적-회로 장치(91)와 동일한 방식으로 작용하여 동일한 효과를 가진다.
이러한 양태의 상술한 고주파 증폭 집적-회로 장치(91)에서 전계-효과 트랜지스터(1)가 사용되더라도, 본 발명은 이러한 예로 한정되지 않으므로 고-전자 이동도 트랜지스터(HEMT) 또는 쌍극 트랜지스터와 같은 다른 트랜지스터가 사용될 수 있다. 상술한 구성과 마찬가지로, 변형의 고주파 증폭 집적-회로 장치는 상기 양태의 고주파 증폭 집적-회로 장치(91)와 동일한 방식으로 작용하여 동일한 효과를 가진다.
여기에 기재된 고주파 증폭 집적-회로 장치에서, 적어도 두 개의 제 1 전극이 커패시터를 통해 각각 접지되므로, 높은 주파수에서 제 1 전극의 접지는 개선될 수 있고, 상기 고주파 증폭 집적-회로 장치는 기생 발진이 없는 안정한 증폭 작용을 수행할 수 있다. 적어도 두 개의 상술한 접지 도체가 반도체 기판의 외부에서 서로 접속되므로, 고주파 증폭 집적-회로 장치는 접지 도체가 반도체 기판 상에 접속된 경우와 비교해서 기생 발진이 없는 안정한 증폭 작용을 수행할 수 있다.
복수 개의 제 1 전극 중에서 단지 두 개의 제 1 전극이 커패시터를 통해 각각 접지되는 경우, 고 주파수에서 제 1 전극의 접지가 개선 가능하므로, 고주파 증폭 집적-회로 장치는 기생 발진이 없는 안정한 증폭 작용을 수행할 수 있고, 그것의 구성은 두 개 이상의 제 1 전극이 커패시터를 통해 각각 접지되는 경우와 비교하여 더 간단해 질 수 있다.
두 커패시터의 정전 용량값이 상호 다른 값으로 설정되므로, 고주파 증폭 집적-회로 장치가 안정하게 증폭 작용을 수행하는 주파수 범위는 두 커패시터의 정전 용량값이 동일한 값으로 설정되는 경우와 비교하여 더 광범위해 질 수 있다.
두 커패시터 중 하나의 정전 용량값이 다른 커패시터의 정전 용량값의 3 내지 50 배 범위의 값으로 설정되는 경우, 고주파 증폭 집적-회로 장치는 커패시터 중에서 하나의 정전 용량값이 다른 커패시터의 정전 용량값의 3 내지 50 배 범위 밖의 크기 값으로 설정되는 경우보다 더 안정하게 증폭 작용을 수행 할 수 있다.
상기 고주파 증폭 집적-회로 장치는 각각의 단자 대 단자 사이가 와이어 본딩에 의해 접속된 다른 기판에 제공된다. 따라서, 본딩 와이어 길이의 편차에 대응하는 이득과 출력단 반사 계수의 편차는 감소될 수 있다. 이의 결과로, 제조하는 동안의 편차가 이전 기술보다 더 감소될 수 있어서, 제조 생산량이 증가되므로, 고주파 증폭 집적-회로 장치는 저가로 제조될 수 있다.
본 발명의 여러 가지 다른 양태는 본 발명의 정신과 영역을 이탈하지 않게 구성될 것이다. 또한, 본 발명은 본 명세서에 기재된 특정 양태로 한정되지 않도록 이해되어야 한다. 이와는 대조적으로, 본 발명은 하기에 청구되듯이 본 발명의 정신과 영역 내에 포함된 다양한 변형 및 동등한 배치를 커버하려 한다. 하기 청구항의 범위는 상기한 모든 변형, 동등한 구조, 및 기능을 포함할 수 있도록 광범한 해석으로 일치되어진다.
Claims (11)
- 반도체 기판; 및상기 반도체 기판에 형성되고, 복수 개의 제 1 전극, 복수 개의 제 2 전극, 및 적어도 하나의 제 3 전극을 지니고 있어서, 상기 복수 개의 제 2 전극에 입력된 고주파 신호를 증폭하고, 상기 제 3 전극으로부터 증폭된 신호를 출력하는 트랜지스터를 포함하며,상기 복수 개의 제 1 전극 중에서 적어도 두 개의 제 1 전극은 각기 커패시터를 통해 각각 접지되며,상기 각각의 커패시터는 상기 적어도 두 개의 제 1 전극이 소정의 고주파 영역에서 인덕터로서 작용하는 것이 방지되도록 상기 적어도 두 개의 제 1 전극의 각 부분에 접속되는 것을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 1항에 있어서, 상기 제 1 전극 중에서 단지 두 개가 접지됨을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 1항에 있어서, 상기 반도체 기판 상에 형성되고, 상기 반도체 기판의 단지 외부에서 서로 접속되며, 상기 적어도 두 개의 제 1 전극과 상기 각각의 커패시터를 통해 각각 접속되는 적어도 두 개의 접지 도체를 더 포함함을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 3항에 있어서, 모체 기판 상에 제공되어 상기 복수 개의 제 1 전극에 접속된 제 1 단자 및 상기 적어도 하나의 제 3 전극에 접속된 제 2 단자를 포함하고,상기 제 1 단자, 상기 제 2 단자, 및 상기 적어도 두 개의 접지 도체는 본딩 와이어에 의해서 상기 모체 기판 상에 형성된 각각의 다른 단자에 접속됨을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 3항에 있어서, 상기 제 1 전극 중에서 단지 두 개가 접지됨을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 5항에 있어서, 상기 두 개 커패시터의 정전 용량값이 상호 다른 값으로 설정됨을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 6항에 있어서, 상기 두 개의 커패시터 중 하나의 정전 용량값은 다른 커패시터의 정전 용량값의 3 내지 50배 범위의 크기 값으로 설정됨을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 7항에 있어서, 상기 하나의 커패시터의 용량이 상기 외부 커패시터 용량의 40배 크기임을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 1항에 있어서, 상기 트랜지스터는 상기 제 1 전극이 소스 전극, 상기 제 2 전극이 게이트 전극, 상기 제 3 전극이 드레인 전극인 전계 효과 트랜지스터임을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 반도체 기판;상기 기판에 형성되어 게이트 전극, 드레인 전극, 및 소스 전극을 지니는 트랜지스터;상기 기판 상에 형성된 접지 도체;상기 소스 전극과 상기 접지 전극 사이에서 접속되고, 상기 소스 전극의 제 1 부분에 접속되어진 제 1 커패시터; 및상기 소스 전극과 상기 접지 전극 사이에서 접속되고, 상기 소스 전극의 제 2 부분에 접속되어진 제 2 커패시터를 포함하고,상기 제 1 및 제 2 부분은 상기 소스 전극이 소정의 고 주파수 영역에서 인덕터로서 작용하는 것을 방지하도록 결정되는 상기 소스 전극 상의 각각의 부분임을 특징으로 하는 고주파 증폭 집적-회로 장치.
- 제 10항에 있어서, 상기 소스 전극은 복수 개의 병렬 분기를 가지고, 상기 소스의 상기 분기는 기판의 표면상에 있는 상기 게이트 및 드레인 전극의 사이에 끼워지며, 상기 제 1 커패시터는 상기 소스 전극의 상기 분기 중의 하나에 접속되고, 상기 제 2 커패시터는 상기 소스 전극의 상기 분기 중의 다른 하나에 접속되며, 상기 제 1 및 제 2 커패시터는 상기 소스 전극이 상기한 소정의 고 주파수 영역에서 인덕터로서 작용하는 것을 방지함을 특징으로 하는 고주파 증폭 집적-회로 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7278744A JPH09121127A (ja) | 1995-10-26 | 1995-10-26 | 高周波増幅集積回路装置 |
| JP7-278744 | 1995-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970024027A KR970024027A (ko) | 1997-05-30 |
| KR100228754B1 true KR100228754B1 (ko) | 1999-11-01 |
Family
ID=17601603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960048604A KR100228754B1 (ko) | 1995-10-26 | 1996-10-25 | 고주파 증폭 집적-회로 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5874859A (ko) |
| EP (1) | EP0771032A3 (ko) |
| JP (1) | JPH09121127A (ko) |
| KR (1) | KR100228754B1 (ko) |
| CA (1) | CA2188962C (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459343B1 (en) * | 1999-02-25 | 2002-10-01 | Formfactor, Inc. | Integrated circuit interconnect system forming a multi-pole filter |
| US6232840B1 (en) * | 1999-06-10 | 2001-05-15 | Raytheon Company | Transistor amplifier having reduced parasitic oscillations |
| DE10036127B4 (de) | 2000-07-25 | 2007-03-01 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung zur Versorgungsspannungsentkopplung für HF-Verstärkerschaltungen |
| JP2002171143A (ja) * | 2000-11-30 | 2002-06-14 | Mitsubishi Electric Corp | 高周波用電力増幅器 |
| US6309245B1 (en) | 2000-12-18 | 2001-10-30 | Powerwave Technologies, Inc. | RF amplifier assembly with reliable RF pallet ground |
| US6549077B1 (en) * | 2002-02-20 | 2003-04-15 | United Microelectronics Corp. | Integrated inductor for RF transistor |
| JP2009159059A (ja) * | 2007-12-25 | 2009-07-16 | Samsung Electro Mech Co Ltd | 高周波スイッチ回路 |
| US9806159B2 (en) * | 2015-10-08 | 2017-10-31 | Macom Technology Solutions Holdings, Inc. | Tuned semiconductor amplifier |
| JP7103064B2 (ja) * | 2018-08-28 | 2022-07-20 | 富士通株式会社 | 増幅装置及び無線通信装置 |
| DE102018131040B4 (de) * | 2018-12-05 | 2022-02-24 | Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik | Hochfrequenz-Leistungstransistor und Hochfrequenz-Leistungsverstärker |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3067917D1 (en) * | 1979-03-10 | 1984-06-28 | Fujitsu Ltd | Constructional arrangement for semiconductor devices |
| US4658220A (en) * | 1985-09-06 | 1987-04-14 | Texas Instruments Incorporated | Dual-gate, field-effect transistor low noise amplifier |
| JPH06101652B2 (ja) * | 1987-02-12 | 1994-12-12 | 三菱電機株式会社 | バイアス回路 |
| US4771247A (en) * | 1987-09-24 | 1988-09-13 | General Electric Company | MMIC (monolithic microwave integrated circuit) low noise amplifier |
| JP2643662B2 (ja) * | 1991-07-08 | 1997-08-20 | 三菱電機株式会社 | 高出力電界効果トランジスタ増幅器 |
| FR2697698A1 (fr) * | 1992-11-04 | 1994-05-06 | Philips Electronique Lab | Dispositif semiconducteur comprenant un circuit amplificateur distribué monolithiquement intégré, à large bande et fort gain. |
| US5469108A (en) * | 1994-08-15 | 1995-11-21 | Texas Instruments Incorporated | Reactively compensated power transistor circuits |
-
1995
- 1995-10-26 JP JP7278744A patent/JPH09121127A/ja active Pending
-
1996
- 1996-10-25 US US08/738,022 patent/US5874859A/en not_active Expired - Fee Related
- 1996-10-25 EP EP96117193A patent/EP0771032A3/en not_active Ceased
- 1996-10-25 KR KR1019960048604A patent/KR100228754B1/ko not_active IP Right Cessation
- 1996-10-28 CA CA002188962A patent/CA2188962C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CA2188962A1 (en) | 1997-04-27 |
| EP0771032A3 (en) | 1997-08-27 |
| JPH09121127A (ja) | 1997-05-06 |
| EP0771032A2 (en) | 1997-05-02 |
| KR970024027A (ko) | 1997-05-30 |
| US5874859A (en) | 1999-02-23 |
| CA2188962C (en) | 1999-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5760650A (en) | Coplanar waveguide amplifier | |
| KR100228754B1 (ko) | 고주파 증폭 집적-회로 장치 | |
| JP2643662B2 (ja) | 高出力電界効果トランジスタ増幅器 | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| JPH07297609A (ja) | 半導体装置 | |
| US4647867A (en) | High-frequency, high-gain, push-pull amplifier circuit | |
| US5990747A (en) | High frequency amplifier circuit and microwave integrated circuit | |
| JPH11266129A (ja) | 高周波半導体装置 | |
| JPH06349676A (ja) | マイクロチップコンデンサ | |
| JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
| US6239670B1 (en) | Short-stub matching circuit | |
| US5469107A (en) | Microwave amplifier | |
| JP3209268B2 (ja) | 電界効果トランジスタ及びその能動回路 | |
| JPH11163272A (ja) | マイクロ波回路 | |
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPH11204728A (ja) | 高周波半導体装置 | |
| JP2001345606A (ja) | Ｍｍｉｃ増幅器 | |
| JP3462752B2 (ja) | 共振回路 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JPH04261206A (ja) | 増幅器 | |
| JP3402795B2 (ja) | 半導体装置 | |
| CN118199533A (zh) | 放大器系统及其形成方法 | |
| JP2842068B2 (ja) | 高周波増幅回路 | |
| JPH05291309A (ja) | マイクロ波半導体装置 | |
| JPH0457124B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070808 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |