KR100208685B1 - Static electricity protection diode and manufacturing method thereof - Google Patents
Static electricity protection diode and manufacturing method thereof Download PDFInfo
- Publication number
- KR100208685B1 KR100208685B1 KR1019960077173A KR19960077173A KR100208685B1 KR 100208685 B1 KR100208685 B1 KR 100208685B1 KR 1019960077173 A KR1019960077173 A KR 1019960077173A KR 19960077173 A KR19960077173 A KR 19960077173A KR 100208685 B1 KR100208685 B1 KR 100208685B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- impurity region
- conductive
- integrated circuit
- impurity
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 230000005611 electricity Effects 0.000 title abstract description 17
- 230000003068 static effect Effects 0.000 title abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims description 82
- 239000004065 semiconductor Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- -1 antimony or arsenic Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
- H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지하기 위한 다이오드 및 이의 제조 방법이 개시되어 있다. 상기 다이오드는 P형 기판의 상부 제1영역에 형성되는 제1P+영역을 포함한다. 상기 제1P+영역의 상부에는 N+영역이 형성되어 있고, 상기 제1영역에 인근하는 P형 기판의 상부 제2영역에는 제2P+영역이 형성되어 있다. 상기 제1P+영역과 상기 제2P+영역사이에는 상기 제1P+영역과 상기 제2P+영역을 분리하기 위하여 필드 산화막이 형성된다. 상기 N+영역, 상기 제2P+영역 및 상기 필드 산화막상에는 절연산화막이 형성되며, 상기 절연산화막은 상기 N+영역, 상기 제2P+영역을 노출하는 개구부를 갖는다. 상기 개구부를 통하여 상기 N+영역 및 상기 제2P+영역에 각각 접촉되는 금속전극이 형성된다. 상기 다이오드는 브레이크다운 전압을 낮춤으로써, 집적 회로의 내부 입력 도선과 접지 사이에 접속되어 외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지할 수 있다.Disclosed are a diode and a method of manufacturing the same for preventing an integrated circuit from being destroyed by high voltage static electricity input through an input lead from the outside. The diode includes a first P + region formed in an upper first region of a P-type substrate. An upper portion of the first region has a 1P + N + region is formed, a second 2P + region is formed in the upper region of the second P-type substrate near the first region. Between the first region and the second + 1P 2P + region is a field oxide film is formed to separate the first region and the second + 1P 2P + region. An insulating oxide film is formed on the N + region, the second P + region, and the field oxide layer, and the insulating oxide layer has an opening that exposes the N + region and the second P + region. Metal electrodes contacting the N + region and the second P + region are formed through the openings. By lowering the breakdown voltage, the diode may be connected between the internal input lead and the ground of the integrated circuit to prevent the integrated circuit from being destroyed by the high voltage static electricity input through the input lead from the outside.
Description
본 발명은 정전기 보호용 다이오드에 관한 것이다. 보다 상세하게는, 집적 회로의 내부 입력 도선과 접지 사이에 접속되어 외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지하기 위한 정전기 보호용 다이오드 및 이의 제조 방법에 관한 것이다.The present invention relates to a diode for electrostatic protection. More particularly, the present invention relates to an electrostatic protection diode and a method for manufacturing the same, which are connected between an internal input lead and an ground of an integrated circuit to prevent the integrated circuit from being destroyed by high voltage static electricity input through the input lead from the outside.
사람의 몸이나 각종 정전기를 일으킬 수 있는 물질들은 전하를 나르는 캐리어의 역할을 할 수 있다. 따라서 인체가 도체 가까이 가면 정전기가 방전되게 되며 짧은 시간동안 큰 값의 전류를 내보내게 된다. 내부회로의 트랜지스터나 IC회로를 파괴시킬 수 있는 전하의 양은 매우 작은 값이므로 입력 패드에 걸리는 전압을 일정 범위 내로 유지되도록 하고, 또한 정전기에 의한 파괴 현상이 일어나지 않도록 하기 위하여 입력 패드와 내부 회로사이에는 보호 회로를 사용하게 된다.Human bodies and other static-causing substances can act as carriers of charge. Therefore, when the human body gets close to the conductor, the static electricity is discharged and a large value current is emitted for a short time. Since the amount of electric charge that can destroy the transistor or IC circuit of the internal circuit is very small value, the voltage applied to the input pad should be kept within a certain range, and between the input pad and the internal circuit in order to prevent destruction by static electricity. The protection circuit will be used.
상기한 바와 같이, 정전기에 의한 파괴현상을 방지하기 위하여는 입력 패드와 내부 회로간의 배선에 다이오드를 사용하여 접지시킴으로써 내부 회로를 보호한다. 상기한 반도체 회로에서 다이오드는 P-N접합을 기본으로 하여 전류가 일측 방향으로만 흐를 수 있도록 제조한다.As described above, in order to prevent breakdown caused by static electricity, the internal circuit is protected by grounding the diode between the input pad and the internal circuit. In the semiconductor circuit described above, a diode is manufactured so that current flows in only one direction based on a P-N junction.
제1도는 집적 회로에서의 정전기 보호용 다이오드의 회로 구성을 나타낸 도면이다.1 is a diagram illustrating a circuit configuration of a static electricity protection diode in an integrated circuit.
제1도에서, 집적회로(10)의 내부회로(12)는 외부의 신호를 입출력하기 위해 패키지(도시하지 않음)의 내부로부터 도설된 입력패드(14)와 내부의 배선(16)에 의해 상호 접속된다. 그리고, 상기 배선(16)과 접지(18)사이에는 상기 정전기 보호용 다이오드(20)가 접속된다. 상기 정전기 보호용 다이오드(20)는 상기 입력패드(14)를 통해 입력되는 정전기를 상기 접지 측으로 출력함으로써 상기 내부회로(12)및 배선(16)이 파괴되는 것을 방지한다.In FIG. 1, the internal circuit 12 of the integrated circuit 10 is interconnected by an input pad 14 and an internal wiring 16 drawn from the inside of a package (not shown) to input and output external signals. Connected. The electrostatic protection diode 20 is connected between the wiring 16 and the ground 18. The static electricity protection diode 20 prevents the internal circuit 12 and the wiring 16 from being destroyed by outputting the static electricity input through the input pad 14 to the ground side.
제2도는 상기 제1도에 도시한 집적 회로의 내부 회로를 정전기로부터 보호 하기 위한 종래의 정전기 보호용 다이오드의 구조를 나타낸 단면도이다. 제2도를 참조하면, 반도체 집적 회로인 내부 회로(12)의 폴리실리콘으로 구성된 게이트 전극(도시 않음)의 형성이 완료된 후 다이오드(20)를 구성할 부분을 제외한 상기 폴리실리콘 전극 전체를 보호 마스크를 형성하여 보호한다.2 is a cross-sectional view showing the structure of a conventional electrostatic protection diode for protecting the internal circuit of the integrated circuit shown in FIG. 1 from static electricity. Referring to FIG. 2, after the formation of the gate electrode (not shown) formed of polysilicon of the internal circuit 12, which is a semiconductor integrated circuit, is completed, the entire polysilicon electrode except for a portion of the diode 20 is formed. To protect it.
상기 다이오드(20)는 P형 반도체 기판(22)상에 만들어진다. 상기 반도체 기판(22)의 상에 로코스(LOCOS;Local Oxidation of Silicon) 방법에 의해 4000~6000Å정도의 두께를 갖는 필드 산화막(24)이 형성되어 있다. 상기 필드 산화막(24)은 상기 집적 회로(12)의 제조 공정시에 반도체 기판(22)의 다이오드(20)의 형성부위에 상기 집적 회로(12)의 필드 산화막 형성과 동시에 형성된다.The diode 20 is made on a P-type semiconductor substrate 22. On the semiconductor substrate 22, a field oxide film 24 having a thickness of about 4000 to 6000 microns is formed by a local oxide of silicon (LOCOS) method. The field oxide film 24 is formed at the same time as the field oxide film of the integrated circuit 12 on the formation portion of the diode 20 of the semiconductor substrate 22 during the manufacturing process of the integrated circuit 12.
다이오드(20)가 형성될 부위의 상기 반도체 기판(22)부에 N+영역(26) 및 P+영역(28)을 각각 형성한다. 상기 N+영역(26)은 N형 불순물인 안티몬 또는 비소 등의 이온을 주입하여 형성한다. 상기 P+영역(28)은 보론 등의 P형 불순물 고농도로 이온 주입한 후 어닐링하여 형성된다. 상기 필드 산화막(24), 상기 N+영역(26) 및 상기 P+영역(28)상에 절연 산화막(30)을 형성한다.N + regions 26 and P + regions 28 are formed in the semiconductor substrate 22 at the portion where the diode 20 is to be formed. The N + region 26 is formed by implanting ions such as antimony or arsenic, which are N-type impurities. The P + region 28 is formed by ion implantation with high concentration of P-type impurities such as boron and then annealing. An insulating oxide film 30 is formed on the field oxide film 24, the N + region 26, and the P + region 28.
다음, 포토리쏘그래피 방법으로 접촉개구부를 형성하여 상기 N+영역(26) 및 상기 P+영역(28) 상부의 일부가 노출되도록 상기 절연산화막(30)을 식각한다. 상기 절연산화막(30), 상부의 일부가 드러난 상기 N+영역(26) 및 상기 P+영역(28)의 상부에 알루미늄(Al) 또는 은(Ag) 등의 도전성 금속을 스퍼터링(sputtering) 또는 진공 증착(vacuum evaporation) 방법으로 증착시켜 도전성 금속층을 형성시킨다. 다음에 상기 도전성 금속층을 통상의 포토리쏘그래피 방법으로 패턴닝 하여 형성하여 N전극(32) 및 P전극(34)을 형성하여 다이오드(20)를 완성한다.Next, the insulating oxide layer 30 is etched by forming a contact opening by photolithography to expose a portion of the N + region 26 and the upper portion of the P + region 28. Sputtering or vacuuming a conductive metal such as aluminum (Al) or silver (Ag) on the insulating oxide layer 30, the N + region 26 and the P + region 28 where a portion of the upper portion is exposed The conductive metal layer is formed by vapor deposition by a vapor evaporation method. Next, the conductive metal layer is patterned and formed by a conventional photolithography method to form the N electrode 32 and the P electrode 34 to complete the diode 20.
내부회로의 손상을 방지하기 위하여, 상기 구조로 형성된 정전기 보호용 다이오드를 사용할 때, N전극과 P전극의 브레이크다운 전압이 20V 내외이다. 정전기는 입력 패드(14)에서 발생되어 내부 회로(12)의 게이트 전극에 인가된다. 내부회로(12)의 게이트 산화막이 200Å미만으로 형성되는 경우에는, 상기 다이오드(20)의 브레이크다운 전압이 너무 높기 때문에, 다이오드(20)의 프로텍션 기능이 저하되어 내부 회로(12)의 게이트 산화막이 파괴된다.In order to prevent damage to the internal circuit, when using the electrostatic protection diode formed of the above structure, the breakdown voltage of the N electrode and the P electrode is about 20V. Static electricity is generated at the input pad 14 and applied to the gate electrode of the internal circuit 12. In the case where the gate oxide film of the internal circuit 12 is formed to be less than 200 mA, the breakdown voltage of the diode 20 is too high, so that the protection function of the diode 20 is deteriorated and the gate oxide film of the internal circuit 12 is reduced. Destroyed.
본 발명은 상기한 점을 감안하여 창출된 것으로서, 본 발명의 목적은 정전기에 의해 발생되는 내부회로의 손상을 방지하기 위하여 낮은 브레이크다운 전압을 갖는 정전기 보호용 다이오드를 제공하는 것이다.The present invention has been made in view of the above, and an object of the present invention is to provide an electrostatic protection diode having a low breakdown voltage in order to prevent damage to an internal circuit caused by static electricity.
본 발명의 다른 목적은 상기한 다이오드를 제조하는데 적합한 다이오드의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method for producing a diode suitable for producing the above-described diode.
제1도는 집적 회로에서의 정전기 보호용 다이오드의 회로 구성을 설명하기 위한 도면이다.1 is a diagram for explaining a circuit configuration of a static electricity protection diode in an integrated circuit.
제2도는 종래의 정전기 보호용 다이오드의 구조를 나타낸 단면도이다.2 is a cross-sectional view showing the structure of a conventional electrostatic protection diode.
제3도는 본 발명의 일 실시예에 따른 정전기 보호용 다이오드의 구조를 나타내는 단면도이다.3 is a cross-sectional view showing the structure of the electrostatic protection diode according to an embodiment of the present invention.
제4a도 내지 제4d도는 본 발명의 실시예에 따른 정전기 보호용 다이오드의 구조를 나타낸 제조공정도이다.4a to 4d is a manufacturing process diagram showing the structure of the electrostatic protection diode according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 집적 회로 12 : 내부 회로10: integrated circuit 12: internal circuit
14 : 입력 패드 16 : 내부 배선14 input pad 16: internal wiring
18 : 접지 20, 200 : 다이오드18: ground 20, 200: diode
22, 102 : 기판 24, 104 : 필드 산화막22, 102: substrate 24, 104: field oxide film
26 : N+영역 28 : P+영역26: N + region 28: P + region
30, 130 : 절연막 106 : 제1불순물 영역30, 130 insulating film 106: first impurity region
108 : 제2 불순물 영역 109 : 제3 불순물 영역108: second impurity region 109: third impurity region
32, 136 : 제1 전극 34, 138 : 제2 전극32, 136: first electrode 34, 138: second electrode
134 : 금속층134: metal layer
상기한 본 발명의 목적을 달성하기 위하여 본 발명은 반도체 집적회로의 입력 패드와 전기적으로 접속되고, 제1도전형 반도체 기판의 상부 제1영역에 형성되어 있는 제1도전형 제1불순물 영역; 상기 반도체 집적회로의 접지선에 전기적으로 접속되고, 상기 제1도전형 반도체 기판의 상부의 제2영역에 형성되어 있는 제2도전형 제2불순물 영역; 및 상기 제1불순물 영역의 하부에 상기 제1불순물 영역을 감싸면서 형성된 제2도전형 제3불순물 영역을 포함하는 것을 특징으로 하는 반도체 집적회로의 정전기 보호용 다이오드를 제공한다.In order to achieve the above object of the present invention, the present invention provides a semiconductor device comprising: a first conductive impurity region electrically connected to an input pad of a semiconductor integrated circuit and formed in an upper first region of a first conductive semiconductor substrate; A second conductive second impurity region electrically connected to a ground line of the semiconductor integrated circuit and formed in a second region of an upper portion of the first conductive semiconductor substrate; And a second conductive type third impurity region formed under the first impurity region to surround the first impurity region.
상기한 본 발명의 다른 목적을 달성하기 위하여, 본 발명은, 제1도전형 반도체 기판상부의 제1영역 및 제2영역에 제1도전형의 제1불순물을 이온 주입하는 단계; 상기 제1영역에 제2도전형 제2불순물을 이온 주입하는 단계; 이온 주입된 상기 제1불순물 및 제2불순물을 드라이브인하여, 상기 제1영역에 제1도전형 제1불순물 영역, 상기 제2영역에 제2도전형 제2불순물 영역 및 상기 제1불순물 영역의 하부에 상기 제1불순물 영역을 감싸도록 제2도전형 제3불순물 영역을 형성 하는 단계; 및 상기 제1불순물 영역을 상기 반도체 집적회로의 입력 패드에 전기적으로 접속시키고, 상기 제2 불순물영역을 상기 반도체 회로의 접지선에 전기적으로 접속시키는 단계로 구성된 반도체 집적 회로의 정전기 보호용 다이오드의 제조 방법을 제공한다.In order to achieve the above object of the present invention, the present invention comprises the steps of ion implantation of the first impurity of the first conductivity type in the first region and the second region on the first conductive semiconductor substrate; Ion implanting a second conductive impurity into the first region; Drive-in the first impurity and the second impurity implanted with ion, and thus the first conductive first impurity region in the first region, the second conductive impurity region in the second region and the lower portion of the first impurity region Forming a second conductive third impurity region to surround the first impurity region; And electrically connecting the first impurity region to an input pad of the semiconductor integrated circuit, and electrically connecting the second impurity region to a ground line of the semiconductor circuit. to provide.
본 발명에 따른 정전기 다이오드는 낮은 브레이크다운 전압을 갖고 있어서, 집적 회로의 내부 입력 도선과 접지 사이에 접속되어 외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지할 수 있다.The electrostatic diode according to the present invention has a low breakdown voltage, so that the integrated circuit can be prevented from being destroyed by high voltage static electricity connected between the internal input lead of the integrated circuit and the ground and input through the input lead from the outside. .
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명의 일 실시예에 따른 정전기 보호용 다이오드의 구조를 나타내는 단면도이다.3 is a cross-sectional view showing the structure of the electrostatic protection diode according to an embodiment of the present invention.
제3도를 참조하면, 제2도전형인 P형 반도체 기판(102)의 상부 제1 영역에는 반도체 집적회로의 입력 패드와 전기적으로 접속되는 제1도전형인 N형 제1불순물영역(106)이 형성되어 있다. 또한, P형 반도체 기판(102)의 상부 제2 영역에는 상기 반도체 집적회로의 접지선에 전기적으로 접속되는 P형 제2 불순물 영역(109)이 형성되어 있다. P형 제3 불순물 영역(108)은 상기 제1 불순물 영역(106)의 하부에 상기 제1 불순물 영역(106)을 감싸면서 형성되어 있다.Referring to FIG. 3, an N-type first impurity region 106 of a first conductivity type, which is electrically connected to an input pad of a semiconductor integrated circuit, is formed in an upper first region of the P-type semiconductor substrate 102 of a second conductivity type. It is. In the upper second region of the P-type semiconductor substrate 102, a P-type second impurity region 109 electrically connected to the ground line of the semiconductor integrated circuit is formed. The P-type third impurity region 108 is formed under the first impurity region 106 to surround the first impurity region 106.
상기 제1 불순물 영역(106) 및 제2 불순물 영역(109)은 반도체 기판(102)의 상부에 형성된 필드 산화막(104)에 의해 분리된다. 상기 필드 산화막(104)은 반도체 기판(102)의 표면 부위를 국부 산화법(LOCOS)에 의하여 열산화시켜 반도체 기판(102)상에 형성된 소자들을 전기적으로 분리하고, 활성 영역을 한정하기 위하여 형성된다.The first impurity region 106 and the second impurity region 109 are separated by the field oxide film 104 formed on the semiconductor substrate 102. The field oxide film 104 is formed to thermally oxidize a surface portion of the semiconductor substrate 102 by local oxidation (LOCOS) to electrically separate elements formed on the semiconductor substrate 102 and to define an active region.
상기 제2 불순물 영역(108)과 제3 불순물 영역(109)은 붕소(B)와 같은 P형 불순물로 도핑되어 있고, 상기 제1 불순물 영역(106)은 비소(As)와 같은 N형 불순물로 도핑되어 있다.The second impurity region 108 and the third impurity region 109 are doped with a P-type impurity such as boron (B), and the first impurity region 106 is an N-type impurity such as arsenic (As). It is doped.
상기 제1불순물 영역(106), 상기 제2 불순물 영역(109) 및 상기 필드 산화막(104)상에는 산화 실리콘과 같은 절연물질로 구성된 절연막(13)이 형성되어 있다. 상기 절연막(13)은 상기 제1 불순물 영역(106)과 상기 제2 불순물 영역(109)을 노출하기 위한 개구부들이 형성되어 있다. P형 반도체 기판(102)의 상부 제1 영역에는 상기 제1 불순물 영역(106)상에 형성된 상기 절연막(13)의 개구부에는 반도체 집적 회로의 내부 회로와 접속하기 위한 제1 전극(136)이 형성되어 있고, 상기 제2 불순물 영역(109)상에 형성된 상기 절연막(130)의 개구부에는 반도체 집적 회로의 접지선과 접속하기 위한 제2 전극(138)이 형성되어 있다.An insulating film 13 made of an insulating material such as silicon oxide is formed on the first impurity region 106, the second impurity region 109, and the field oxide film 104. The insulating layer 13 has openings for exposing the first impurity region 106 and the second impurity region 109. A first electrode 136 for connecting with an internal circuit of a semiconductor integrated circuit is formed in an opening of the insulating layer 13 formed on the first impurity region 106 in an upper first region of the P-type semiconductor substrate 102. In the opening of the insulating layer 130 formed on the second impurity region 109, a second electrode 138 for connecting with the ground line of the semiconductor integrated circuit is formed.
제4a도 내지 제4d도는 본 발명의 실시예에 따른 정전기 보호용 다이오드의 구조를 나타낸 제조공정도이다.4a to 4d is a manufacturing process diagram showing the structure of the electrostatic protection diode according to an embodiment of the present invention.
제4a도를 참조하면, P형 반도체 기판(102)상에 필드 산화막(104)을 형성한다. 상기 반도체 기판(102)은 보론(B) 등의 불순물이 1×1015원자/㎤ 정도로 도핑된 P형 기판이다. 상기 기판(102)상에 LOCOS(Local Oxidation of Silicon) 방법에 의해 상기 반도체 기판(102)의 표면 부위를 부분적으로 열산화ㅎ여 4000~6000Å 정도의 두께를 갖는 필드 산화막(104)을 형성한다. 상기 필드 산화막(104)은 반도체 기판(102)상에 형성되는 집적 회로내의 반도체 장치들을 형성하기 위한 활성 영역을 한정하고, 본 실시예에 따른 다이오드 제조에 있어서는 다이오드의 N형 불순물 영역인 제1 영역과 P형 불순물 영역의 형성 부위인 제2 영역을 한정한다.Referring to FIG. 4A, a field oxide film 104 is formed on the P-type semiconductor substrate 102. The semiconductor substrate 102 is a P-type substrate doped with impurities such as boron (B) at about 1 × 10 15 atoms / cm 3. The field oxide film 104 having a thickness of about 4000 to 6000 microns is formed on the substrate 102 by partially thermally oxidizing a surface portion of the semiconductor substrate 102 by a local oxide of silicon (LOCOS) method. The field oxide film 104 defines an active region for forming semiconductor devices in the integrated circuit formed on the semiconductor substrate 102. In the diode fabrication according to the embodiment, the first region is an N-type impurity region of the diode. And a second region which is a site for forming the P-type impurity region.
다음에, 상기 반도체 기판(102)상에 형성되는 집적회로를 구성하는 반도체 장치의 게이트 전극(도시 안됨)을 형성한다. 상기 게이트 전극은 먼저 반도체 기판(102)상에 형성된 활성 영역을 얇은 두께를 갖도록 산화하여 게이트 산화막(도시 안됨)을 형성하고, 상기 게이트 산화막상에 폴리실리콘을 화학 기상 증착법에 의해 증착하여 폴리실리콘층을 형성한 후, 상기 폴리실리콘을 패터닝하여 형성한다.Next, a gate electrode (not shown) of a semiconductor device constituting an integrated circuit formed on the semiconductor substrate 102 is formed. The gate electrode first oxidizes an active region formed on the semiconductor substrate 102 to have a thin thickness to form a gate oxide film (not shown), and deposits polysilicon on the gate oxide film by chemical vapor deposition to form a polysilicon layer. After forming, the polysilicon is formed by patterning.
상기 폴리실리콘으로 구성된 집적회로의 게이트 전극을 형성한 후, 상기 집적회로가 형성되는 부위상에 제1 이온 주입 마스크를 형성하여 상기 다이오드가 형성될 부위인 제1 영역과 제2 영역을 노출시킨다. 상기 이온 주입 마스크는 포토 레지스트를 도포하여 패터닝하여 용이하게 형성할 수 있다.After forming the gate electrode of the integrated circuit made of polysilicon, a first ion implantation mask is formed on a portion where the integrated circuit is formed to expose the first region and the second region, which are the portions where the diode is to be formed. The ion implantation mask may be easily formed by applying and patterning a photoresist.
상기 이온 주입 마스크를 사용하여 반도체 기판(102)의 전면에 상부로부터 보론 등의 P형 불순물을 20~30Kev 정도의 에너지에 의해 5×1013~1×1014원자/㎤ 정도로 이온 주입한 후, 질소 분위기에서 900~1000℃의 온도로 30~60분 열처리하여, 상기 반도체 기판(102)의 제1 영역 및 제2 영역에 제1 P+불순물 영역(108A) 및 제2 P+불순물 영역(109)을 형성한다.P-type impurities such as boron are implanted into the entire surface of the semiconductor substrate 102 using the ion implantation mask from about 5 × 10 13 to 1 × 10 14 atoms / cm 3 by energy of about 20 to 30 Kev, and then Heat treatment for 30 to 60 minutes at a temperature of 900 ~ 1000 ℃ in a nitrogen atmosphere, the first P + impurity region 108A and the second P + impurity region 109 in the first region and the second region of the semiconductor substrate 102 ).
제4b도를 참조하면, 상기 반도체 기판(102)의 제1 영역에 형성된 제1 P+불순물 영역(108A)을 노출하고 상기 제2P+불순물 영역(109)을 커버하는 제2의 이온주입 마스크(107)를 형성한다. 이 때, 상기 집적회로에 형성된 게이트 전극은 소오스 및 드레인 영역의 형성을 위한 자기 정렬 마스크(Self-aligned Mask)로서 사용된다. 상기 제2 이온 주입 마스크(107)는 제1 이온 주입 마스크와 마찬가지로 포토 레지스트를 이용하여 용이하게 형성할 수 있다.Referring to FIG. 4B, a second ion implantation mask exposing the first P + impurity region 108A formed in the first region of the semiconductor substrate 102 and covering the second P + impurity region 109 ( 107). In this case, the gate electrode formed in the integrated circuit is used as a self-aligned mask for forming source and drain regions. Like the first ion implantation mask, the second ion implantation mask 107 may be easily formed using a photoresist.
다음에, 상기 제2 이온 주입 마스크(107)와 상기 게이크 전극을 이온 주입 마스크로 사용하여, 상기 제1 P+불순물 영역(108) 및 상기 집적회로의 반도체 장치의 활성영역에 비소 등과 같은 제1도전형의 N형 불순물을 20~40KeV 정도의 에너지에 의해 5×1014~1×1015원자/㎤ 정도로 이온 주입한다. 다음에, 상기 주입된 불순물을 질소 분위기에서 1000~1150℃의 온도로 급속 열처리(Rapid Thermal Annealing : RTA) 방법에 의해 1~2분 정도 급속 열처리하여 N+형 제1 불순물 영역(106)을 형성한다. 이 때, 제4a도에서 형성된 제1 P+불순물 영역(108A)은 제1도전형 불순물에 의해 하부로 드라이브인 되어 상기 제1도전형 N+영역(106)의 하부를 감싸도록 형성하여 P+형 제3 불순물 영역(108)을 형성한다.Next, using the second ion implantation mask 107 and the gate electrode as an ion implantation mask, the first P + impurity region 108 and an arsenic such as arsenic or the like in the active region of the semiconductor device of the integrated circuit are used. The N type impurity of 1 conductivity type is ion-implanted at about 5x10 <14> -1 * 10 <15> atoms / cm <3> by the energy of about 20-40KeV. Next, the implanted impurities are rapidly heat treated for about 1 to 2 minutes by a rapid thermal annealing (RTA) method at a temperature of 1000 to 1150 ° C. in a nitrogen atmosphere to form an N + type first impurity region 106. do. At this time, the first P + impurity region 108A formed in FIG. 4A is driven into the bottom by the first conductive impurity to surround the lower portion of the first conductive N + region 106 to form P +. The type third impurity region 108 is formed.
제4c도를 참조하면, 상기 반도체 기판(102)의 전면, 즉 필드 산화막(104), N+제1 불순물 영역(106), P+제2 불순물 영역(109) 및 필드 산화막(104)상에 절연막(130)을 형성한다. 상기 절연막(130)은 화학 기상 증착(Chemical Vapor Deposition : CVD)방법에 의해 산화 실리콘을 5000~8000Å 정도의 두께를 증착시켜서 형성한다. 상기 절연막(130)의 형성이 완료된 후, 상기 포토리쏘그래피방법에 의해 상기 N+제1 불순물 영역(106) 및 상기 P+제2 불순물 영역(109)의 일부가 노출하도록 개구부들(132, 133)을 형성한다.Referring to FIG. 4C, on the entire surface of the semiconductor substrate 102, that is, on the field oxide film 104, the N + first impurity region 106, the P + second impurity region 109, and the field oxide film 104. The insulating film 130 is formed. The insulating layer 130 is formed by depositing a thickness of about 5000 ~ 8000 실리콘 silicon oxide by a chemical vapor deposition (CVD) method. After the formation of the insulating layer 130 is completed, the openings 132 and 133 to expose a portion of the N + first impurity region 106 and the P + second impurity region 109 by the photolithography method. ).
제4d도를 참조하면, 상기 절연막(130)의 상부 및 상기 접촉 개구부(132, 133)의 상부에 알루미늄(Al) 또는 은(Ag) 등의 도전성 금속을 스퍼터링(sputtering) 또는 진공 증착(vacuum evaporation) 방법으로 증착하여 도전성 금속층(134)을 형성한다. 상기 증착된 금속층(134)은 배선용 마스크를 이용한 통상의 포토리쏘그래피 공정에 의해 패터닝을 수행하여 집적회로의 입력 패드와 접속하는 제1 전극(136)과 집적회로의 접지부와 접속하는 제2 전극(138)을 형성한다.Referring to FIG. 4D, sputtering or vacuum evaporation of a conductive metal such as aluminum (Al) or silver (Ag) on the insulating layer 130 and on the contact openings 132 and 133. To form a conductive metal layer 134. The deposited metal layer 134 is patterned by a conventional photolithography process using a wiring mask to form a first electrode 136 connected to an input pad of an integrated circuit and a second electrode connected to a ground of the integrated circuit. And form 138.
본 발명의 방법에 따라서, 제3도에 도시한 다이오드를 제조하고, 브레이크다운 전압을 측정하였다. 또한, 제1도에 도시한 종래의 다이오드에 대한 브레이크다운 전압을 측정하였다. 상기 측정결과 브레이크다운 전압은 표 1과 같은 결과를 보여 나타내었다.According to the method of the present invention, the diode shown in FIG. 3 was manufactured and the breakdown voltage was measured. In addition, the breakdown voltage for the conventional diode shown in FIG. 1 was measured. The breakdown voltage of the measurement result is shown in Table 1.
상기 표 1에서 기술된 바와 같이 종래의 다이오드의 브레이크다운 전압은 20V내외인 반면에, 본 발명의 다이오드의 브레이크 전압은 약 8V내지 10V로 낮아 졌다. 따라서, 입력 패드에 정전기가 발생되어 집적회로에 인가되는 경우에, 상기 다이오드를 통하여 전류가 접지 측으로 흐르게 되어 상기 집적회로에 고전압이 인가 되는 것을 방지할 수 있어 집적회로의 손상을 방지할 수 있다.As described in Table 1, the breakdown voltage of the conventional diode is about 20V, while the breakdown voltage of the diode of the present invention is lowered to about 8V to 10V. Therefore, when static electricity is generated in the input pad and applied to the integrated circuit, a current flows to the ground side through the diode to prevent high voltage from being applied to the integrated circuit, thereby preventing damage to the integrated circuit.
이상에서 설명한 본 발명에 따른 다이오드는 브레이크 전압을 낮춤으로써, 집적 회로의 내부 입력 도선과 접지 사이에 접속되어 외부로부터 입력 도선을 통해 입력되는 고압의 정전기에 의해 집적 회로가 파괴되는 것을 방지할 수 있다.The diode according to the present invention described above can prevent the integrated circuit from being destroyed by high voltage static electricity connected between the internal input lead and the ground of the integrated circuit and input through the input lead from the outside by lowering the brake voltage. .
본 발명을 상기 실시예에 의해 구체적으로 설명하였지만, 본 발명은 이에 의해 제한되는것은 아니고, 당업자의 통상적인 지식의 범위내에서 그 변형이나 개량이 가능하다.Although this invention was demonstrated concretely by the said Example, this invention is not restrict | limited by this, A deformation | transformation and improvement are possible within the normal knowledge of a person skilled in the art.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077173A KR100208685B1 (en) | 1996-12-30 | 1996-12-30 | Static electricity protection diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077173A KR100208685B1 (en) | 1996-12-30 | 1996-12-30 | Static electricity protection diode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057870A KR19980057870A (en) | 1998-09-25 |
| KR100208685B1 true KR100208685B1 (en) | 1999-07-15 |
Family
ID=19492449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077173A KR100208685B1 (en) | 1996-12-30 | 1996-12-30 | Static electricity protection diode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100208685B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448925B1 (en) * | 2002-03-11 | 2004-09-16 | 삼성전자주식회사 | Semiconductor Device For Electrostatic Discharge Protection And Method Of Fabricating The Same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE9900439D0 (en) * | 1999-02-09 | 1999-02-09 | Ericsson Telefon Ab L M | Electrostatic discharge protection or integrated circuits |
-
1996
- 1996-12-30 KR KR1019960077173A patent/KR100208685B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448925B1 (en) * | 2002-03-11 | 2004-09-16 | 삼성전자주식회사 | Semiconductor Device For Electrostatic Discharge Protection And Method Of Fabricating The Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980057870A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0163402B1 (en) | Merged bipolar/cmos technology using electrically active trench | |
| US6194763B1 (en) | Semiconductor device having SOI-MOSFET | |
| US4609568A (en) | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes | |
| KR930010121B1 (en) | Process for forming high and low voltage CMOS transistors on a single integrated circuit chip | |
| EP0266768B1 (en) | Manufacturing method for forming a MOS transistor by self-alignment of the source/drain regions | |
| EP0130412B1 (en) | Semiconductor device having a protection circuit | |
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| US5045493A (en) | Semiconductor device and method of manufacturing the same | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| GB2037073A (en) | Method of producing a metal-semiconductor fieldeffect transistor | |
| WO1984000850A1 (en) | Integrated circuit contact fabrication process | |
| JP3590207B2 (en) | MOS capacitor | |
| EP0337823A2 (en) | MOS field effect transistor having high breakdown voltage | |
| KR100208685B1 (en) | Static electricity protection diode and manufacturing method thereof | |
| US6277694B1 (en) | Fabrication method for a metal oxide semiconductor having a double diffused drain | |
| KR100300892B1 (en) | Method of manufacturing a semiconductor device whereby a laterally bounded semiconductor zone is formed in a semiconductor body in a self-aligning manner | |
| EP0242893B1 (en) | Method of manufacturing a semiconductor device | |
| JP3311759B2 (en) | Integrated circuit having screen structure and method of manufacturing the same | |
| EP0110656B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR920009751B1 (en) | Semiconductor device and its manufacturing method with field plate | |
| EP0239217A2 (en) | Method of forming doped wells in integrated circuits and its use in the production of a bipolar transistor in such circuits | |
| EP0614218A1 (en) | Method for manufacturing capacitor and MIS transistor | |
| KR100190467B1 (en) | Method of manufacturing an integrated circuit with a protection element | |
| KR100209953B1 (en) | Semiconductor device for protecting circuit and method for manufactufing thereof | |
| JPH0430194B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961230 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19961230 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990224 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990416 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19990417 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20030110 |