KR100191207B1 - Apparatus for recording and playing image signal - Google Patents
Apparatus for recording and playing image signal Download PDFInfo
- Publication number
- KR100191207B1 KR100191207B1 KR1019960016272A KR19960016272A KR100191207B1 KR 100191207 B1 KR100191207 B1 KR 100191207B1 KR 1019960016272 A KR1019960016272 A KR 1019960016272A KR 19960016272 A KR19960016272 A KR 19960016272A KR 100191207 B1 KR100191207 B1 KR 100191207B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- video signal
- recording
- sync
- video
- Prior art date
Links
- 238000005070 sampling Methods 0.000 claims abstract description 28
- 239000002131 composite material Substances 0.000 claims abstract description 11
- 230000001360 synchronised effect Effects 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/765—Interface circuits between an apparatus for recording and another apparatus
- H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
1. 청구범위 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
카메라로부터 촬상된 영상신호를 기록하거나 이 기록된 영상신호를 재생시에 영상신호로부터 동기신호를 추출하여 기록 및 재생하는 기술이다.A technique of recording and reproducing a synchronization signal from a video signal when recording a video signal captured by a camera or reproducing the recorded video signal.
2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention
별도의 동기신호발생부가 없이 영상신호로부터 동기신호를 추출하여 영상신호의 기록 및 재생을 한다.The video signal is recorded and reproduced by extracting the sync signal from the video signal without a separate sync signal generator.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
영상신호의 기록 및 재생에 있어서, 카메라로부터 출력되는 영상신호로부터 동기신호를 분리하여 상기 분리된 동기신호중 수직동기신호를 기록을 위한 시작어드레스 및 종료어드레스로 이용하고, 복합동기신호나 수평동기신호를 샘플링 클럭신호로 사용하여 아날로그 영상신호를 디지탈 신호로 변환하여 기록하고, 재생시에도 카메라를 구동시켜 카메라에서 출력되는 영상신호로부터 동기신호를 분리하고, 상기 분리된 수직동기능신호 및 수평동기신호, 복합동기신호를 이용하여 기록되어 있는 디지탈 영상신호를 독출하여 아날로그 신호를 변환하여 재생하도록 한다.In recording and reproducing a video signal, a sync signal is separated from a video signal output from a camera, and a vertical sync signal of the separated sync signals is used as a start address and an end address for recording, and a complex sync signal or a horizontal sync signal is used. Using the sampling clock signal, analog video signal is converted into digital signal and recorded, and during playback, the camera is driven to separate the sync signal from the video signal output from the camera, and the vertical sync function signal, horizontal sync signal, and composite The digital video signal recorded using the synchronization signal is read out to convert and reproduce the analog signal.
4. 발명의 중요한 용도4. Important uses of the invention
영상신호 기록 및 재생장치.Video signal recording and playback device.
Description
제1도는 종래의 영상신호 및 재생장치의 블럭구성도.1 is a block diagram of a conventional video signal and playback apparatus.
제2도는 본 발명에 따른 영상신호 기록 및 재생장치의 블럭구성도.2 is a block diagram of a video signal recording and reproducing apparatus according to the present invention.
제3도는 본 발명에 따른 각부 동작 파형도.Figure 3 is a waveform diagram of each part operation according to the present invention.
본 발명은 영상신호 기록 및 재생장치에 관한 것으로, 특히 카메라로부터 촬상된 영상신호를 기록하거나 이 기록된 영상신호를 재생시에 영상신호로부터 동기신호를 추출하여 기록 및 재생하는 영상신호 기록 및 재생장치에 관한 것이다.The present invention relates to a video signal recording and reproducing apparatus, and more particularly, to a video signal recording and reproducing apparatus for recording and reproducing a sync signal from a video signal when recording or reproducing a video signal photographed from a camera. It is about.
통상적으로 영상신호처리장치는 카메라로부터 입력된 영상신호를 디지탈신호를 변환하여 기록하고, 이 기록된 신호를 재생하여 모니터에 디스플레이 하기 위해서는 동기신호를 필요로한다.In general, an image signal processing apparatus requires a synchronization signal in order to convert and record an image signal input from a camera, convert the digital signal, and reproduce the recorded signal on a monitor.
제1도는 종래의 영상신호 기록 및 재생장치의 블럭구성도로서, 제어부(10)는 영상신호 기록 및 재생을 위한 어드레스 및 칩셀렉트신호, A/D인에이블, D/A인에이블신호를 각각 발생하며, 복합동기신호(C-Sync), 수평동기신호(H-Sync), 수직동기신호(V-Sync), 필드신호를 받아 영상신호의 기록 및 재생을 제어한다. 절환회로(14)는 상기 제어부(10)로부터 기록/재생신호(REC/PLAY SIGNAL)의 선택에 따라 카메라로부터 촬상되어 입력되는 영상신호나 D/A변환부(18)로부터 아날로그로 변환된 재생영상신호를 선택 절환한다. 이때 제어부(10)로부터 기록(REC)신호가 절환회로(14)로 인가되면 절환회로(14)는 카메라로부터 출력되는 영상신호를 선택하여 A/D변환부(16) 및 동기신호분리부(20)로 인가한다. 상기 동기신호분리부(20)는 상기 영상신호로부터 동기신호를 분리하여 A/D변환부(16)의 샘플링 클럭으로 인가하는 동시에 제어부(10)로 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync)를 인가한다. 그리고 D/A변환부(16)는 상기 영상신호를 입력받아 동기신호분리부(20)로부터 인가되는 샘플링 클럭신호에 의해 디지탈 영상신호 변환하여 메모리(12)로 인가한다. 이때 제어부(10)는 메모리(12)로 어드레스를 공급하여 디지탈 영상신호를 메모리(12)에 기록한다.1 is a block diagram of a conventional video signal recording and reproducing apparatus, wherein the controller 10 generates an address and a chip select signal, an A / D enable, and a D / A enable signal, respectively, for recording and reproducing the video signal. It controls the recording and playback of the video signal by receiving the composite sync signal (C-Sync), horizontal sync signal (H-Sync), vertical sync signal (V-Sync), and field signals. The switching circuit 14 is a video signal captured by the camera according to the selection of the recording / playback signal (REC / PLAY SIGNAL) from the control unit 10 or a playback image converted into analog from the D / A converter 18. Select and switch the signal. At this time, when a recording (REC) signal is applied from the control unit 10 to the switching circuit 14, the switching circuit 14 selects an image signal output from the camera, thereby converting the A / D converter 16 and the synchronization signal separator 20. Is applied. The synchronizing signal separator 20 separates the synchronizing signal from the video signal and applies it to the sampling clock of the A / D converter 16. At the same time, the synchronizing signal (C-Sync) and the horizontal synchronizing signal are supplied to the control unit 10. (V-Sync), vertical sync signal (H-Sync) is applied. The D / A converter 16 receives the video signal and converts the digital video signal to a memory 12 by using a sampling clock signal applied from the synchronization signal separator 20. At this time, the controller 10 supplies an address to the memory 12 to record the digital video signal in the memory 12.
이와같이 영상신호를 기록한 후 메모리(12)에 기록된 영상신호를 재생하는 동작을 보면, 동기신호발생부(28)는 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync)를 발생하여 제어부(10)로 인가하는 동시에 샘플링클럭신호로 D/A 변환부(18)로 제공한다. 그러면 제어부(10)는 메모리(12)로 어드레스를 인가하여 기록되어 있는 디지탈 영상신호를 독출하여 D/A 변환부(18)로 인가한다. 이로인해 상기 D/A변환부(18)는 상기 독출한 디지탈 영상신호를 상기 샘플링클럭신호에 의해 아날로그 영상신호 변환하여 절환회로(14)로 출력한다. 이때 절환회로(14)는 D/A변환부(18)로부터 변화된 아날로그 영상신호를 모니터에 디스플레이 할수 있도록 비디오 출력단(VIEDO OUT)으로 출력한다.As described above, the operation of reproducing the image signal recorded in the memory 12 after recording the image signal, the synchronization signal generator 28 is a composite synchronization signal (C-Sync), horizontal synchronization signal (V-Sync), vertical synchronization A signal (H-Sync) is generated and applied to the control unit 10 and provided to the D / A converter 18 as a sampling clock signal. Then, the controller 10 applies an address to the memory 12 to read the digital video signal recorded and to apply it to the D / A converter 18. As a result, the D / A converter 18 converts the read digital video signal into an analog video signal by the sampling clock signal and outputs the analog video signal to the switching circuit 14. At this time, the switching circuit 14 outputs the analog video signal changed from the D / A converter 18 to the video output terminal VIEDO OUT to display on the monitor.
이와같은 종래의 영상신호 기록 및 재생장치는 기록시에는 입력영상신호로부터 동기신호를 분리하여 샘플링클럭이나 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync)로 사용하므로 문제가 없으나 재생시에는 별도의 동기신호 발생부(18)를 이용하여 동기신호를 발생한 후 이 발생된 동기신호로 영상신호를 재생하게 되므로, 회로구성이 복잡해지고 고주파 발생에 따른 영상신호에 간섭을 주는 문제점이 있었다.Such a conventional video signal recording and reproducing apparatus separates the synchronous signal from the input video signal during recording, thereby sampling sampling, complex synchronous signal (C-Sync), horizontal synchronous signal (V-Sync), and vertical synchronous signal (H-). Sync), so there is no problem, but at the time of reproduction, since the synchronization signal is generated by using a separate synchronization signal generator 18, the video signal is reproduced by the generated synchronization signal, which complicates the circuit configuration and generates the image according to high frequency generation. There was a problem that interferes with the signal.
따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 별도의 동기신호발생부가 없이 영상신호로부터 동기신호를 추출하여 영상신호의 기록 및 재생을 하는 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus for recording and reproducing a video signal by extracting the sync signal from the video signal without a separate sync signal generator to solve the above problems.
상기 목적을 달성하기 위한 본 발명은, 영상신호의 기록 및 재생에 있어서, 카메라로부터 출력되는 영상신호로부터 동기신호를 분리하여 상기 분리된 동기신호중 수직동기신호를 기록을 위한 시작어드레스 및 종료어드레스로 이용하고, 복합동기신호나 수평동기신호를 샘플링 클럭신호로 사용하여 아날로그 영상신호를 디지탈 신호로 변환하여 기록하고, 재생시에도 카메라를 구동시켜 카메라에서 출력되는 영상신호로부터 동기신호를 분리하고, 상기 분리된 수직동기신호 및 수평동기신호, 복합동기신호를 이용하여 기록되어 있는 디지탈 영상신호를 독출하여 아날로그 신호로 변환하여 재생하도록 한다.The present invention for achieving the above object, in the recording and playback of the video signal, by separating the synchronization signal from the video signal output from the camera to use the vertical synchronization signal of the separated synchronization signal as the start address and end address for recording The analog video signal is converted into a digital signal and recorded using a composite synchronization signal or a horizontal synchronization signal as a sampling clock signal, and the synchronization signal is separated from the image signal output from the camera by driving the camera during playback. The digital video signal recorded using the vertical synchronizing signal, the horizontal synchronizing signal, and the composite synchronizing signal is read out, and converted into an analog signal for reproduction.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 발명에 따른 영상신호 기록 및 재생장치의 블럭구성도로서, 제어부(10)는 영상신호 기록 및 재생을 위한 어드레스 및 칩셀렉트신호, A/D인에이블, D/A인에이블신호를 각각 발생하며, 복합동기신호(C-Sync), 수평동기신호(H-Sync), 수직동기신호(V-Sync), 필드신호를 받아 영상신호의 기록 및 재생을 제어한다. 메모리(12)는 상기 제어부(10)의 제어신호에 의해 영상신호를 기록한다. 절환회로(14)는 상기 제어부(10)로부터 기록/재생신호(REC/PLAY SIGNAL)의 선택에 따라 카메라로부터 촬상되어 입력되는 영상신호나 D/A변환부(18)로부터 아날로그로 변환된 재생영상신호를 선택 절환한다. 동기신호분리부(20)는 카메라에서 입력된 영상신호로부터 복합동기신호, 수직동기신호, 수평동기신호, 필드(FIELD)신호등을 분리한다. 샘플링 클럭발생부(22)는 동기신호분리부(20)로부터 분리된 복합동기신호나 수평동기신호에 동기에 맞추어 샘플링클럭(fs)를 발생하여 A/D변환부(16)와 D/A변환부(18)로 출력한다. 어드레스발생부(24)는 샘플링클럭신호를 받아 어드레스를 증가시켜 제어부(10)로 공급하고, 어드레스 시작신호를 발생하여 유효 영상데이타 감지부(26)로 인가한다. 유효영상신호 감지부(26)는 상기 어드레스 시작신호를 받아 유효영상신호의 시작과 끝을 감지하여 제어부(10)로 인가한다. A/D변환부(16)는 유효영상신호 영역의 아날로그신호를 샘플링 클럭에 맞추어 디지탈 영상신호로 변환한다. D/A변환부(18)는 상기 제어부(10)의 제어에 의해 메모리(12)로부터 독출되는 디지탈 영상신호를 상기 샘플링클럭신호에 의해 아날로그 영상신호를 변환한다.2 is a block diagram of a video signal recording and reproducing apparatus according to the present invention, wherein the control unit 10 provides an address and chip select signal, an A / D enable, and a D / A enable signal for recording and reproducing the video signal. Each of them is generated and controls the recording and reproducing of the video signal by receiving the composite synchronization signal (C-Sync), the horizontal synchronization signal (H-Sync), the vertical synchronization signal (V-Sync), and the field signal. The memory 12 records the video signal by the control signal of the controller 10. The switching circuit 14 is a video signal captured by the camera according to the selection of the recording / playback signal (REC / PLAY SIGNAL) from the control unit 10 or a playback image converted into analog from the D / A converter 18. Select and switch the signal. The synchronizing signal separator 20 separates the composite synchronizing signal, the vertical synchronizing signal, the horizontal synchronizing signal, the field signal, and the like from the image signal input from the camera. The sampling clock generator 22 generates a sampling clock fs in synchronization with the composite synchronization signal or the horizontal synchronization signal separated from the synchronization signal separation unit 20 to convert the A / D converter 16 and the D / A conversion. Output to section 18. The address generator 24 receives the sampling clock signal, increases the address, supplies the address to the controller 10, generates an address start signal, and applies it to the valid image data detector 26. The valid video signal detector 26 receives the address start signal and detects the start and end of the valid video signal and applies it to the controller 10. The A / D converter 16 converts the analog signal in the effective video signal area into a digital video signal in accordance with the sampling clock. The D / A converter 18 converts the analog video signal from the digital video signal read out from the memory 12 under the control of the controller 10 by the sampling clock signal.
제3도는 본 발명에 따른 각부 동작파형도이다.3 is an operation waveform diagram of each part according to the present invention.
상술한 제2도 및 제3도를 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.One preferred embodiment of the present invention will be described in detail with reference to FIGS. 2 and 3 described above.
제어부(10)는 영상신호 기록 및 재생을 위한 어드레스 및 칩셀렉트신호, A/D인에이블, D/A인에이블신호를 각각 발생하며, 복합동기신호(C-Sync), 수평동기신호(H-Sync), 수직동기신호(V-Sync), 필드신호를 받아 영상신호의 기록 및 재생을 제어한다. 상기 동기신호분리부(20)는 상기 영상신호로부터 동기신호를 분리하여 A/D변환부(16)의 샘플링 클럭으로 인가하는 동시에 제어부(10)로 복합동기신호(C-Sync), 수평동기신호(V-Sync), 수직동기신호(H-Sync), 필드(FIELD) 신호를 샘플링클럭 발생부(22)로 인가한다. 샘플링클럭 발생부(22)는 동기신호분리부(20)로부터 분리된 제3도 32와 같은 수평동기신호에 동기를 맞추어 제3도 33과 같은 샘플링클럭(fs)를 발생하여 A/D변환부(16)와 D/A변환부(18)로 출력한다. 이때 어드레스발생부(24)는 상기 샘플링클럭신호를 받아 어드레스를 증가시켜 제어부(10)로 공급하고, 어드레스 시작신호를 발생하여 유효 영상신호감지부(26)로 인가한다. 유효영상신호 감지부(26)는 상기 어드레스 시작신호를 받아 제3도 31과같은 유효영상신호의 시작과 끝을 감지하여 제어부(10)로 인가한다.The controller 10 generates an address, a chip select signal, an A / D enable signal, and a D / A enable signal for recording and reproducing the video signal, respectively, and the composite synchronization signal (C-Sync) and the horizontal synchronization signal (H−). Sync), V-Sync, and field signals to control recording and playback of video signals. The synchronizing signal separator 20 separates the synchronizing signal from the video signal and applies it to the sampling clock of the A / D converter 16. At the same time, the synchronizing signal (C-Sync) and the horizontal synchronizing signal are supplied to the control unit 10. The V-Sync, H-Sync and FIELD signals are applied to the sampling clock generator 22. The sampling clock generator 22 generates the sampling clock fs as shown in FIG. 3 in synchronization with the horizontal synchronous signal as shown in FIG. 32 separated from the sync signal separator 20 to generate the A / D converter. And output to the D / A converter 18. At this time, the address generator 24 receives the sampling clock signal, increases the address, supplies it to the controller 10, generates an address start signal, and applies it to the effective video signal detector 26. The valid video signal detector 26 receives the address start signal and senses the start and end of the valid video signal as shown in FIG. 31 and applies it to the controller 10.
그리고 절환회로(14)는 상기 제어부(10)로부터 기록/재생신호(REC/PLAY SIGNAL)의 선택에 따라 카메라로부터 출력되는 영상신호나 D/A변환부(18)로부터 아날로그로 변환된 재생영상신호를 선택 절환한다. 이때 제어부(10)로부터 기록(REC)신호가 절환회로(14)로 인가되면 절환회로(14)는 카메라로부터 출력되는 영상신호를 선택하여 A/D변환부(16) 및 동기신호분리부(20)로 인가한다. A/D변환부(16)는 상기 영상신호를 입력받아 상기 샘플링클럭 발생부(22)로부터 발생된 샘플링 클럭신호에 의해 디지탈 영상신호로 변환하여 메모리(12)로 인가한다. 이때 제어부(10)는 메모리(12)로 어드레스를 공급하여 디지탈 영상신호를 메모리(12)에 기록한다.Then, the switching circuit 14 is a video signal output from the camera according to the selection of the recording / playback signal (REC / PLAY SIGNAL) from the control unit 10 or the playback video signal converted to analog from the D / A converter 18 Select to switch. At this time, when a recording (REC) signal is applied from the control unit 10 to the switching circuit 14, the switching circuit 14 selects an image signal output from the camera, thereby converting the A / D converter 16 and the synchronization signal separator 20. Is applied. The A / D converter 16 receives the video signal, converts the video signal into a digital video signal by using the sampling clock signal generated by the sampling clock generator 22, and applies it to the memory 12. At this time, the controller 10 supplies an address to the memory 12 to record the digital video signal in the memory 12.
이와같이 영상신호를 기록한 후 메모리(12)에 기록된 영상신호를 재생하는 동작을 보면, 샘플링 클럭발생부(22)는 샘플링 클럭신호를 발생하여 D/A변환부(18)로 제공한다. 그러면 제어부(10)는 어드레스 발생부(24)로부터 발생되는 어드레스를 받아 메모리(12)로 어드레스를 인가하여 기록되어 있는 디지탈 영상신호를 독출하여 D/A변환부(18)로 인가한다. 이로인해 상기 D/A변환부(18)는 상기 독출한 디지탈 영상신호를 상기 샘플링클럭신호에 의해 아날로그 영상신호 변환하여 절환회로(14)로 출력한다. 이때 절환회로(14)는 D/A변환부(18)로부터 변환된 아날로그 영상신호를 모니터에 디스플레이 할수 있도록 비디오 출력단(VIEDO OUT)으로 출력한다.As described above, when the video signal is recorded and the video signal recorded in the memory 12 is reproduced, the sampling clock generator 22 generates the sampling clock signal and provides it to the D / A converter 18. Then, the controller 10 receives the address generated from the address generator 24, applies the address to the memory 12, reads out the recorded digital video signal, and applies it to the D / A converter 18. FIG. As a result, the D / A converter 18 converts the read digital video signal into an analog video signal by the sampling clock signal and outputs the analog video signal to the switching circuit 14. At this time, the switching circuit 14 outputs the analog video signal converted from the D / A converter 18 to the video output terminal VIEDO OUT to display on the monitor.
상술한 바와같이 본 발명은 카메라로부터 출력되는 영상신호에서 동기신호를 분리하여 영상데이타 기록시나 재생시에 사용함으로, 별도의 동기신호발생회로를 사용하지 않게되어 회로가 간소화 되고, 또한 동기신호 발생으로 인한 고주파의 간섭을 줄일수 있는 이점이 있다.As described above, the present invention separates the synchronous signal from the video signal output from the camera and is used when recording or reproducing the video data, thereby eliminating the use of a separate synchronous signal generating circuit, thereby simplifying the circuit and causing the synchronous signal to be generated. There is an advantage to reduce the interference of high frequency.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960016272A KR100191207B1 (en) | 1996-05-15 | 1996-05-15 | Apparatus for recording and playing image signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960016272A KR100191207B1 (en) | 1996-05-15 | 1996-05-15 | Apparatus for recording and playing image signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970078448A KR970078448A (en) | 1997-12-12 |
KR100191207B1 true KR100191207B1 (en) | 1999-06-15 |
Family
ID=19458815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960016272A KR100191207B1 (en) | 1996-05-15 | 1996-05-15 | Apparatus for recording and playing image signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100191207B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100717236B1 (en) * | 2004-10-05 | 2007-05-11 | 산요덴키가부시키가이샤 | Video signal processing circuit |
-
1996
- 1996-05-15 KR KR1019960016272A patent/KR100191207B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100717236B1 (en) * | 2004-10-05 | 2007-05-11 | 산요덴키가부시키가이샤 | Video signal processing circuit |
US7456903B2 (en) | 2004-10-05 | 2008-11-25 | Sanyo Electric Co., Ltd. | Video signal processing circuit |
Also Published As
Publication number | Publication date |
---|---|
KR970078448A (en) | 1997-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0161775B1 (en) | Subtitle Data Position Control Circuit of Wide Vision | |
KR960010191B1 (en) | Still Video Camera with Multi-Screen Memory | |
JP2805298B2 (en) | Image signal playback device | |
US5452022A (en) | Image signal storage device for a still video apparatus | |
KR100191207B1 (en) | Apparatus for recording and playing image signal | |
JP2593721Y2 (en) | Screen superimposition circuit | |
US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
JP3297951B2 (en) | VTR device | |
KR100258103B1 (en) | Recording device for surveillance video cassette recorder | |
KR100414788B1 (en) | Time lapse vcr additional field switcher | |
JP3124976B2 (en) | Video signal reproducing apparatus and video signal recording / reproducing apparatus | |
KR900008244Y1 (en) | Recording and reproducing circuit of magnetic recording and reproducing apparatus | |
JP2521160B2 (en) | Video signal processing device | |
KR100222788B1 (en) | Apparatus for recording steel video | |
JP3079629B2 (en) | Signal processing device | |
KR0165245B1 (en) | Tv broadcasting format transformation apparatus | |
JPH071888Y2 (en) | Recording / playback device | |
KR900001590B1 (en) | Vcr's automatic mode switching circuit | |
JPH09284806A (en) | Video camera equipment | |
JP2517060B2 (en) | Video signal processing device | |
KR200149499Y1 (en) | Screen disturbance preventing circuit in a video record reproducting apparatus | |
JP3241361B2 (en) | Video camera with VTR | |
KR920000400B1 (en) | Image storage | |
JPH1127569A (en) | Signal-sampling device | |
JPH01106587A (en) | One-body type camera and vtr |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960515 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960515 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19981230 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990123 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990125 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20011224 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20021218 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20031223 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20041223 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20051219 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20061220 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20080102 Start annual number: 10 End annual number: 10 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20091210 |