Nothing Special   »   [go: up one dir, main page]

KR0183487B1 - 액정 표시 장치용 구동 회로 - Google Patents

액정 표시 장치용 구동 회로 Download PDF

Info

Publication number
KR0183487B1
KR0183487B1 KR1019950046003A KR19950046003A KR0183487B1 KR 0183487 B1 KR0183487 B1 KR 0183487B1 KR 1019950046003 A KR1019950046003 A KR 1019950046003A KR 19950046003 A KR19950046003 A KR 19950046003A KR 0183487 B1 KR0183487 B1 KR 0183487B1
Authority
KR
South Korea
Prior art keywords
voltage
output
circuit
mos transistor
output terminal
Prior art date
Application number
KR1019950046003A
Other languages
English (en)
Other versions
KR960025301A (ko
Inventor
히로시 쯔찌
히로시 하야마
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960025301A publication Critical patent/KR960025301A/ko
Application granted granted Critical
Publication of KR0183487B1 publication Critical patent/KR0183487B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

액정 표시 장치용 구동 회로는 출력 단자, N-MOS 트랜지스터, P-MOS 트랜지스터, 상기 출력 단자와 상기 N-MOS 트랜지스터 사이에 접속된 제1반도체 스위치, 및 상기 출력 단자와 상기 P-MOS 트랜지스터 사이에 접속된 제2반도체 스위치를 갖고 있다. 상기 N-MOS 트랜지스터 및 상기 P-MOS 트랜지스터 각각은 소스, 드레인, 게이트 및 기판을 갖고 있고, 출력측으로서 소스를 취하는 전원부를 형성한다. 제1 및 제2 반도체 스위치는 상기 출력 단자를 통해 상기 N-MOS 트랜지스터 및 상기 P-MOS 트랜지스터의 출력 전압을 교대로 출력하기 위해 스위칭 제어 신호를 입력하는 제어 입력 수단을 갖고 있다. 드레인, 게이트 및 기판 전압은 상기 N-MOS 트랜지스터로부터의 출력 전압 EN1을 상기 P-MOS 트랜지스터로부터의 출력 전압 EP1보다 더 크게 설정된다.

Description

액정표시 장치용 구동 회로
제1도는 본 발명의 제1실시예에 따른 액정표시 장치용 구동 회로의 일부를 도시하는 회로도.
제2도는 제1도의 회로가 적용된 액정 표시 장치의 구성을 도시하는 블럭도.
제3도는 제1도의 구동 회로의 스위칭 제어 신호 및 수직 축에 전압 및 수평 축에 시간을 나타낸 대응 출력 전압 VOUT의 변화를 도시하는 그래프.
제4도는 본 발명에 따른 구동 회로의 제2실시예의 구성을 도시하는 블럭도.
제5도는 본 발명에 따른 구동 회로의 제3실시예의 기본 구성을 도시하는 회로도.
제6a도 내지 제6d도는 본발명에 사용될 수 있는 반도체 스위치의 예를 도시 하는 회로도.
제7도는 제4도의 블럭도에 도시된 선책 회로(60)이 저 전압 시스템으로 구성될 때의 구동 회로를 도시하는 블럭도.
제8도는 제7도의 구동 회로에 사용될 수 있는 저 전압 시스템 선택 회로를 도시하는 회로도.
제9도는 제7도의 구동 회로에 사용될 수 있는 저 전압 시스템 선택회로를 도시하는 회로도.
제10도는 제7도의 구동 회로에 사용될 수 있는 저전압 시스템 선택 회로를 도시하는 회로도.
제11도는 제7도의 구동 회로에 사용될 수 있는 저 전압 시스템 선택회로를 도시하는 회로도.
제12도는 제7도의 구동 회로에서 기능 블록(50)의 내부 구성을 도시하는 회로도.
제13도는 제4도의 블럭도에서의 선택 회로(60)이 고 전압 시스템으로 구성될 때의 구동 회로를 도시하는 블럭도.
제14도는 제7도 및 제13도에 도시된 구동 회로에서 레벨 시프터의 회로 구성의 한 예를 도시하는 회로도.
제15도는 제13도에 도시된 구동 회로에 사용될 수 있는 고 전압 시스템 선택회로의 한 예를 도시하는 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : N-MOS트랜지스터 2 : P-MOS트랜지스터
3 : 제1반도체 스위치 4 : 제2반도체 스위치
5 : 출력 단자 6 : 데이터 구동기
7 : 게이트 구동기 8 : TFT 패널
9 : TFT 10 : 화소 캐패시터
본 발명은 디지털 신호입력 및 디지털 신호출력 데이터 라인용 구동회로를 사용하는 액정 표시 장치용 구동 회로에 관한 것이다.
최근에, 멀티미디어 정보 시스템의 발전에 따라, 박막 전계 효과 트랜지스터 (TFT-LCD)를 사용하는 액티브 매트릭스형 액정 표시 장치가 반드시 널리 사용되고 있다. 이와 같은 액정 표시 장치용 구동 LS1로서, 디지털-아날로그 변환등이 불필요한 디지털 RGB 신호 입력 및 디지털 신호 전압 출력형 데이터 라인 구동 회로를 사용하고자 하는 요구가 점점 더 커지고 있다.
그러나, 디지털 RGB 신호 입력 및 디지털 신호 전압 출력형에 의한 그레이 스케일(gray scale)을 실현하기 위해서는 전원 회로를 포함하여 모노리틱으로 집적화된 소면적인 LS1가 필요하게 된다. 또, 전원 전압의 정확한 출력 및 각 그레이 레벨에 따라 변하는 동작 속도가 필요하다. 또, 직류 전압을 액정 소자에 연속적으로 인가함으로써, 표시가 열화된다. 따라서, 전압의 반대 극성이 액정 소자에 교대로 인가되는 교류 구동을 제공할 필요가 있다.
그러므로, 디지털 시스템에서 다중 칼라 반드시 표시용 TFT 액티브매트릭스 구성을 갖고 있는 칼라 액정 표시용으로 효과적이고, 회로 소자의 수를 감소시키는 다중-톤 (그레이 스케일)표시용 구동기 및 이 구동기를 사용하는 액정 표시 장치는, 예를 들면 일본국 미심사 특허 출원 제 헤이세이 4-204689 호에 기재되어 있다. 기술된 시스템은 전압 선택기에 의해 선택된 선택 레벨에 가장 가까운 전압에 대응하는 스위치와 같은 C-MOS 스위치를 사용한다. 또, 다중-톤 표시용 구동기는 다양한 톤의 표시를 위해 각 전압에 대응하는 MOSFET를 스위칭함으로서 임계값보다 더 크거나 동일한 게이트 및 소스 전압을 갖고 있는 N-채널 MOSFET 또는 P-채널 MOSFET를 사용한다.
한편, 일본국 미심사 특허 출원 제 헤이세이 3-264922호에는 정확한 시각 보정 형의 다중 톤 액정 표시 장치가 유사한 액정 표시용으로 효과적이고, 예를 들면 수직 방향으로 시각의 변화에 대하여 그레이 레벨의 조정을 용이하게 한다. 기술된 시스템에는 수직 방향에서의 2개의 서로 다른 시각이 액정 표시 패널에 대하여 취해진다. 이것에 대해, 대략적인 기준 전압이 상술한 2개의 시각에 대응하는 휘도-전압 특성 그래프의 상호 교차점으로부터 얻어진다. 따라서, 이들 시각에 대응하여 변하는 전압이 이들 시각에 대응하여 변하는 전압과 관련된 분할된 전압에 의해 그레이 스케일용 구동 전압을 보정하기 위해 설정된다.
그러나 이들 회로는 다수의 외부 전원이 필요하거나, 출력 임피던스가 불균일 하다는 등의 문제가 있다.
또, 일본국 미심사 특허 출원 제 헤이세이 3-274089호에는 특정한 지그(lig)를 사용하지 않고 보정 전압을 쉽게 최적으로 조정할 수 있는 액정 표시 장치를 기재 하고 있다. 이 공보에 기재된 설명은 액정 패널이 다수의 전압으로 구동되는 액정 표시 장치에 관한 것이다. 기재된 액정 표시 장치는 가장 높은 전압과 가장 낮은 전압 사이의 거의 중간 전압을 발생하는 회로를 포함한다. 또, 액정 표시 장치는 기준으로서 중간 전압을 취함과 함께 중간 전압보다 더 높거나 낮은 전압 중 적어 도 하나의 전압의 증폭을 반전시킴으로써 중간 전압보다 더 낮거나 더 높은 적어도 한 전압을 발생하는 회로를 포함한다.
또, 일본국 미심사 특허 출원 제 헤이세이 3-274090호에는 상술한 일본국 미심사 특허 출원 제 헤이세이 3-274089호의 휴사한 문제를 해결하는 것으로, 다수의 전압을 갖고 있는 액정 패널을 구동하는 액정표시 장치가 기재되어 있다. 기재된 시스템은 다수의 전압 중 2개의 전압의 차가 전류로 변환되고, 이 전류는 다수의 전압 중 하나를 발생시키기 위해 다수의 전압중 하나를 참조하여 전압으로 변환되는 회로를 포함한다.
이들 기술은 출력되는 전압값에 관해 다수의 연산 증폭기를 필요로 한다. 그러므로, 전력 소모가 많고 및 점유된 면적이 커서 모노리틱 집적화를 어렵게 한다.
본 발명의 목적은 단일 회로 구성과 함께 전원 전압을 정확하게 출력할 수 있는 디지털 신호 입력 및 신호 출력용 데이터 라인 구동 회로를 사용하는 액정 표시 장치용 구동 회로를 제공하기 위한 것이다.
본 발명에 따른 액정 표시 장치용 구동 회로는 출력 단자; N-MOS 트랜지스터; P-MOS 트랜지스터를 포함하되; 상기 N-MOS트랜지스터 및 상기 P-MOS 트랜지스터의 각각이 소스, 드레인, 게이트 및 가판을 갖고 있고 소스를 출력측으로 하는 전원부를 구성하며, 상기 N-MOS 트랜지스터 및 상기 P-MOS트랜지스터의 상기 드레인, 상기 게이트 및 상기 기판의 전압은 상기 N-MOS 트랜지스터로부터 출력된 출력전압 EN1이 상기 p-Mos 트랜지스터로부터 출력된 출력 전압 Ep1보다 더 크게 설정되고, 상기 출력 단자와 상기 P-MOS 트랜지스터 사이에 접속된 제반도체 스위치; 및 상기 출력 단자와 상기 P-MOS 트랜지스터 사이에 접속된 제2반도체 스위치를 포함하되; 상기 제1 및 제2 반도체 스위치는 상기 출력 단자를 통해 상기 N-MOS 트랜지스터 및 상기 P-MOS트랜지스터의 출력 전압을 교대로 출력하기 위해 스위칭 제어 신호를 입력하는 제어 입력 수단을 갖고 있는 것을 특징으로 한다.
상술한 바와 같은 액정 표시 장치용 구동 회로에서는 제1 및 제2반도체 스위치가 트랜스퍼 게이트, N-MOS 패스 트랜지스터 또는 P-MOS 패스 트랜지스터로 구성될 수 있다.
상술한 바와 같은 액정 표시 장치용 구동 회로에서는 상기 제1 및 제2반도체 스위치 중 한 스위치가 N-MOS패스 트랜지스터로 구성될 수 있고, 다른 스위치가 P-MOS 트랜지스터로 구성될 수 있다.
본 발명의 단른 구성에 따른 액정 표시 장치용 구동 회로는 출력 단자; n개의 N-MOS트랜지스터; m개의 P-MOS 트랜지스터를 포함하되; 상기 N-MOS 트랜지스터 및 상기 P-MOS 트랜지스터 각각은 소스, 드레인, 게이트 및 기판을 갖고 있고, 소스를 출력측으로 하는 전원부를 구성하며, 상기 N-MOS 트랜지스터 및 상기 P-MOS 트랜지스터의 상기 드레인, 상기 게이트 및 상기 기판의 전압은 상기 모든 N-MOS 트랜지스터로부터 출력된 출력 전압 EN이 상기 모든 P-MOS 트랜지스터로부터 출력된 출력 전압 Ep보다 더 크게 설정되고, 상기 출력 단자와 상기 N-MOS 트랜지스터 사이에 각각이 접속된 n개의 제1반도체 스위치; 및 상기 출력 단자와 상기 P-MOS 트랜지스터 사이에 각각이 접속된 m개의 제2반도체 스위치를 포함하되; 상기 제1 및 제2반도체 스위치는 상기 출력 단자를 통해 상기 N-MOS트랜지스터 및 상기 P-MOS 트랜지스터 출력 전압을 교대로 출력하기 위해 스위칭 제어 신호를 입력하는 제어입력 수단을 갖고 있는 것을 특징으로 한다.
상술한 바와 같은 액정 표시 장치용 구동 회로에서는 상기 제1반도체 스위치 및 상기 제2반도체 스위치가 트랜스퍼 게이트, N-MOS 트랜지스터 및 P-MOS 트랜지스터로 구성될수 있다.
액정 표시 장치용 구동 회로에서는 상기 제1반도체 스위치 및 상기 제2반도체 스위치 중, x개 [0≤ x ≤ (n+m)]의 반도체 스위치가 N-MOS 패스 트랜지스터로 구성될 수 있고 나머지 반도체 스위치는 P-MOS 패스 트랜지스터로 구성될 수 있다.
본 발명에 따른 액정 표시 장치용 구동 회로는 반도체 스위치에 의해 N-MOS 트랜지스터 및 P-MOS 트랜지스터로부터의 전원 전압을 제어하고, 정확한 전원 전압은 단일 회로로 출력될 수 있다. 따라서, 디지털 신호 입력 및 디지털 신호 출력 데이터 라인 구동 회로를 사용하는 액정 표시 장치의 구동 회로는 쉽게 제작될 수 있다.
본 발명의 양호한 실시예는 첨부 도면을 참조하여 본 발명을 상세히 기재되어 있다. 다음 설명에서, 많은 특정 세목은 본 발명의 이해를 돕기 위해 제공된다. 그러나, 본 발명은 이들 특정 세목없이 실행될 수 있는 종래 기술에 공지된 것이다. 다른 경우에, 공지된 구조는 본 발명을 불명료하게 하지 않도록 상세히 도시되지 않는다.
제1도는 본 발명의 제1실시예에 따른 액정 표시 장치용 구동 회로의 일부를 도시하는 회로도이다. N-MOS 트랜지스터(1) 및 P-MOS 트랜지스터(2)는 소스를 출력측으로 하는 전원부이다. N-MOS 트랜지스터 (1)과 출력 단자(5) 사이에는 제1반도체 스위치(3)이 제공된다. 유사하게, P-MOS 트랜지스터(2)와 출력 단자(5) 사이에는 제2 반도체 스위치(4)가 제공된다. 도시된 실시예에서는 반도체 스위치(3) 및 (4)로서 N-MOS 패스 트랜지스터가 사용된다.
상술한 바와 같이 구성된 회로에서, 반도체 스위치 (3 및 4)를 제어함으로써, N-MOS 트랜지스터(1) 및 P-MOS 트랜지스터(2)로부터의 전원 전압은 교대로 선택되고, 출력 전압 VOUT는 출력 단자(5)로부터 출력된다.
제2도는 제1도의 회로에 적용된 액정 표시 장치의 구성을 도시하는 블럭도이다. 제1도의 회로는 데이터 구동기(6)을 내장한다. 제1도의 회로의 출력 전압VOUT데이터 구동기(6)으로부터 출력된다. TFT 패널(8)은 매트릭스 형태로 배치된 다수의 화소로 구성되어 있다. 화소 캐패시터(10)은 화소 전극 및 접지된 공통 전극으로 형성된다. 각각의 화소 캐패시터(10)와 데이터 구동기(6)의 출력 라인 사이에는 TFT(9)가 접속된다. TFT(9)의 게이트는 게이트 구동기(7) 출력 라인에 접속된다.
상술한 바와 같이 구성된 액정 표시 장치에서는 펄스 전압이 게이트 구동기(7)에 의해 TFT(9)의 게이트에 연속적으로 인가되고, 출력 전압VOUT는 데이터 구동기(6)으로부터 출력된다. 따라서, 게이트 구동기(7)에 의해 제어된 도전 상태로 배치 된 TFT(9)에 접속된 화소에 대해서는 데이터 구동기(6)의 출력 전압의 인가로 설명된다. 따라서, 매트리스 형태로 배치된 표시 소자는 액정 표시 스크린 상의 화상을 표시하도록 구동된다.
구동 회로의 도시된 실시예에서는 N-MOS 트랜지스터(1)의 드레인 전압 VNd, 게이트 전압 VNg및 가판 전압을 설정함으로써, 임계 전압 Vnt가 얻어질 수 있다. 임계 전압 VNt를 활용하는 전압 드롭에 이해, 전압 EN1(ENl= VNg- VNt)은 소스 단자를 통해 출력될 수 있다. 한편, P-MOS 트랜지스터(2)의 드레인 전압 Vpd, 게이트 전압 Vpg및 기판 전압을 설정함으로써 임계 전압 Vpt가 얻어진다. 그 다음, 임계 전압 Vpt를 활용하는 전압 드롭에 의해, 전압 Ep1(Ep1= Vpg-Vpt)은 소스 단자를 통해 출력될 수 있다.
제3도는 제1도의 구동 회로의 스위칭 제어 신호 및 수직 축에 전압 및 수평축에 시간을 취함으로서 대응하는 출력 전압 VOUT의 변화를 도시하는 그래프이다. N-MOS트랜지스터를 사용하는 반도체 스위치(3 및 4)의 각 게이트 단자에서, 제3도에 도시된 신호 A는 스위칭 제어 신호이고, 반전 신호는 입력이다. 이 때 출력 전압 EN1및 EP21는 출력단자를 통해 선택적으로 출력되고, 전원으로서 트랜지스터(1)의 출력 전압 EN1은 트랜지스터(2)의 출력 전압 Ep1보다 더 높다. 일반적으로, N-MOS 트랜지스터(1)의 전원 전압은 10V이고, P-MOS 트랜지스터(2)의 전원 전압 은 2V라 가정하고, 신호 A는 제1출력 주기 t1동안 반도체 스위치에 입력된다고 가정한다. 그 다음, N-MOS 트랜지스터(1)은 선택된다. 따라서, 출력 전압 EN1,즉, 10V는 출력 단자(5)로부터 출력된다. 또 다음 제2출력 주기 t2에서는 반전 신호가 반도체 스위치(4)로 입력된다. 따라서, P-MOS 트랜지스터(2)가 선택된다. 따라서 출력 단자(5)를 통해 출력 되는 전압은 전압은 전압 Ep1, 즉, 2V 로 드롭될 수 있다. 그 다음, 다음 제3출력 주기 t3에서는 출력 단자(5)를 통해 출력되는 전압이 반도체 스위치(3)에 의해 10V(EN1)으로 다시 높아진다.
따라서, 전압 Ep1및 EN1은 출력 단자(5)를 통해 정확하게 출력될 수 있다. 따라서, 디지탈 신호 입력 및 디지털 신호 출력 데이터 라인용 구동 회로는 정확하게 액정 표시 장치를 구동할 수 있다.
그러나, 상술한 바와 같이 구성된 구동 회로에서, N-MOS 트랜지스터(1)의 출력 전압 E;N₁이 P-MOS 트랜지스터의 출력 전압 Ep1보다 작거나 동일할 경우, 전압 E;N₁ 및 Ep1은 출력 단자(5)를 통해 정확하게 출력될 수 없다.
제4도는 본 발명에 따른 구동 회로의 제2실시예의 구성을 도시하는 블럭도이다. 전원 회로(15)는 n개의 N-MOS 트랜지스터로 구성되고, 전원회로 (20)은 m개의 P-MOS 트랜지스터로 구성된다. 전원 회로(15 및 20))은 소스를 출력측으로 하는 전원부를 각각형성한다. 따라서, 전원회로 (15)는 n개의 출력 단자를 갖고 있고, 전원회로(20)은 m개 출력 단자를 갖고 있다. 여기에서, n 및m은 1보다 더 크거나 동일한 자연수이다.
상술한 바와 같이 구성된 회로에서, 먼저 몇 개의 비트 데이터 신호 및 하나의 비트 반전 제어 신호는 시프트 레지스터(30)에 입력된다. 이 신호는 래치 회로(40), 버퍼 증폭기(도시하지 않음) 등을 통해 기능 블록(50)에 공급된다. 기능 블록(50)은 선택 회로(60), 레벨 시프터(70), 반도체 스위치(80)등으로 구성된다. 그 다음, 입력 반전 제어 신호를 입력함으로써, 전원 회로(15 및 20)은 교대로 선택된다. 이와 관련하여, 전원 회로(15 및 20)의 출력 전압은 데이터 신호에 의해 선택된다. 전압은 데이터 라인(90)을 통해 출력된다.
제4도에 도시된 제2실시예에서, 연속하는 제1 및 제2출력 주기로 구성된 출력 주기에서, N-MOS 트랜지스터 및 P-MOS 트랜지스터의 드레인, 게이트 및 기판 의 전압이 설정된다.일반적으로, 전원 회로(15)에 포함된 N-MOS 트랜지스터의 소스 단자로부터 출력된 모든 출력 전압 EN은 전원 회로(20)에 포함된 P-MOS 트랜지스터의 소스 단자로부터 출력된 출력 전압 EP보다 더 크게 설정된다. 따라서, 전압은 데이터 라인(90)을 통해 정확하게 출력된다.
도시된 실시예에서, 예를 들면 액정 표시 장치의 공통 전극이 전위 VC로 설정 될 때 제4도의 전원 회로(15)의 n개의 출력 단자로부터 출력된 모든 출력 전압은 VC보다 더 크게 설정된다. 한편, 제4도에 도시된 전원 회로(20)의 출력 단자(m개)로부터 출력된 모든 출력 전압은 VC보다 적게 설정된다. 이 때, 전위 VC에 대해 서로 반대인 전압 극성은 데이터 라인(90)으로 출력되고, 정확한 출력 전압이 얻어질 수 있다, 또, 액정 소자의 열화도 방지할 수 있다.
한편, 다중값 전압원 회로는 일반적으로 전원 회로로서 일본국 미심사 특허 출원제 헤이세이 7-153914호에 기재되어 있다. 기술된 다중값 전압원 회로는 제1단자와 제2단자 사이의 전압에 직렬 접속된 n개의 레지스터 소자로 분할된 레지스터 소자군 및 드레인 단자에 일반적으로 접속된 (n+1)개의 MOS 트랜지스터로 구성된 MOS 트랜지스터군을 갖고 있다. MOS 트랜지스터군에서 (n+1)개의 각각의 게이트 단자, 제 1 및 제2단자 및 레지스터 소자군의 (n-1)개의 분할 포인트는 차례로 베이시스에 접속된다. 또, MOS 트랜지스터군의 공통 드레인 단자 및 제1 및 제2단자에 대해, 전압은 외부로 인가되어, 출력 전압을 MOS 트랜지스터군의 각 소스 단자를 통해 출력 단자에서 획득한다. 이것에 의해, 더 작은 수의 전압원으로부터 다수의 서로 다른 전압을 출력할 수 있다. 또 상술한 구조에서는 일정 출력 임피던스를 갖고 있는 회로 구성용으로 가능하므로, 연산 중폭기가 필요하지 않다. 그러므로 회로의 모노리틱 집적화는 쉽게 실현될 수 있다.
이러한 다중값 전원 회로가 N - 채널 MOS 트렌지스터로 구성될 때, 예를 들면, 출력 단자의 전압이 원하는 전압보다 더 낮을 때, 전압은 원하는 전압으로 상승된 전압으로 추력 될 수 있다. 그러나, 출력 단자의 전압이 원히는 전압보다 더 높을 때는 출력하기 위해 원하는 값으로 전압을 낮출 필요가 없다.
한편, 다중 값 전원 회로가 P - 채널 MOS 트랜지스터로 구성되고, 출력 단자의 전압이 원하는 전압보다 더 높을 때는 원하는 값으로 낮춘 전압을 출력할 수 있다 그러나, 출력단자의 전압이 원하는 전압보다 낮을 때는 원하는 전압으로 증가된 전압이 출력될 수 없다, 따라서 이러한 다중값 회로가 사용될 때는 원하는 전압이 정확하게 출력될 수 없다.
제5도는 본 발명에 따른 제3실시예의 구동 회로의 기본 구성을 도시하는 회로도이다. 도시된 실시예에서는 다중값 전압원 회로(일본국 미심사 특허 출원 제 헤이세이 7-153914호에 기재된 것과 같음)가 사용된다. 전원 회로(15 및 20)의 반도체 스위치의 회로 구성의 한 예는 제5도에 도시되어 있다.
전원 회로(15a)는 다중값 전압 회로와 같이 레지스터 소자군(11) 및 N-MOS 트랜지스터 군(12)로 구성된다. 한편, 전원 회로(20a)는 레지스터 소자군(21) 및 P-MOS 트랜지스터 군(22)로 구성된다. 전원 회로(15a 및 20a)의 출력 라인은 반도체 스위치 군(81)을 통해 데이터 라인(91)에 접속된다. 도시된 실시예에서 N-MOS 패스 트랜지스터는 반도체 스위치로서 사용된다.
상술한 바와 같이 구성된 구동 회로에서는 레지스터 소자군(11 및 21)의 저항비로 설정된 전압이 MOS 트랜지스터(12 및 22)의 각각의 게이트 단자에 입력된다.
그 다음, 게이트 전압에서 임계 전압만큼 낮아진 전압은 소스 단자를 통해 출력된다. 다중값 전압원 회로는 연산 증폭기가 필요하지 않는 저 전력 소모형이고, 다수의 출력 전압은 작은 수의 외부 전원으로 얻어질 수 있다. 한편, 도시된 실시예에서 반도체 스위치군(81)은 N-MOS 트랜지스터군(12)와 P-MOS 트랜지스터군(22) 사이 및 데이터 라인 출력 단자에 접속된다. 정확한 출력 전압은 단일 회로 구성으로 데이터 라인(91)로부터 출력될 수 있다.
제6a도 내지 제6d도는 본 발명에 사용될 수 있는 반도체 스위치의 예를 도시하는 회로도이다. 제6a도 및 제6b도는 트랜스퍼 게이트를 사용하는 반도체 스위치이고, 제6c도는 N-MOS 패스 트랜지스터를 사용하는 반도체 스위치이며, 제6d도는 P-MOS 패스 트랜지스터를 사용하는 반도체 스위치이다. 임의의 스위치에서, 단자 Q는 전원 출력 단자에 접속되고, 단자 R은 데이터 라인에 접속된다. 따라서, 스위칭 제어 신호가 전원 회로로 부터의 단자 Q에 전압을 출력시킴과 함께 단자 S 또는 S를 통해 입력될 때, 전원 회로는 교대로 선택될 수 있다.
반도체 스위치는 스위칭 소자 또는 스위칭 회로일 수 있다, 또 다른 종류의 반도체 스위치와 함께 사용될 수 있다.
제4도 및 제5도의 구동 회로는 2개의 전압 시스템, 즉 고전압 시스템(예를 들면, 18V 시스템) 및 저전압 시스템(예를 들면 5V 시스템)으로 구성될 수 있다.
제7도는 제4도의 블럭도의 선택 회로(60)이 저전압 시스템으로 구성될 때의 구동 회로를 도시하는 블럭도이다. 도시된 실시예에서, 전원 회로(15b 및 20b),레벨시프터(70b) 및 반도체 스위치(80b)는 고전압 시스템으로 구성되고, 시프트 레지스터(30b), 래치 회로(40b) 및 선택 회로(60b)는 저 전압 시스템으로 구성된다.
제8도 내지 제11도는 제7도의 구동회로에 사용되는 저전압 시스템 선택 회로(60b)를 도시하는 회로도이다.
제8도 내지 제11도에 도시된 회로에서, 래체 회로(40b)로 부터의 출력 신호 D1 및 D2 및 이들의 반전 신호및는 출력 신호 C1 내지 C4를 형성하도록 선택 회로(60b)입력된다. 제8도 내지 제11도에서, 2개의 비트 입력 신호 경우에서의 회로 구성이 도시되어 있다. 그러나, 비트 수가 증가하더라도, 유사한 구성이 사용될 수 있다. 이러한 경우의, 비트 수가 b일 경우 출력 수는 2b에 해당한다. 또 반전된 제어 신호는 데이터 신호와 유사하게 사용되고, 선택 회로의 임의의 입력 단자에 입력될 수 있다.
제12도는 제7도의 구동 회로에서 기능 블록(50b)의 내부 구성을 도시하는 회로도이다.
제12도에 도시된 회로에서, 선택 회로로 부터의 출력 신호는 입력 단자(62)에 입력된다. 그 다음, 출력 신호 및 그것의 반전 신호는 회로 블록(61)로부터 출력된다.
이들 신호들은 레벨 시프트(71)에 의해 저전압 시스템(5V)에서 고전압 시스템(18V)로 변환되어 라인(67)을 통해 얻어진다. 그 다음, 신호는 스위칭 제어 신호와 같이 반도체 스위칭 소자(82)로 입력되고, 입력 단자(63)으로 입력된 전원 회로의 출력 전압은 데이터 라인(92)를 통해 출력된다.
제9도 내지 제11도에 도시된 선택 회로의 출력 신호가 회로 블록(61)에 입력될 때, 선택되지 않은 선택 회로의 출력 단자의 전압은 래치 엔에이블링 신호의 반전 회로를 단자(64)에 입력함으써 0V로 프리챠지된다. 한편, 제8도에 도시된 선택 회로로부터의 출력 신호가 회로 블록(61)로 입력될 때, 기능이 선택 회로 내에 포함 되기 때문에, 회로 블록(61)의 동작은 필요하지 않다. 또 출력 엔에이블링 신호를 단자(65)에 입력시킴으로써, 반도체 스위칭 소자(82)는 선택 회로의 출력과 관계없이 제어될 수 있다.
제13도는 선택 회로(60)이 제4도의 블럭도에 도시될 때의 구동 회로를 도시하는 블럭도로, 고전압 시스템으로 구성된다. 도시된 실시예에서 전원 회로(15c 및 20c), 레벨 시프터(70c),선택 회로(60c) 및 반도체 스위치(80c)는 고전압 시스템으로 구성되고, 시프터 레지스터(30c) 및 래치 회로(40c)는 저전압 시스템으로 구성된다.
제14도는 제7도 및 제13도에 도시된 구동 회로에서 레벨 시프터의 회로 구성의 한 예를 도시하는 회로도이다. 도시된 레벨 시프터는 플립플롭 형태이다. 래치 회로로부터의 출력 신호 D 및 반전 신호는 레벨 시프터로 입력될 때 저전압 시스템에서 고전압 시스템까지의 변환은 레벨 시프터에 의해 행해지고 출력 신호 DOUT로서 출력된다. 상술한 바와 같은 구성의 레벨 시프터는 제12도에 정확하게 도시된 회로에 사용될 수 있다.
제15도는 제13도에 도시된 구동 회로에 사용될 수 있는 고전압 시스템 선택 회로에 한 예를 도시하는 회로도이다. 먼저 제13도의 레벨 시프터(70c)에 의해 고전압 시스템(예를 들면 18V)에서 변환된 출력 신호 D1 및 D2 및 이들의 반전 신호및는 선택 회로로 입력된다. 그 다음 선택 회로에서 전원 전압의 출력 전압 E1 내지 E4가 선택된다. 이들 출력 전압 E1 내지 E4는 데이터 라인(93)으로부터 출력 된다. 이때 선택 회로는 반도체 스위치 기능도 행한다. 제15도에서, 2개의 비트 입력 신호인 경우의 회로 구성이 도시되어 있다. 그러나 비트 수가 증가하더라도 회로는 유사한 방식으로 구성될 수 있다. 또 선택 회로의 소자로서, N-MOS 패스 트랜지스터가 사용된다. 각 소자는 직렬로 전원 전압의 출력 라인에 접속된다. 이러한 선택 회로를 사용하므로써, 소자의 수는 저 전압형 선택 회로의 비교하여 감소될 수 있다. 그러므로 회로 구성은 더 단순하게 될 수 있다.
발명의 상세한 설명의 항에서 없는 구체적인 실시 상태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명백하게 하는 것으로, 그와 같은 구체 예에서만 한정하여 협으로 해석되어야 하는 것은 아니고, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위내에서 여러 가지로 변경하여 실시할 수 있는 것이다.

Claims (3)

  1. 출력 단자와, NMOS 트랜지스터와, PMOS 트랜지스터와 - 상기 NMOS 트랜지스터 및 PMOS 트랜지스터는 각각 소스, 드레인, 기판 및 임계치 전압을 가지고, 상기 NOMS 트랜지스터의 게이트에 바이어스된 전압으로부터 상기 임계치 전압 만큼 강압된 전압 EN1및 상기 PMOS 트랜지스터의 게이트에 바이어스된 전압으로부터 상기 임계치 전압만큼 강하된 전압 EP1이 가각 상기 NMOS 트랜지스터의 소스 및 상기 PMOS 트랜지스터의 소스로부터 전원으로서 출력되고, 상기 전압 EN1이 상기 전압 EP1보다 크게 되도록 상기 NMOS 트랜지스터 및 PMOS 트랜지스터의 드레인, 게이트 및 기판의 전압이 설정되어 있음-, 상기 출력 단자와 상기 NMOS 트랜지스터와의 사이에 접속된 제1반도체 스위치와, 상기 출력 단자와 상기 PMOS 트랜지스터 사이에 접속된 제2 반도체 스위치 - 상기 제1 및 제2반도체 스위치는 상기 NMOS 트랜지스터로부터 출력된 전압EN1및 상기 PMOS 트랜지스터로부터 출력된 전압 EP1을 상기 출력 단자로부터 교대로 출력시키도록 제어됨-를 포함하는 것을 특징으로 하는 액정 표시 장치용 구동 회로.
  2. 출력 단자와 n개의 NMOS 트랜지스터와 m개의 PMOS 트랜지스터와 - 상기 NMOS 트랜지스터 및 PMOS 트랜지스터는 각각 소스 , 드레인, 게이트, 기판 및 임계치 전압을 가지고, 상기 NMOS 트랜지스터의 게이트에 바이어스된 전압으로부터 상기 임계치 전압 만큼 강압된 n개의 전압 EN및 상기 PMOS 트랜지스터의 게이트 바이어스된 전압으로부터 상기 임계치 전압 만큼 강화된 m개의 전압 EP이 각가 상기 NMOS 트랜지스터의 소스 및 상기 PMOS 트랜지스터의 소스로부터 전원으로서 출력되고, 모든 상기 전압 EN이 모든 상기 전압 EP보다 크게 되도록 상기 NMOS 트랜지스터 및 PMOS 트랜지스터의 드레인, 게이트 및 기판의 전압이 설정되어 있음-, 상기 출력 단자와 상기n개의 NMOS 트랜지스터와의 사이에 접속된 n개의 제1반도체 스위치와, 상기 출력 단자와 상기 PMOS 트랜지스터 사이에 접속된 m개의 제2반도체 스위치 - 상기 제1 및 제2반도체 스위치는 상기 NMOS 트랜지스터로부터 출력된 전압 EN및 상기 PMOS 트랜지스터로부터 출력된 전압 EP을 상기 출력단자로부터 교대로 출력시키도록 제어됨-를 포함하는 것을 특징으로 하는 액정 표시 장치용 구동회로.
  3. 제2항에 있어서, 상기 제1반도체 스위치 및 상기 제2반도체 스위치 중에서 x개의 [0≤x≤(n+m)]의 반도체 스위치는 NMOS 패스 트랜지스터로 구성되고, 나머지 반도체 스위치는 PMOS 패스 트랜지스터로 구성되는 것을 특징으로 하는 액정 표시 장치용 구동회로.
KR1019950046003A 1994-12-02 1995-12-01 액정 표시 장치용 구동 회로 KR0183487B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-299872 1994-12-02
JP6299872A JP2715943B2 (ja) 1994-12-02 1994-12-02 液晶表示装置の駆動回路

Publications (2)

Publication Number Publication Date
KR960025301A KR960025301A (ko) 1996-07-20
KR0183487B1 true KR0183487B1 (ko) 1999-04-15

Family

ID=17877984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046003A KR0183487B1 (ko) 1994-12-02 1995-12-01 액정 표시 장치용 구동 회로

Country Status (4)

Country Link
US (1) US5818406A (ko)
JP (1) JP2715943B2 (ko)
KR (1) KR0183487B1 (ko)
TW (1) TW279967B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102302880B1 (ko) * 2020-05-13 2021-09-17 어보브반도체 주식회사 전원 스위치 및 이를 포함하는 표시장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JP2833564B2 (ja) * 1996-02-15 1998-12-09 日本電気株式会社 多値電圧源回路
JP2792511B2 (ja) * 1996-09-26 1998-09-03 日本電気株式会社 表示ドライバ
JP3403027B2 (ja) * 1996-10-18 2003-05-06 キヤノン株式会社 映像水平回路
JP3281290B2 (ja) * 1997-06-19 2002-05-13 シャープ株式会社 電圧作成回路およびこれを備えた液晶表示装置
JPH11133926A (ja) * 1997-10-30 1999-05-21 Hitachi Ltd 半導体集積回路装置および液晶表示装置
JP3252897B2 (ja) * 1998-03-31 2002-02-04 日本電気株式会社 素子駆動装置および方法、画像表示装置
US20020149556A1 (en) * 1998-09-14 2002-10-17 Seiko Epson Corporation Liquid crystal display apparatus, driving method therefor, and display system
KR100430095B1 (ko) * 1998-09-15 2004-07-27 엘지.필립스 엘시디 주식회사 액정표시장치의잔상제거장치및그방법
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP4501206B2 (ja) * 1999-04-14 2010-07-14 株式会社デンソー 表示装置用駆動回路
KR100312344B1 (ko) * 1999-06-03 2001-11-03 최종선 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP3705086B2 (ja) * 2000-07-03 2005-10-12 株式会社日立製作所 液晶表示装置
TWI237802B (en) 2000-07-31 2005-08-11 Semiconductor Energy Lab Driving method of an electric circuit
JP2003195815A (ja) * 2000-11-07 2003-07-09 Sony Corp アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
KR20020053577A (ko) * 2000-12-27 2002-07-05 주식회사 현대 디스플레이 테크놀로지 패널내 배선 및 보정회로를 포함한 액정표시장치
JP3829809B2 (ja) * 2003-02-18 2006-10-04 セイコーエプソン株式会社 表示装置の駆動回路及び駆動方法、並びに表示装置及び投射型表示装置
KR101044920B1 (ko) * 2004-07-28 2011-06-28 엘지디스플레이 주식회사 액정표시장치용 게이트 구동회로 및 이를 이용한액정표시장치
CN101312016B (zh) 2007-05-22 2010-05-26 北京京东方光电科技有限公司 多级电平驱动装置
KR100901769B1 (ko) * 2007-11-15 2009-06-11 한국전자통신연구원 저전압 고정밀도 밴드갭 기준전압 발생기
JP2013164593A (ja) * 2013-02-26 2013-08-22 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324798A (en) * 1976-08-20 1978-03-07 Sharp Corp Driving circuit of electrochromic display device
JPS6337394A (ja) * 1986-08-01 1988-02-18 株式会社日立製作所 マトリクス表示装置
JP2953589B2 (ja) * 1990-03-15 1999-09-27 株式会社日立製作所 液晶の多階調表示における視角補正方式とそれを用いた多階調液晶表示装置
JPH03274090A (ja) * 1990-03-23 1991-12-05 Seiko Epson Corp 液晶表示装置
JPH03274089A (ja) * 1990-03-23 1991-12-05 Seiko Epson Corp 液晶表示装置
JP2875363B2 (ja) * 1990-08-08 1999-03-31 株式会社日立製作所 液晶表示装置
JP2659473B2 (ja) * 1990-09-28 1997-09-30 富士通株式会社 表示パネル駆動回路
JPH04204689A (ja) * 1990-11-30 1992-07-27 Hitachi Ltd 多階調用ドライバーとそれを用いた液晶表示装置
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JP2751680B2 (ja) * 1991-09-04 1998-05-18 日本電気株式会社 Ｌｃｄ駆動回路
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
JPH0760301B2 (ja) * 1992-12-02 1995-06-28 日本電気株式会社 液晶駆動回路
JP2500417B2 (ja) * 1992-12-02 1996-05-29 日本電気株式会社 液晶駆動回路
JP2701710B2 (ja) * 1993-11-29 1998-01-21 日本電気株式会社 多値電圧源回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102302880B1 (ko) * 2020-05-13 2021-09-17 어보브반도체 주식회사 전원 스위치 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
JPH08160916A (ja) 1996-06-21
JP2715943B2 (ja) 1998-02-18
TW279967B (ko) 1996-07-01
KR960025301A (ko) 1996-07-20
US5818406A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
KR0183487B1 (ko) 액정 표시 장치용 구동 회로
US8344981B2 (en) Display driver, display device, and drive method
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
EP1341313B1 (en) Reference voltage circuit
KR100579537B1 (ko) 디지털-아날로그변환기와회로기판과전자기기및액정표시장치
KR100367387B1 (ko) 액티브 매트릭스 디스플레이용 고밀도 컬럼 드라이버
KR100366868B1 (ko) 디스플레이 장치의 구동 회로
EP0747748A1 (en) Liquid crystal driving device, liquid crystal display device, analog buffer, and liquid crystal driving method
KR100324912B1 (ko) 평면표시장치
KR100275651B1 (ko) 연산 증폭기를 구비하지 않는 액정 표시 장치용 구동기
US20040004593A1 (en) Level converter circuit and a liquid crystal display device employing the same
US6459395B1 (en) Digital-to-analog converter and display unit with such digital-to-analog converter
JP2002014656A (ja) 多階調デジタル映像データを表示するための駆動回路及びその方法
EP0996108B1 (en) Liquid crystal display device having a gray-scale voltage producing circuit
KR19990080120A (ko) 오프셋 제거 기능을 갖는 박막 트랜지스터 액정 표시 장치 소스드라이버
US6795050B1 (en) Liquid crystal display device
US7245283B2 (en) LCD source driving circuit having reduced structure including multiplexing-latch circuits
US6556182B1 (en) Liquid crystal display device having an improved video line driver circuit
US6628274B1 (en) Display drive device, display device, hand-carry electronic device, and display driving method
KR950001376A (ko) 다-계조 박막 트랜지스터 액정 표시 장치
US6646637B1 (en) Liquid crystal display device
US20040174355A1 (en) Signal line drive circuit in image display apparatus
EP0544427A2 (en) Display module drive circuit having a digital source driver capable of generating multi-level drive voltages from a single external power source
US20050219181A1 (en) Multi-gradation voltage generating apparatus including two gradation voltage generating circuits
EP0447919A2 (en) Drive circuit for dot matrix display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 17

EXPY Expiration of term