Nothing Special   »   [go: up one dir, main page]

KR0171648B1 - 박막장치 및 그 제조방법 - Google Patents

박막장치 및 그 제조방법 Download PDF

Info

Publication number
KR0171648B1
KR0171648B1 KR1019940021005A KR19940021005A KR0171648B1 KR 0171648 B1 KR0171648 B1 KR 0171648B1 KR 1019940021005 A KR1019940021005 A KR 1019940021005A KR 19940021005 A KR19940021005 A KR 19940021005A KR 0171648 B1 KR0171648 B1 KR 0171648B1
Authority
KR
South Korea
Prior art keywords
thin film
aluminum
film device
metal
tin oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019940021005A
Other languages
English (en)
Other versions
KR950007157A (ko
Inventor
이쿠노리 코바야시
신이치로 이시하라
미치코 오카후지
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16602579&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR0171648(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR950007157A publication Critical patent/KR950007157A/ko
Application granted granted Critical
Publication of KR0171648B1 publication Critical patent/KR0171648B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 액정표시장치, 전기루미네슨스표시장치나 광전변환디바이스를 구성하는 박막장치에 사용되는 배선재료 및 그 박막장치의 제조방법에 관한 것으로서, 동일 평면상에 ITO등의 투명전극과 금속층이 형성되는 기판에 있어서, ITO와 전해 부식반응을 일으키는 일없이, 포지티브형의 감광수지를 사용해서 Al을 주재료로 하는 금속배선을 형성할 수 있는 기판 및 그 제조방법을 제공하는 것을 목적으로 한 것이며, 그 구성은, 기판상에 형성된 박막장치에 있어서, 금속배선과 산화인듐주석, 산화인듐, 산화주석으로 이루어진 투명화소전극이 동일 레이어로 형성되고, 상기 금속배선재료는, 표준단극전위가 Al보다도 높은 금속을 함유하는 Al합금이고, 이 Al합금의 알킬리용액속에서의 애노드반응의 평형전위는, 산화인듐주석, 산화인듐, 산화주석의 캐소드반응의 평형전위보다도 높게되는 것을 특징으로 한 것이다.

Description

박막장치 및 그 제조방법
제1도는 본 발명의 제1실시예에 있어서의 TFT어레이의 제조공정을 표시한 단면구조모식도.
제2도는 본 발명의 제2실시예에 있어서의 TFT어레이의 제조공정을 표시한 단면구조모식도.
제3도는 본 발명의 제3실시예에 있어서의 TFT어레이의 제조공정을 표시한 단면구조모식도.
제4도는 현상액속에서의 ITO 및 각종 금속의 캐소드분극특성과 애노드분극특성을 표시한 도면.
제5도는 각종 금속을 첨가한 Al의 비(比)저항 및 산화반응의 평형전위의 시프트량과 첨가농도의 관계를 표시한 도면.
제6도는 종래에 있어서의 TFT의 단면구조모식도.
* 도면의 주요부분에 대한 부호의 설명
11 : 투명절연기판 12 : 게이트전극
13 : 게이트절연체층 14 : 비정질실리콘반도체층
15 : 채널보호절연체층 16 : n+: 비정질실리콘층
17 : 화소전극 18 : 확산방지금속
19 : 소오스 · 드레인전극 20 : 패시베이션막
본 발명은 액정표시장치, 전기루미네슨스표시장치나 광전변환디바이스를 구성하는 박막장치에 사용되는 배선재료 및 그 박막장치의 제조방법에 관한 것이다.
액정표시장치는, 박막트랜지스터어레이(이후 TFT라 부름)를 형성한 기판과 대향전극을 가진 기판과의 사이에 액정을 배치해서 구성된다. 종래의 TFT어레이의 구조는, 유리기판상에 예를 들면 크롬으로 이루어진 게이트전극이 형성되고, 비정질실리콘반도체층(a-Si)이 질화실리콘(SiNx)의 게이트절연막을 개재해서 형성되고, 티탄(Ti) 및 알루미늄 (Al)의 2층으로 이루어진 소오스·드레인전극이 인을 함유하는 a-Si막을 개재해서 형성되고, 액정에 전압을 인가하기 위한 산화인듐주석(ITO)으로 이루어진 투명전극이 드레인전극과 접속해서 형성되어 있다.
다음에 상기한 구조를 가진 TFT어레이의 제조공정에 대해서 설명한다. 먼저, 유리기판상에 Cr을 성막(成膜)해서, 사진평판기술에 의해 게이트전극을 형성한다. 다음에 TFT의 주재료인 질화실리콘(SiNx)으로 이루어진 게이트절연막, 비정질 실리콘(a-Si)반도체층, 및 소오스·드레인전극-반도체층간에서 오믹접촉(ohmic contact)을 얻기 위한 인을 함유한 a-Si막(n+-a-Si)을 플라즈마 CVD법에 의해 연속 성막하고, TFT를 형성하는 곳 이외의 a-Si층 및 n+-a-Si층을 사진평판기술에 의해 에칭제거한다. 다음에 산화인듐주석(ITO)을 성막해서, 사진평판기술에 의해 투명 표시전극을 형성한다. 다음에, 티탄(Ti) 및 Al의 순서로 성막해서, 사진평판기술에 의해 소오스·드레인전극을 형성하고, TFT의 채널부상의 n+-a-Si층을 제거해서 TFT가 완성된다.
그러나 상기한 구성을 가진 TFT의 제조방법에서는, 소오스·드레인전극을 형성할 때의 사진평판에 포지티브형의 감광수지를 사용하였을 경우, 현상액이 알칼리성이므로, 제4도에 표시한 바와 같이, 알칼리수용액속에서는 ITO의 환원반응의 편형전위보다도 Al의 산화반응의 편형전위의 쪽이 낮기 때문에, 레지스트의 현상공정중에 Al과 ITO사이에서 산화환원반응을 일으켜서 ITO가 환원되어, 부식한다고 하는 문제가 발생하였다. 따라서, 상기한 사진평판에서는 네거티브형 감광수지밖에 사용할 수 없기 때문에, 사진평판을 가공정밀도가 높고 박리가 용이한 포지티브형으로 통일할 수 없어, 제조공정상 불합리하였다.
본 발명의 목적은, 이와 같은 종래의 문제를 해결하는 것이며, 동일 평면상에 ITO등의 투명전극과 금속층이 형성되는 기판에 있어서, ITO와 전해부식(electrolytic corrosion)반응을 일으키는 일없이 포지티브형의 감광수지를 사용해서 Al을 주재료로 하는 금속배선을 형성할 수 있는 기판 및 그 제조방법을 제공하는 일이다.
본 발명은 상기 문제점을 해결하기 위하여, 투명전극과 동일레이어로 형성하는 배선재료를, 표준단극전위가 Al보다도 높은 금속을 함유하는 Al합금으로 한다.
본 발명은 상기 구성에 의해, 포지티브형 레지스트용 현상액속에 있어서의 Al합금의 산화반응의 평형전위가 순수한 Al의 평형전위 보다도 높은쪽으로 시프트해서, ITO의 환원전위보다도 높게 된다. 그 결과, Al합금-lTO사이에서의 전지반응이 성립되지 않아, ITO의 환원반응에 의한 부식을 방지할 수 있다. 따라서, 저저항금속의 Al합금을 주재료로 하는 배선과, 투명전극인 ITO가 동일평면상에 존재하는 구조를 가진 기판의 제조방법에 있어서, 모두 포지티브레지스트를 사용해서 패터닝할 수 있기 때문에, 제조공정을 합리화할 수 있어, 제조코스트를 저감할 수 있는 효과를 가진다. 또, 포지티브레지스트를 사용해서 패터닝하기 때문에, 미세가공이 가능하게 되고, 고정세(高精細)한 TFT어레이의 형성을 용이하게 할 수 있는 효과도 가진다.
이하, 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제1도는, 본 실시예에 의한 TFT의 구조 및 제조방법을 표시한다. 제1(a)도에 표시한 바와 같이, 제1의 공정으로서 투명절연기판(11)상에 금속을 성막하고, 포지티브형 사진평판에 의해 소정의 형상으로 패터닝해서 게이트전극(12)으로 한다. 다음에, (b)에 표시한 바와 같이, 제2의 공정으로서 투명절연기판(11)상에 P-CVD법 등으로 게이트절연체층(13), 비정질실리콘반도체층(14), 채널보호절연체층(15)을 성막한다. 다음에(c)에 표시한 바와 같이, 제3의 공정으로서 투명절연기판(11)상의 게이트전극(12)상의 채널보호절연체층(15)을, TFT를 형성할 수 있도록, 포지티브형 사진평판에 의해 패터닝한다. 다음에 (d)에 표시한 바와 같이, 제4의 공정으로서, P-CVD법으로 투명절연기판(11)상에 P(인)을 불순물로 한 불순물반도체인 n+:비정질실리콘층(16)을 형성한다. 또 (e)에 표시한 바와 같이, 제5의 공정으로서 채널보호절연체층(15)을 덮도록 n+: 비정질실리콘층(16)과 비정질실리콘반도체층(14)을 장래 소오스·드레인전극이 되도록 포지티브형 사진평판에 의해 패터닝한다. 다음에 (f)에 표시한 바와 같이, 제6의 공정으로서 투명절연기판(11)상에 표시용 투명화소전극재료인 ITO를 성막하여, 화소전극(17)이 되도록 포지티브형 사진평판에 의해 패터닝한다. 그리고 (g)에 표시한 바와 같이, 제7의 공정으로서 투명절연기판(11)상에 Ti등의 금속으로 이루어지는 확산방지층(18), 텅스텐(W)을 3at%첨가한 Al합금으로 이루어지는 소오스·드레인전극(19)을 성막하고, 표시용 투명화소전극(17)인 ITO와 이미 패터닝되어 있는 n+: 비정질실리콘층(16)과 접속하도록 포지티브형 사진평판에 의해 패터닝해서, 액정표시장치를 위한 TFT어레이를 형성한다. 통상은 최종 SiNx막 등의 패시베이션막(20)을 형성, 패터닝하는 공정을 거쳐 TFT어레이를 완성한다.
본 실시예에 의하면, 소오스·드레인전극(19)재료인 W을 첨가한 Al합금은, 포지티브현상액속에서 ITO와의 사이의 산화환원반응이 억제되고, ITO의 부식을 방지할 수 있다. 이것은, 제4도에 표시한 바와 같이, W을 첨가한 Al합금의 애노드 반응의 평형전위가 ITO의 캐소드반응의 평형전위보다도 높기 때문에, ITO와의 사이에서 전지반응이 발생하지 않기 때문이다. 따라서, 본 실시예에서는 기본적으로 모두 포지티브레지스트를 사용해서, 패터닝형성할 수 있다. 또, W의 첨가량도 수 at%이기 때문에, 비저항의 증가도 작다.
또, Al에 첨가하는 금속으로서, W이외의 팔라듐, 바나듐, 백금, 인듐을 사용해도 마찬가지의 효과가 있는 것을 확인하였다.
제5도에, 각종 금속을 첨가한 Al의 비저항 및 산화반응평형전위의 시프트량과 첨가농도의 관계를 표시한다. 도면에 표시한 바와 같이, 첨가농도가 크게 되면 비저항이 증가하고, 또, 산화전위의 시프트량도 크게 된다. 산화반응의 평형전위의 시프트량은 첨가하는 금속의 종류에 따라 다르며, 첨가농도는 비저항도 고려하면서 적정하게 결정한다. W나 Pd의 경우, 약간의 농도(0.5at%정도)의 첨가량으로도 산화반응평형전위의 시프트량은 충분하다. 첨가농도는, 비저항을 확보하기 위하여 바람직하게는 3at%이하가 좋다.
다음에 본 발명의 제2실시예에 있어서의 TFT의 제조공정에 대해서 제2도를 사용해서 설명한다. 먼저 제2도(a)에 표시한 바와 같이, 제1의 공정으로 투명절연기판(31)상에 광차폐금속막(32)을 성막하고, 포지티브형 사진평판에 의해 소정의 형상으로 패터닝한다. 다음에 (b)에 표시한 바와 같이, 층간절연막(33)으로서 SiO2를 성막하고, 계속해서 ITO를 성막해서 화소전극(34) 및 소오스전극(35)이 되도록 포지티브형 사진평판에 의해 패터닝한다. 다음에 (C)에서 표시한 바와 같이, P-CVD법에 의해 비정질실리콘반도체층(36)을 성막하고, 도면과 같이 포지티브형 사진평판에 의해 섬형상으로 패터닝한다. 그후 (d)에 표시한 바와 같이, Mo층(37), W을 첨가한 Al층(38)을 성막하고, 소오스전극(35)인 ITO와 접속하도록 포지티브형 사진평판에 의해 패터닝해서 소오스배선을 형성하고, P-CVD법 등으로 게이트절연체층(39)을 성막한다. 마지막으로 (e)에서 표시한 바와 같이, Al을 성막해서 포지티브형 사진평판에 의해 패터닝해서 게이트전극(40)을 형성하여, 본 실시예의 TFT어레이를 완성한다. 본 실시예에 있어서도 모두 포지티브레지스트를 사용해서 패터닝할 수 있다.
다음에 본 발명의 제 3실시예에 있어서의 TFT의 제조공정에 대해서 제3도를 사용해서 설명한다. 먼저 투명절연기판(41)상에 다결정실리콘반도체(42)를 성막하고, 도면과 같이 패터닝한다. 다음에, LPCAD법에 의해 SiO2게이트절연막(43)을 성막한 후, 게이트전극(44)을 형성하여, SiO2층간 절연막(45)을 성막한다. 다음에, 소오스영역(46) 및 드레인영역(47)이 되는 위치의 게이트절연막(43)에 구멍을 뚫고, 인을 이온주입해서 소오스전극 및 드레인전극을 형성한다. 다음에, ITO로 이루어진 표시전극(48)을 형성하고, 마지막으로, W을 첨가한 Al층(49)을 성막하여, 패터닝해서 소오스배선을 형성하고, 본 실시예의 TFT를 완성한다. 본 실시예에 있어서도 상기한 실시예와 마찬가지로 모두 포지티브레지스트를 사용해서 패터닝할 수 있다.
이상, 실시예로서 TFT어레이를 대표예로서 설명하였으나, 이에 한한 것은 아니며 본 발명은 ITO와 알루미늄(Al)을 주재료로 하는 배선을 동일 평면상에의 형성을 필요로 하는 모든 박막장치에 적용할 수 있는 것은 말할 것도 없다.
또, 실시예에서는 소오스배선금속에만 본 발명을 적응하였으나, 게이트금속에 있어서도 본 발명은 적응할 수 있다. 예를 들면, 실장부에 ITO를 사용해서 게이트금속과 접속하는 경우이다. 이 경우에 있어서도 마찬가지의 효과를 얻을 수 있다.
또, 투명전극재료로서 ITO를 사용하는 경우에 대해서 설명하였으나, 산화인듐 또는 산화주석 등 도전성을 지닌 금속산화물을 사용한 경우에도 본 발명은 유효하다.

Claims (8)

  1. 기판의 동일평면상에 산화물 도전체와 금속층이 형성되어 있는 박막장치에 있어서, 상기 금속층은, 알루미늄과 이 알루미늄보다도 표준단극단위가 높은 금속을 함유하는 것을 특징으로 하는 박막장치.
  2. 제1항에 있어서, 상기 산화물 도전체가 산화인듐 또는 산화주석 또는 산화인듐주석인 것을 특징으로 하는 박막장치.
  3. 제1항에 있어서, 상기 표준단극전위가 알루미늄보다도 높은 금속이 텅스텐인 것을 특징으로 하는 박막장치.
  4. 제1항에 있어서, 상기 알루미늄을 주체로 하는 금속층의 아래쪽에 확산방지금속층을 배치한 것을 특징으로 하는 박막장치.
  5. 기판의 한쪽면상에 산화물 도전체를 입혀붙이고, 사진평판에 의해 가공하는 공정과, 상기 도전체상에 표준단극전위가 알루미늄보다도 높은 금속을 함유하는 알루미늄을 입혀붙이고, 상기 표준단극전위가 알루미늄보다도 높은 금속을 함유하는 알루미늄을 포지티브형 사진평판에 의해 가공하는 공정을 포함하는 것을 특징으로 하는 박막장치의 제조방법.
  6. 제5항에 있어서, 상기 산화물 도전체가 산화인듐 또는 산화주석 또는 산화인듐주석인 것을 특징으로 하는 박막장치의 제조방법.
  7. 제5항에 있어서, 상기 표준단극전위가 알루미늄보다도 높은 금속이 텅스텐인 것을 특징으로 하는 박막장치의 제조방법.
  8. 제5항에 있어서, 상기 표준단극전위가 알루미늄보다도 높은 금속을 함유하는 알루미늄의 아래쪽에 확산방지금속층을 배치하는 공정을 포함하는 것을 특징으로 하는 박막장치의 제조방법.
KR1019940021005A 1993-08-26 1994-08-25 박막장치 및 그 제조방법 Expired - Fee Related KR0171648B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP21123893A JP3106786B2 (ja) 1993-08-26 1993-08-26 半導体装置およびその製造方法
JP93-211238 1993-08-26

Publications (2)

Publication Number Publication Date
KR950007157A KR950007157A (ko) 1995-03-21
KR0171648B1 true KR0171648B1 (ko) 1999-02-01

Family

ID=16602579

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021005A Expired - Fee Related KR0171648B1 (ko) 1993-08-26 1994-08-25 박막장치 및 그 제조방법

Country Status (6)

Country Link
US (1) US5660971A (ko)
EP (1) EP0641028B1 (ko)
JP (1) JP3106786B2 (ko)
KR (1) KR0171648B1 (ko)
DE (1) DE69418399T2 (ko)
TW (1) TW399741U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375870B1 (ko) * 2000-05-22 2003-03-15 상산소재 주식회사 인조대리석 판재의 성형방법과 이 방법으로 제조된 보울일체식 세면대

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939625B2 (en) * 1996-06-25 2005-09-06 Nôrthwestern University Organic light-emitting diodes and methods for assembly and enhanced charge injection
US6586763B2 (en) * 1996-06-25 2003-07-01 Northwestern University Organic light-emitting diodes and methods for assembly and emission control
US5834100A (en) * 1996-06-25 1998-11-10 Northwestern University Organic light-emitting dioddes and methods for assembly and emission control
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
KR100684928B1 (ko) * 2000-07-07 2007-02-20 학교법인연세대학교 네트웍 구조의 확산방지층을 구비한 화합물 반도체 소자및 그 제조방법
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
JP2006171344A (ja) * 2004-12-15 2006-06-29 Nippon Sheet Glass Co Ltd 光学膜
JP2006210477A (ja) * 2005-01-26 2006-08-10 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
US7829215B2 (en) 2005-08-29 2010-11-09 University Of South Florida Surface micromachined electrolyte-cavities for use in micro-aluminum galvanic cells
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN109212854B (zh) * 2018-08-29 2021-06-01 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4420504A (en) * 1980-12-22 1983-12-13 Raytheon Company Programmable read only memory
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
JPS59198774A (ja) * 1983-04-26 1984-11-10 Fuji Electric Co Ltd アモルフアスシリコン太陽電池
EP0211402B1 (en) * 1985-08-02 1991-05-08 General Electric Company Process and structure for thin film transistor matrix addressed liquid crystal displays
JPS63289533A (ja) * 1987-05-22 1988-11-28 Oki Electric Ind Co Ltd 液晶ディスプレイ装置
JP2673460B2 (ja) * 1990-02-26 1997-11-05 キヤノン株式会社 液晶表示素子
JPH04326723A (ja) * 1991-04-26 1992-11-16 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP3392440B2 (ja) * 1991-12-09 2003-03-31 株式会社東芝 多層導体層構造デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375870B1 (ko) * 2000-05-22 2003-03-15 상산소재 주식회사 인조대리석 판재의 성형방법과 이 방법으로 제조된 보울일체식 세면대

Also Published As

Publication number Publication date
EP0641028A2 (en) 1995-03-01
DE69418399T2 (de) 1999-09-30
JPH0766417A (ja) 1995-03-10
EP0641028A3 (en) 1995-09-27
KR950007157A (ko) 1995-03-21
JP3106786B2 (ja) 2000-11-06
DE69418399D1 (de) 1999-06-17
US5660971A (en) 1997-08-26
EP0641028B1 (en) 1999-05-12
TW399741U (en) 2000-07-21

Similar Documents

Publication Publication Date Title
US6329672B1 (en) Thin film transistor having a second gate metal layer preventing formation of hillocks
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
US7170571B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
KR970048855A (ko) 액정표시장치의 제조방법
US6853405B2 (en) Method of fabricating liquid crystal display
KR0171648B1 (ko) 박막장치 및 그 제조방법
JP2002055362A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
JPH0311744A (ja) 薄膜トランジスタの製造方法
US7635436B2 (en) Etchant composition and manufacturing method for thin film transistor array panel
JPH06188265A (ja) 半導体装置およびその製造方法
US6509940B2 (en) Liquid crystal display and fabricating method thereof
KR20070053472A (ko) 표시기판 및 이의 제조 방법
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
US7125756B2 (en) Method for fabricating liquid crystal display device
JP2576436B2 (ja) 液晶表示装置
JPH05323380A (ja) 薄膜トランジスタパネルの製造方法
KR0183757B1 (ko) 박막 트랜지스터-액정 표시장치의 제조방법
JP3419073B2 (ja) 薄膜トランジスタ及びその製造方法、及びアクティブマトリクス液晶表示素子
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JP3123231B2 (ja) 薄膜トランジスタパネルの製造方法
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
JP3104356B2 (ja) 薄膜トランジスタパネルおよびその製造方法
KR0139371B1 (ko) 박막 트랜지스터 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940825

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940825

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981021

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981021

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011010

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021008

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031013

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041012

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051011

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061116

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20071010

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20071010

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090910