KR0170632B1 - Circuit for generating interpolation signal - Google Patents
Circuit for generating interpolation signal Download PDFInfo
- Publication number
- KR0170632B1 KR0170632B1 KR1019910023363A KR910023363A KR0170632B1 KR 0170632 B1 KR0170632 B1 KR 0170632B1 KR 1019910023363 A KR1019910023363 A KR 1019910023363A KR 910023363 A KR910023363 A KR 910023363A KR 0170632 B1 KR0170632 B1 KR 0170632B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- signals
- interpolation
- chroma
- rgb color
- Prior art date
Links
- 102100034033 Alpha-adducin Human genes 0.000 claims abstract description 9
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 claims abstract description 9
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 claims description 11
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 claims description 7
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 7
- 101150102866 adc1 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 101100128232 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) LIF1 gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/31—Projection devices for colour picture display, e.g. using electronic spatial light modulators [ESLM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
이 발명은 고화질의 액정 프로젝터를 사용하는 영상기기에 관한 것으로, 크로마 신호 처리부(20)로부터의 R.G.B 색신호를 이용하여 R.G.B 원신호 및 보간신호 발생부(40)~(60)의 각각의 쉬프트 레지스터(42)~(45) 및 가산기(ADD1) 및 나눗셈기(46)에서 원신호에 대하여 보간된 신호를 만들어 콘트롤러(30)의 제어에 따른 스위치(SW1)의 스위칭 동작에 따라 크로마 신호 처리부(20)로부터의 원래의 R.G.B 색신호와 보간신호를 교대로 패널로 출력함으로써 고화질의 영상이 실현되도록 한 것이다.The present invention relates to an image apparatus using a high-definition liquid crystal projector, and each shift register of the RGB source signal and the interpolation signal generators 40 to 60 by using the RGB color signal from the chroma signal processor 20. 42) to 45 and the adder ADD1 and the divider 46 to generate an interpolated signal with respect to the original signal, and according to the switching operation of the switch SW1 under the control of the controller 30, the chroma signal processor 20 By outputting the original RGB color signal and the interpolation signal from the panel alternately, a high quality image is realized.
Description
제1도는 이 발명에 따른 보간신호 발생회로의 블럭도.1 is a block diagram of an interpolation signal generation circuit according to the present invention.
제2도는 제1도의 상세회로도.2 is a detailed circuit diagram of FIG.
제3도는 제2도에 따른 델타구조의 액정 패널 상태도이다.3 is a state diagram of a liquid crystal panel having a delta structure according to FIG. 2.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : Y/C 분리부 20 : 크로마 신호 처리부10: Y / C separation unit 20: chroma signal processing unit
30 : 콘트롤러30: controller
40~60 : R.G.B 원신호 및 보간신호 발생부40 ~ 60: R.G.B original signal and interpolation signal generator
41 : 라인 메모리 42~45 : 쉬프트 레지스터41: line memory 42 to 45: shift register
46 : 나눗셈기 LIF1, LPF2 : 로우 패스 필터46: divider LIF1, LPF2: low pass filter
ADC1 : 아날로그 디지탈 변환기 DAC1 : 디지탈 아날로그 변환기ADC1: Analog Digital Converter DAC1: Digital Analog Converter
SW1 : 스위치SW1: Switch
이 발명은 고화질의 액정(Liquid Crystal) 프로젝터를 사용하는 영상기기에 관한 것으로서, 더욱 상세하게는 원신호를 이용하여 보간신호를 발생시켜 패널(Panel)에 공급함으로써 고화질의 영상을 얻을 수 있도록 한 보간신호 발생회로에 관한 것이다.The present invention relates to an imaging apparatus using a high-definition liquid crystal projector, and more particularly, to generate an interpolation signal by using an original signal and supply the interpolation signal to a panel to obtain a high quality image. It relates to a signal generating circuit.
일반적으로 액정 프로젝터가 고화질로 나아감에 따라 필연적으로 패널의 화소수증가로 인해 현재 사용되고 있는 주사 방법으로는 패널을 적절하게 구동시킬 수 없어 고화질의 영상을 얻을 수가 없었다.In general, as liquid crystal projectors move to high quality, the scanning method currently used due to the increase in the number of pixels of the panel cannot properly drive the panel, and thus a high quality image cannot be obtained.
이 발명은 이러한 문제점을 해결하기 위한 것으로, 이 발명의 목적은 하나의 기수라인과 다음의 기수라인의 샘플링 포인트를 조합한 신호를 발생시켜 각 기수라인사이에 보간신호로 공급함으로써 고화질의 영상을 얻을 수 있도록 한 보간신호 발생회로를 제공하는데 있다.The present invention has been made to solve this problem, and an object of the present invention is to generate a signal combining a sampling point of one radix line and the next radix line, and to supply a high quality image by supplying an interpolation signal between each radix line. An interpolation signal generating circuit is provided.
이러한 목적을 달성하기 위한 이 발명의 특징은 복합 비데오 신호를 휘도 및 크로마신호로 분리하는 Y/C 분리부와, 상기 Y/C 분리부로부터의 휘도신호와 크로마신호로 R.G.B 색신호를 출력하는 크로마신호 처리부와, 상기 Y/C 분리부로부터의 휘도신호를 이용하여 각종 제어신호를 발생시키는 콘트롤러를 포함하여 구성되는 비데오 신호 처리 시스템에 있어서, 상기 크로마신호처리부 및 콘트롤러에 연결되어 상기 콘트롤러의 제어에 따라 상기 크로마 신호 처리부로부터 R.G.B 색신호 및 상기 R.G.B 색신호를 이용한 R.G.B 각각의 보간신호를 발생하는 R.G.B 원신호 및 보간신호 발생부를 포함하여 구성되는 보간신호 발생회로에 있다.A characteristic of this invention for achieving this object is a Y / C separation unit for separating a composite video signal into luminance and chroma signals, and a chroma signal for outputting RGB color signals as luminance signals and chroma signals from the Y / C separation unit. A video signal processing system comprising a processing unit and a controller for generating various control signals using the luminance signal from the Y / C separation unit, the video signal processing system being connected to the chroma signal processing unit and the controller according to the control of the controller. An interpolation signal generation circuit including an RGB original signal and an interpolation signal generator for generating an RGB color signal and an RGB interpolation signal using the RGB color signal from the chroma signal processor.
이하, 이 발명의 일실시예를 첨부도면을 참조로하여 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 이 발명에 따른 보간신호 발생회로의 블럭도를 나타낸 것으로서, 복합 비데오 신호를 휘도(Y)신호와 크로마(C)신호로 분리하는 Y/C 분리부(10)에 크로마 신호처리부(20) 및 콘트롤러(30)를 연결시킨다. 상기 크로마 신호 처리부(20)는 상기 Y/C 분리부(10)로부터의 휘도신호와 크로마 신호로 R.G.B 색신호를 만들며 상기 콘트롤러(30)는 상기 Y/C 분리부(10)로부터의 휘도신호를 이용하여 각종 제어신호를 만든다.1 is a block diagram of an interpolation signal generating circuit according to the present invention, wherein a chroma signal processor 20 is provided in a Y / C separation unit 10 that separates a complex video signal into a luminance (Y) signal and a chroma (C) signal. ) And the controller 30. The chroma signal processing unit 20 generates an RGB color signal using the luminance signal from the Y / C separation unit 10 and the chroma signal, and the controller 30 uses the luminance signal from the Y / C separation unit 10. To make various control signals.
그리고 상기 크로마 신호 처리부(20) 및 콘트롤러(30)에는 R.G.B 원신호 및 보간신호 발생부(40)~(60)를 연결시켜 상기 콘트롤러(30)의 제어에 따라 상기 크로마 신호 처리부(20)로부터의 R.G.B 색신호인 원신호 및 상기 R.G.B 색신호를 이용한 R.G.B 각각의 보간신호를 출력한다.The RGB signal processor 20 and the controller 30 are connected to the RGB source signal and the interpolation signal generators 40 to 60, and are controlled from the chroma signal processor 20 under the control of the controller 30. An original signal, which is an RGB color signal, and an RGB interpolation signal using the RGB color signal are output.
제2도는 상기 제1도의 R.G.B 원신호 및 보간신호 발생부(40)~(60)의 상세회로도로서, 각각의 R.G.B 원신호 및 보간신호 발생부(40)~(60)는 구성이 모두 동일하므로 여기에서는 상기 R.G.B 원신호 및 보간신호 발생부(40)~(60)를 하나로 통일하여 설명한다.FIG. 2 is a detailed circuit diagram of the RGB original signal and interpolation signal generators 40 to 60 of FIG. 1, and each of the RGB original signal and interpolation signal generators 40 to 60 has the same configuration. Here, the RGB original signal and the interpolation signal generators 40 to 60 will be described as one.
먼저, 상기 크로마 신호 처리부(20)로부터의 R.G.B 색신호를 로우패스 필터링하여 노이즈 성분을 제거하는 로우 패스 필터(LPF1)에 아날로그 디지탈 변환기(ADC1)를 연결시켜 상기 로우 패스 필터(LPF1)로부터의 신호를 디지탈 신호로 변환한다.First, the analog digital converter ADC1 is connected to a low pass filter LPF1 for low pass filtering the RGB color signal from the chroma signal processor 20 to remove noise components, thereby receiving a signal from the low pass filter LPF1. Convert to a digital signal.
그리고 상기 아날로그 디지탈 변환기(ADC1)에는 라인 메모리(41)를 연결시켜 상기 아날로그 디지탈 변환기(ADC1)로부터의 신호를 딜레이 시킨다.A line memory 41 is connected to the analog digital converter ADC1 to delay a signal from the analog digital converter ADC1.
또한, 상기 아날로그 디지탈 변환기(ADC1) 및 라인 메모리(41)에는 쉬프트 레지스터(42)~(45)를 연결시켜 상기 아날로그 디지탈 변환기(ADC1) 및 라인 메모리(41)로부터의 신호를 각각 쉬프트시킨다. 그리고, 상기 쉬프트 레지스터(42)~(45)에는 가산기(ADD1)를 연결시켜 상기 쉬프트 레지스터(42)~(45)로부터의 각 신호를 가산하며, 상기 가산기(ADD1)에는 나눗셈기(46)를 연결시켜 상기 가산기(ADD1)로부터의 신호를 음수로 나누어 반전된 우수라인의 보간신호로 만든다.In addition, shift registers 42 to 45 are connected to the analog digital converter ADC1 and the line memory 41 to shift the signals from the analog digital converter ADC1 and the line memory 41, respectively. An adder ADD1 is connected to the shift registers 42 to 45 to add each signal from the shift registers 42 to 45, and a divider 46 is added to the adder ADD1. By connecting, the signal from the adder ADD1 is divided by a negative number to make an interpolation signal of the even line inverted.
한편, 상기 라인 메모리(41) 및 나눗셈기(46)에는 상기 콘트롤러(30)의 제어에 따라 스위칭되어 상기 라인 메모리(41)로부터의 R.G.B 색신호 인 원신호 및 상기 나눗셈기(46)로부터의 보간신호를 출력하는 스위치(SW1)를 연결시킨다.On the other hand, the line memory 41 and the divider 46 are switched under the control of the controller 30 to be an original signal which is an RGB color signal from the line memory 41 and the interpolation signal from the divider 46. Connect the switch (SW1) to output the.
그리고 상기 스위치(SW1)에는 디지탈 아날로그 변환기(DAC1)를 연결시켜 상기 스위치(SW1)로부터의 신호를 아날로그신호로 변환시키며 상기 디지탈 아날로그변환기(DAC1)에는 로우 패스 필터(LPF2)를 연결시켜 상기 디지탈 아날로그 변환기(DAC1)로부터의 신호를 로우 패스 필터링하여 노이즈성분을 제거한다. 상기와 같이 구성된 이 발명에서 입력되는 복합 비데오 신호는 Y/C 분리부(10) 및 크로마 신호 처리부(20)를 거쳐 R.G.B 색신호로 된다.A digital analog converter DAC1 is connected to the switch SW1 to convert a signal from the switch SW1 into an analog signal, and a low pass filter LPF2 is connected to the digital analog converter DAC1 to the digital analog converter. The signal from the converter DAC1 is low pass filtered to remove noise components. The composite video signal input in the present invention configured as described above becomes an R.G.B color signal through the Y / C separation unit 10 and the chroma signal processing unit 20.
상기 R.G.B 색신호는 로우 패스 필터(LPF1) 및 아날로그 디지탈 변환기(ADC1)를 통하여 노이즈가 제거된 디지탈 신호로 된 후 일부는 라인 메모리(41)로 입력되고 일부는 쉬프트 레지스터(44),(45) 로 직접 입력된다.The RGB color signal becomes a digital signal from which noise is removed through the low pass filter LPF1 and the analog digital converter ADC1, and then a part of the RGB color signal is input to the line memory 41 and a part of the shift registers 44, 45. Are entered directly.
상기 라인 메모리(41)로 입력한 신호는 1 수평주사 기간만큼 딜레이되어 쉬프트 레지스터(42),(43)로 입력된다. 만일, 상기 각 쉬프트 레지스터(42)~(45)의 신호를 A,B,C,D라 한다면 주사선에서의 상태는 제3도와 같이 되며 상기 A 쉬프트되면 B가 된다.The signal input to the line memory 41 is delayed by one horizontal scanning period and input to the shift registers 42 and 43. If the signals of the shift registers 42 to 45 are A, B, C, and D, the state on the scan line is as shown in FIG. 3 and becomes A when the A shift is performed.
그리고 상기 쉬프트 레지스터(42)~(45)로부터의 각 신호 즉 A, B, C, D는 가산기(ADD1)로 입력되어 가산된다.The signals from the shift registers 42 to 45, that is, A, B, C, and D, are input to the adder ADD1 and added.
상기 가산기(ADD1)에서 가산된 신호는 나눗셈기(46)를 거침으로서 플리커 방지를 위한 액정 구동방식 중 하나인 라인간 반전 신호인가에 적합한 반전신호로 출력되어 제3도의 우수라인에 인가된다.The signal added by the adder ADD1 passes through the divider 46 and is output as an inverted signal suitable for applying an in-line inverted signal, which is one of liquid crystal driving methods for preventing flicker, and applied to the even line of FIG. 3.
이때 상기 나눗셈기(46)는 상기 각 쉬프트 레지스터(42)~(45)로부터의 신호를 가산기(ADD1)에서 가산하였으므로 이를 평균화하기 위해 상기 쉬프트 레지스터(42)~(45)의 갯수인 4로 나누게 되는데 반전신호를 만들기 위해 부(-)의 수로 만들어 나누게 된다. 즉, 여기서는 ―4로 나누게 된다.In this case, since the divider 46 adds the signals from the shift registers 42 to 45 in the adder ADD1, the divider 46 divides the number of the shift registers 42 to 45 into 4 to average them. It is divided by the negative number to make an inverted signal. That is, divided by -4 here.
상기 나눗셈기(46)를 통하여 보간신호로 출력되는 신호와 메모리(41)를 통한 신호는 콘트롤러(30)의 제의에 따라 1수평주사기간의 2배의 속도로 스위칭되는 스위치(SW1)의 스위칭 동작에 따라 교대로 선택되어 디지탈 아날로그 변환기(DAC1)를 거쳐 아날로그 신호로 변환된 후 로우 패스 필터(LPF2)를 통하여 로우 패스 필터링되어 노이즈 성분이 제거되어 패널에 인가됨으로써 즉, 제3도의 기수라인에는 정(+)의 원신호가 인가되고 우수라인에는 반전된 부(-)의 보간신호가 인가되어 패널을 구동하므로 고화질의 선명한 영상이 실현된다.The switching operation of the switch SW1, which is output as an interpolation signal through the divider 46 and a signal through the memory 41, is switched at a speed of twice the horizontal scanning period according to the proposal of the controller 30. Are alternately selected and then converted into an analog signal through the digital analog converter DAC1 and then low pass filtered through the low pass filter LPF2 to remove noise components and apply them to the panel. A positive original signal is applied and an inverted negative interpolation signal is applied to the even line to drive the panel, thereby realizing a high quality clear image.
이상에서 살펴본 바와 같이 이 발명은 패널의 화소수가 증가한 액정 프로젝터에 있어서, 원신호를 이용하여 R.G.B 원신호 및 보간신호 발생부에서 보간신호를 만들어 콘트롤러의 제어에 따른 스위칭동작에 따라 원신호 및 보간신호를 교대로 패널에 공급함으로써 패널의 화소수 증가에 적절히 대처하므로 고화질의 영상을 얻을 수 있도록 한 효과가 있다.As described above, according to the present invention, in an LCD projector having an increased number of pixels in a panel, an interpolation signal is generated by an RGB original signal and an interpolation signal generator by using the original signal, and the original signal and the interpolation signal according to the switching operation under the control of the controller. By alternately supplying the to the panel, it is possible to appropriately cope with the increase in the number of pixels of the panel, thereby obtaining a high quality image.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023363A KR0170632B1 (en) | 1991-12-18 | 1991-12-18 | Circuit for generating interpolation signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910023363A KR0170632B1 (en) | 1991-12-18 | 1991-12-18 | Circuit for generating interpolation signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930015735A KR930015735A (en) | 1993-07-24 |
KR0170632B1 true KR0170632B1 (en) | 1999-03-20 |
Family
ID=19325131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910023363A KR0170632B1 (en) | 1991-12-18 | 1991-12-18 | Circuit for generating interpolation signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0170632B1 (en) |
-
1991
- 1991-12-18 KR KR1019910023363A patent/KR0170632B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930015735A (en) | 1993-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940008910B1 (en) | Interlace to non-interlace scan converter for rgb format video input signals | |
JPH05130632A (en) | Video signal processing circuit | |
JPH07236151A (en) | Digital video switcher | |
KR0170632B1 (en) | Circuit for generating interpolation signal | |
JP2835829B2 (en) | Scanning line conversion device and scanning line conversion method | |
JP2001054134A (en) | Video encoder circuit | |
JPH08275185A (en) | Contour correction circuit | |
JP3299781B2 (en) | Image processing device | |
KR940006565Y1 (en) | Chroma/lumina separation for ntsc system | |
JP3612760B2 (en) | Video signal processing method | |
JP3096563B2 (en) | 3D image playback device | |
JP3603683B2 (en) | Video encoder circuit and television system conversion method | |
JPS6046688A (en) | Color video camera | |
KR0123774B1 (en) | Scan converting circuit for lcd projector | |
JPH05260498A (en) | Picture signal processing unit | |
JPS60152191A (en) | Picture display device | |
KR930024518A (en) | Horizontal Dot Removal Comb Filter Using Time Delay | |
JPH0194788A (en) | Special image device | |
JPH10200907A (en) | Color signal processing circuit | |
JPS6247294A (en) | Picture input and output device | |
JPH0865695A (en) | Video signal processor | |
JPH08163398A (en) | Television signal generator | |
JPH048094A (en) | Television signal converter | |
JPH06133188A (en) | Video signal processing circuit | |
JPH07184095A (en) | Video camera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |