KR0161163B1

KR0161163B1 - 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조

Info

Publication number: KR0161163B1
Application number: KR1019950060975A
Authority: KR
Inventors: 권환우
Original assignee: 유기범; 대우통신주식회사
Priority date: 1995-12-28
Filing date: 1995-12-28
Publication date: 1998-12-01
Also published as: KR970058108A

Abstract

본 글로벌버스 이중화구조는 전전자 교환기에 있어서 주변프로세서(PP)와 연결되어 있는 통신버스와 이중화된 게이트웨이노드를 연결하는 글로벌버스의 구조를 이중화하기 위한 것으로써, 본 구조는 n개의 주변프로세서 ; 각 주변프로세서들의 일측과 연결되어 있는 통신버스 I' ; 각 주변프로세서들의 다른 일측과 연결되어 있는 통신버스 I ; 외부와의 통신경로인 통신버스 II ; 통신버스 I'와 통신버스 I를 주변프로세서측의 통신버스로 연결하고 통신버스 II와 연결되어 있는 제1게이트웨이노드 ; 제1게이트웨이노드와 이중화되어 통신버스 I'와 통신버스 I를 주변프로세서측의 통신버스로 연결하고 통신버스 II(120)와 연결되어 있는 제2게이트웨이노드(211)를 포함함을 특징으로 한다.

Description

전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조

제1도는 전전자 교환기에 있어서 종래의 이중화된 게이트웨이노드에 대한 글로벌버스구조를 설명하기 위한 블록도.

제2도는 본 발명에 따른 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조에 대한 개략도.

제3도는 주변프로세서(PP)내의 이중화된 글로벌버스에 대한 선택회로의 상세도.

제4도는 제3도의 선택회로로 부터 출력되는 통신버스 선택신호에 의해 제어되는 주변프로세서내의 송수신경로에 대한 상세도.

* 도면의 주요부분에 대한 부호의 설명

200,201 : 주변프로세서1~n(PP1~PPn) 210 : 제1 게이트웨이노드

220 : 제2 게이트웨이노드 120 : 통신버스 II

202 : 통신버스 I' 203 : 통신버스 I

본 발명은 전전자 교환기에 있어서 이중화된 게이트웨이(Gate-way, 이하 GW라 함)노드에 대한 글로벌버스 이중화구조에 관한 것으로, 특히 주변프로세서(Peripheral Processor ; 이하 PP라 함)가 연결되어 있는 통신버스와 이중화된 GW노드간에 연결되어 있는 글로벌버스를 이중화하기 위한 글로벌버스 이중화구조에 관한 것이다.

기존의 TDX-10과 같은 전전자 교환기에서는 PP가 연결되어 있는 통신버스와 이중화된 게이트웨이노드간에 제1도에 도시된 바와 같이 TMR(Triple Modular Redundancy)방식을 이용한 글로벌버스 구조를 채택하고 있다.

즉, 제1도의 TMR방식의 글로벌버스 구조는 PP가 연결되어 있는 통신버스 I(100)과 이중화된 제1GW노드(110), 제2GW(111)가 하나의 글로벌버스로 연결되어 액티브상태로 운용되는 GW노드로 글로벌버스를 통해 동일한 3개의 버스신호를 송신한다. 이때, 3개의 버스신호(버스신호 A-1, A-2, A-3)중에서 2신호가 동일한 레벨(하이 또는 로우)로 전송되면 GW노드는 현재 전송되는 데이터가 정상이라고 판단하여 전송된 신호를 받아 연결되어 있는 외부의 통신경로인 통신버스 II(120)로 전송하게 된다.

이와 같은 데이터처리로 인하여 전송된 3신호중 2신호 이상이 장애일 경우에는 제1GW노드(110), 제2GW노드(111)가 모두 정상임에도 불구하고 외부와의 통신경로인 통신버스 II(120)는 물론 자체 PP간 프로세서의 통신경로인 통신버스 I(100)에도 장애가 발생하게 되어 모든 통신이 두절되는 문제점이 있었다. 즉, TMR구조의 3개 신호중 2개 이상의 장애발생시는 GW노드가 이중화되어 있어도 우회하여 구성될 수 있는 통신버스가 전혀 없다.

또한, TMR구조의 특성상 2개의 버스신호만 동일하면 이를 정상적으로 간주하여 동작하므로 버스상의 장애검출이 어려운 문제가 있다. 또 PP들의 갯수가 늘어날수록 TMR방식에 의한 게이블도 계속 연장되어 연결되므로 케이블의 소요숫자가 증가되는 문제가 있었다.

따라서 본 발명의 목적은 상술한 문제점들을 해결하기 위하여 주변프로세서(PP)와 연결되어 있는 통신버스와 이중화된 게이트웨이 노드를 연결하는 글로벌버스의 구조를 이중화한 글로벌버스 이중화구조를 제공하는데 있다.

본 발명에 따른 전전자 교환기에 있어서 글로벌버스 이중화구조는, n개의 주변프로세서 ; 각 주변프로세서들의 일측과 연결되어 있는 통신버스 I' ; 각 주변프로세서들의 다른 일측과 연결되어 있는 통신버스 I ; 외부와의 통신경로인 통신버스 II ; 통신버스 I'와 통신버스 I를 주변프로세서측의 통신버스로 연결하고 통신버스 II와 연결되어 있는 제1 게이트웨이노드 ; 제1 게이트웨이노드와 이중화되어 통신버스 I'와 통신버스 I를 주변프로세서측의 통신버스로 연결하고 통신버스 II(120)와 연결되어 있는 제2 게이트웨이노드(211)를 포함함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다.

제2도는 본 발명에 따른 글로벌버스 이중화구조의 개략도로서, n개의 주변프로세서(200, 201, 이하 PP라함), 구비되어 있는 각 PP들(200, 201)의 일측과 연결되어 있는 통신버스 I'(202), 구비되어 있는 각 PP들(200, 201)의 다른 일측과 연결되어 있는 통신버스 I(203), 통신버스 I'(202)와 통신버스 I(203)이 각각 PP측의 통신버스로 연결되고 외부와의 통신경로인 통신버스 II(120)와 연결되어 있는 제1GW노드(210), 제1GW노드(210)와 이중화되어 통신버스 I'(202)와 통신버스 I(203)이 각각 PP측의 통신버스로 연결되고 외부와의 통신경로인 통신버스 II(120)와 연결되어 있는 제2GW노드(211)로 구성된다.

이와 같이 구성된 글로벌버스 이중화구조를 이용한 신호처리는 다음과 같이 이루어진다.

먼저 제1GW노드(210)와 제2GW노드(211)는 종래와 같이 액티브/스탠바이 구조로 둘중 1개만 액티브이면 나머지 1개는 스탠바이로 운용된다. 설명의 편의를 위하여 제1GW노드(210)가 액티브상태로 설정된 경우를 예를 들기로 한다.

PP1~n(200, 201)들은 통신버스 I', I(202, 203)에 함께 연결되어 있으며 자신이 정상이라고 판단되는 1개의 통신버스를 선택하여 사용한다. PP1~n(200, 201)에서의 통신버스에 대한 정상유무 판단은 통신버스의 제어클럭의 지속적인 공급유무와 자기자신이 루프백 시험을 시도한 결과가 정상인 경우에 정상적인 통신버스로 판정한다. 이와 같은 판정에 의하여 둘다 정상이면 통신버스 I'(202)이 우선적으로 선택된다.

제3도를 통해 PP에서의 통신버스 선택과정을 좀더 상세하게 설명하면 다음과 같다. 제3도는 PP1~n(200, 201)내에 구비되는 통신버스 선택회로의 상세도로서, 통신버스 I'(202)의 제어클럭인 BRCLK-I클럭을 감시하기 위한 제1클럭감시부(301), 통신버스 I(203)의 제어클럭인 BRCLK-II클럭을 감시하기 위한 제2클럭감시부(302), 제1클럭감시부(301)와 제2클럭감시부(302)에서 감시된 결과신호와 자기 루프백 기능 결과신호에 의하여 데이터를 송수신할 통신버스를 선택하는 신호를 출력하는 통신버스 선택부(303)로 구성된다.

제1클럭감시부(301)와 제2클럭감시부(302)는 클럭의 상승에지를 검출하여 각 통신버스로 부터 제공되는 클럭이 정상적으로 제공되는 지를 감시한다. 감시결과는 계속적으로 하나의 논리상태로 유지되는 경우에는 해당 통신버스가 비정상상태로 판단한다. 감시결과는 통신버스 선택부(303)로 전송된다.

통신버스 선택부(303)는 제1클럭감시부(301)와 제2클럭감시부(302)로 부터 제공되는 감시결과신호와 자신의 루프백 기능에 의한 결과신호에 의하여 데이터를 송수신할 통신버스를 선택하게 된다. 즉, 제1클럭감시부(301)에서 감시된 결과와 제2클럭감시부(302)에서 감시된 결과가 모두 정상이고 자신의 루프백 기능결과 통신버스 I', I(202, 203)이 모두 정상이면, 상술한 바와 같이 통신버스 I'(202)를 우선적으로 선택하게 된다. 그러나 제1클럭감시부(301)와 제2클럭감시부(302)에서 출력되는 감시결과가 모두 정상이어도 루프백 기능 결과가 모두 비정상이면 통신버스 I', I(202, 203)는 모두 선택하지 않는다. 이와 같이 통신버스 선택부(303)는 클럭감시결과와 루프백 기능결과가 모두 정상인 통신버스를 선택하여 통신버스 선택신호를 출력한다. 출력되는 통신버스 선택신호는 제4도에 도시된 PP1~n(200, 201)내의 송수신 경로제어회로로 제공된다.

PP1~n(200, 201)내에 구비되어 있는 송수신 경로제어회로는 제4도에 도시된 예와 같이 송신데이타를 통신버스 I'(202)에 전송하는 경로상에 위치한 버퍼(B1), 송신데이타를 통신버스 I(203)에 전송하는 경로상에 위치한 버퍼(B2), 통신버스 I'(202)로 부터 수신되는 데이터를 받은 경로상에 위치한 버퍼(B3), 통신버스 I(203)로 부터 수신되는 데이터를 받은 경로상에 위치한 버퍼(B4), 상기 제3도에 도시된 통신버스 선택부(303)에서 출력되는 통신버스 선택신호를 반전하여 상술한 버퍼(B2, B4)의 인에이블상태 제어신호로 제공하는 인버터(IN1)으로 구성된다.

이와 같이 구성되어 제3도의 통신버스 선택부(303)에서 출력되는 통신버스 선택신호가 하이논리레벨로 출력되면, 버퍼(B1)과 버퍼(B3)가 인에이블상태가 되고 버퍼(B2)와 버퍼(B4)는 디스에이블상태가 되어 통신버스 I'(202)를 통해 데이터를 송수신할 수 있도록 한다.

반면에 통신버스 선택신호가 로우논리레벨로 제공되면, 버퍼(B2)와 버퍼(B4)가 인에이블상태가 되고 버퍼(B1)와 버퍼(B3)는 디스에이블되어 해당 PP는 통신버스 I(203)와 데이터 송수신을 할 수 있게 된다.

이와 같은 선택작업에 의하여 PP1(200)이 통신버스 I'(202)를 정상이라고 판단하여 통신버스 I'(202)로 데이터 송신시, 송신데이터와 함께 통신버스 점유를 알리는 신호를 함께 전송한다. 그러면 통신버스 I'(202)에만 데이터와 버스 점유신호가 실리며 통신버스 I(203)에는 아무런 신호도 실리지 않는다.

이 때 액티브되어 있는 제1GW노드(210)는 통신버스 I', I(202, 203)모두를 감시하고 있다가 버스점유신호가 인가되는 통신버스를 선택하여 데이터를 수신하게 되는데 현재는 통신버스 I'(202)를 통해 버스점유신호가 인가되므로 통신버스 I'(202)를 선택하고, 통신버스 I'(202)로 부터 수신된 데이터를 외부 통신경로인 통신버스 II(120)로 송출한다.

반면, 제1GW노드(210)는 외부 통신경로인 통신버스 II(120)으로 부터 수신된 데이터는 통신버스 I', I(202, 203)로 동시에 송출하며 PP1(200)은 자신이 선택한 통신버스 I'(202)를 통해서 이를 수신한다. 이 때 만약 통신버스 I(203)가 장애이고, 제1GW노드(210)가 장애상태라 할지라도 PP1(200)와 외부와의 통신경로는 통신버스 I'(202) = 제2GW노드(211)를 통해 형성되어 우회경로가 존재하게 된다. 또한 통신버스 I'(202)가 장애이고,제2GW노드(211)가 장애이면, 통신경로는 통신버스 I''(203)↔ 제1GW노드(210)를 통해 형성된다.

이상, 상술한 바와 같이 본 발명은 이중화된 GW노드와 PP와 연결되어 있는 통신버스간의 글로벌버스 구조를 이중화함으로써, 이중화된 통신버스 I', I가 동시 장애발생이 아닌 어떤 형태로의 장애발생시도 PP와 외부와의 통신이 가능한 효과가 있고, 버스의 장애검출을 통신버스의 제어클럭의 공급유무와 자신의 루프백 기능으로 판단하므로 통신버스의 장애검출이 용이하다. 또한 통신버스를 이중화함으로써 이중화된 GW노드의 기능을 100% 활용할 수 있고, 종래 TMR방식보다 케이블소요 숫자가 작은 이점이 있다.

Claims

n개의 주변프로세서(200, 201, 이하 PP라함) ; 상기 각 주변프로세서들(200, 201)의 일측과 연결되어 있는 통신버스 I'(202) ; 상기 각 주변프로세서들(200, 201)의 다른 일측과 연결되어 있는 통신버스 I(203) ; 외부와의 통신경로인 통신버스 II(120) ; 상기 통신버스 I'(202)와 상기 통신버스 I(203)를 상기 주변프로세서측의 통신버스로 연결하고 상기 통신버스 II(120)와 연결되어 있는 제1게이트웨이노드(210) ; 상기 제1게이트웨이노드(210)와 이중화되어 통신버스 I'(202)와 통신버스 I(203)를 상기 주변프로세서측의 통신버스로 연결하고 상기 통신버스 II(120)와 연결되어 있는 제2게이트웨이노드(211)를 포함하는 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조.
제1항에 있어서, 상기 주변프로세서들(200, 201)은, 상기 통신버스 I'(202)로 부터 발생되는 클럭신호를 감시하는 제1클럭감시부(301) ; 상기 통신버스 I(203)로 부터 발생되는 클럭신호를 감시하는 제2클럭감시부(302) ; 상기 제1클럭감시부(301)와 상기 제2클럭감시부(302)의 감시결과와 상기 주변프로세서(200 또는 201)의 루프백 기능결과신호에 의하여 해당되는 통신버스를 선택한 신호를 출력하는 통신버스 선택부(303)를 포함함을 특징으로 하는 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조.
제2항에 있어서, 상기 주변프로세서들(200, 201)은, 상기 통신버스 선택부(303)로 부터 출력되는 통신버스 선택신호에 의하여 제어되어 상기 주변프로세서들(200, 201)에서 송신되는 데이터를 해당 통신버스로 전송하는 제1버퍼(B1 또는 B2), 상기 통신버스 선택신호에 의하여 제어되어 상기 해당 통신버스로 부터 전송되는 데이터를 수신하는 제2버퍼(B3 또는 B4)를 더 포함함을 특징으로 하는 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조.
제1항 또는 제3항에 있어서, 상기 제1게이트웨이노드(210)와 상기 제2게이트웨이노드(211)는 연결되어 있는 상기 통신버스 I'(202)와 통신버스 I(203)중 버스점유신호를 전송하는 버스를 선택하여 데이터를 수신하여 상기 통신버스 II(120)로 전송하고, 상기 통신버스 II(120)로 부터 수신된 데이터를 상기 선택된 통신버스로 송신함을 특징으로 하는 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조.