KR0148734B1 - 시시디 촬상소자 제조방법 - Google Patents
시시디 촬상소자 제조방법Info
- Publication number
- KR0148734B1 KR0148734B1 KR1019950016867A KR19950016867A KR0148734B1 KR 0148734 B1 KR0148734 B1 KR 0148734B1 KR 1019950016867 A KR1019950016867 A KR 1019950016867A KR 19950016867 A KR19950016867 A KR 19950016867A KR 0148734 B1 KR0148734 B1 KR 0148734B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- layer
- etching
- interlayer insulating
- light
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000003384 imaging method Methods 0.000 title claims abstract description 5
- 239000010410 layer Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 10
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 230000000903 blocking effect Effects 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 2
- 238000005520 cutting process Methods 0.000 description 5
- 238000001444 catalytic combustion detection Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Drying Of Semiconductors (AREA)
- Light Receiving Elements (AREA)
Abstract
본 발명은 CCD(Charge Coupled Device) 촬상소자의 제조방법에 관한 것으로서, 특히 광차단막 형성을 완벽하게 할 수 있는 공정에 관한 것이다.
종래와 같이, 공정을 진행한 후, 층간절연막을 형성할 때, 하부의 제1절연층을 BPSG로 형성하고 이보다 식각속도가 빠른 PSG를 데포지션하여 형성하여 습식식각시 PSG층과의 계면에서의 식각속도보다 층간절연막의 표면에서의 식각속도가 더 빨라지도록 하여 포지티브 슬롭을 만들어서, 픽셀부가 종래의 기술에서처럼 차광용 금속층과 게이트전극 사이에는 산화막(22)만이 남게 되어 그 단차가 최소화되므로 번짐(SMEAR)방지에 효과적이 되고, HCCD-VCCD계면사이에서도 차광용 금속층이 증착될 때 충분한 STEP-COVERAGE가 확보되므로 금속층이 끊어져 입사된 빛이 직접 CCD 찬넬로 유입되어 노이즈전하로 작용하는 단점이 개선됨을 특징으로 한다.
Description
제1도는 일반적인 CCD 촬상소자의 평면도이다.
제2도a, 제3도a, 제4도a, 제5도a, 제6도a는 제1도의 X-X 선에 따라 절단한 단면의 픽셀부의 일부를 보인 단면도이고,
제2도b, 제3도b, 제4도b, 제5도b는 제1도의 X-X 절단선에 따라 절단된 단면의 주변회로부의 일부 단면도이고,
제5도a와 제6도a는 제1도의 절단선 Y-Y선에 따라 절단된 단면의 VCCD와 HCCD의 경계부분의 일부단면도이다.
제7도a, 제7도a 및 제7도b는 본 발명의 방법을 설명하기 위한 도면으로서 제7도a는 제1도의 절단선 Y-Y선에 따라 절단된 단면의 VCCD와 HCCD의 경계부분의 일부단면도이고,
제7도a는 제1도의 X-X 선에 따라 절단한 단면의 픽셀부의 일부를 보인 단면도이고,
제7도b는 제1도의 X-X 절단선에 따라 절단된 단면의 주변회로부의 일부 단면도이다.
본 발명은 CCD(Charge Coupled Device) 촬상소자의 제조방법에 관한 것으로서, 특히 광차단막 형성을 완벽하게 할 수 있는 공정에 관한 것이다.
일반적인 CCD 촬상소자는 제1도에서 보인 바와 같은 레이아웃을 가진다. 즉 다수의 포토다이오드와 다수의 세로방향 CCD(VERTICAL CCD: VCCD)로 이루어진 수광부(10)와 VCCD의 게이트에 필요한 타이밍으로 제어신호를 공급하고 기타의 제어신호를 수수하기 위한 주변회로부(20)와, VCCD로 부터 전송되어오는 영상신호를 병렬로 받아서 시리얼하게 전송하는 가로방향 CCD(HORIZONTAL CCD: HCCD)(30)와, HCCD의 출력신호를 증폭하여 영상신호로서 출력하기 위한 증폭부(40)를 가지고 있다.
종래의 CCD 촬상소자의 제조방법을 도면을 참조하면서 설명한다.
제2도a, 제3도a, 제4도a, 제5도a, 제6도a는 제1도의 X-X 선에 따라 절단한 단면의 픽셀부의 일부를 보인 단면도이고, 제2도b, 제3도b, 제4도b, 제5도b는 제1도의 X-X 절단선에 따라 절단된 단면의 주변회로부의 일부 단면도이고, 제5도a와 제6도a는 제1도의 절단선 Y-Y선에 따라 절단된 단면의 VCCD와 HCCD의 경계부분의 일부단면도이다.
종래의 제조방법은 먼저, 제2도의 a 및 제2도의 b에 도시된 바와 같이, N형 기판(도시 안함)에 P형 웰(WELL)(21)과 필드옥사이드(23)를 형성한 후 베리드 CCD 찬넬(24)(BURIED CCD CHANNEL: 즉 VCCD와 HCCD의 CHANNEL를 형성한다)를 형성한다. 그리고 동시에 포토다이오드(PHOTO-DIODE, P-D)(25)도 형성한다.
그런 후 게이트절연막(22)(주로 산화막)를 데포지션하고, 전면에 폴리실리콘을 데포지션하고, 패터닝하여 CCD의 첫번째 게이트전극(26)을 형성한다. 그리고 게이트전극을 상부 및 측면과 절연하기 위하여 제1절연막(28)을 데포지션한다.
그리고 제5도a 및 제6도a에 보인 바와 같이, 전면에 폴리실리콘을 데포지션하고 페터닝하여 두번째 게이트전극(26')을 형성한다. 즉, 폴리실리콘을 데포지션하고 사진식각공정으로 패터닝하여, 첫번째 게이트전극(26)을 형성하고, 절연막(28')을 덮는다. 그리고, 두번째 게이트 전극(26')을 형성하고, 제2절연막(28')을 데포지션한다.
이어서 저온화학기상증착법 등을 이용하여 밀도 높은 절연막(29)(실리콘질화막을 이용한다)를 형성하고, 주변회로부에서 게이트전극과 배선을 연결하기 위하여 포토레지스트(30)를 이용하는 제1포토공정으로 콘택부위를 정의하고 절연막(29)을 식각하여 콘택홀부위를 오픈 한다.
다음에는 제3도a 및 제3도b에 도시된 바와 같이, 포토레지스트(30)를 제거하고 전체 표면에 두꺼운 절연막(31)을 LTD(LOW TEMP OXIDE), HLD(HIGH PRESSURE LOW TEMP DIELECTRIC), TEOS-USG(TETRA ETHYL ORTHO-SILICATE UNDOPED SILICA GLASS), 또는 BPSG로 도포한 후, 사진식각공정으로 콘택홀 부위를 완전히 에치하여 콘택홀을 오픈 한다. 이어서 메탈을 데포지션한 후 패터닝하여 게이트전극(26)과 연결되는 메탈배선(32)을 형성한다.
이렇게 한 후, 제4도a 및 제4도b에 도시된 바와 같이, 배선층간의 절연을 위하여 층간절연막(33) 데포지션하고 수광부인 포토다이오드(25)부위를 노출시키기 위하여 층간절연막(33) 및 절연막(31)을 제거하기 위한 제2포토공정으로 포토레지스트 마스크(35)를 형성한다.
다음에는 제5도a 및 제5도b에 도시된 바와 같이, 포토레지스트 마스크(35)를 식각 마스크로 이용하여 습식각으로 층간절연막(33)과 절연막(31)을 제거한다. 이때 절연막(29)은 실리콘질화막으로서 식각 정지층 역할을 하여 하부에 있는 산화막절연층(28) 및 게이트전극(26)을 보호한다. 이 식각공정에서는 BOE(BUFFERED OXIDE ETCHANT)등으로 습식식각할 때 절연막(29)과 절연막(31)은 충분한 식각선택비를 가지며 충분한 밀도를 지닌 증착막인 절연막(29)은 식각제의 침투를 막아서 소자를 보호할 수 있다. 다음에는 절연막(29)을 습식식각이나 화학건식식각 방식 CDE(CHEMICAL DRY ETCHING)등으로 수광부영역에 손상을 최소화하여 제거한다.
제5도a는 이러한 공정을 마친 상태에서의 HCCD와 VCCD 경계부분의 일부단면을 보인 도면인데, HCCD부의 게이트들(26')위에는 질화막(29)과 절연막(31)이 에치되지 아니하도록 포토레지스트 마스크(35)가 보호하고 있는 것을 보여 주고 있다. 제5도b 및 제5도a에 ″A″″B″로 지시한 바와 같이, 습식식각할 때 절연막(29)과 절연막(31)은 충분한 식각선택비로 절연막(31)이 식각되지만 절연막(31)과 층간절연막(33)의 계면은 다른 부분 보다 식각속도가 빨라져서 층간절연막(33)이 네가티브슬롭을 가지는 형태로 남게 된다.
이러한 공정이 실시된 후에는 제6도a 및 제6도a에 도시된 바와 같이, 차광용 금속층을 증착하고 수광부는 빛이 통과하도록 금속층을 제거하여 차광층(36)을 형성한다. 이 때 포토다이오드 P-D 상의 수광부와 HCCD부위 위에는 빛이 완전히 차단되도록 금속층을 식각하지 아니하고 남겨두어서 차광층을 형성한다. 이렇게 하여 형성된 차광층은 HCCD-VCCD 경계부분의 ″B″부위에서 층간절연층(33)의 네가티브슬롭에 의하여 금속층이 연속되지 못하는 부위가 발생한다.
이러한 방법으로 제작된 촬상소자는 VCCD 영역에는 수광부위의 절연막들(31,29)이 제거되어 차광용 금속층과 게이트 절연막만이 남게 되어 그 단차가 최소화되므로 번짐 형상(SMEAR 현상)방지에 효과적인 구조가 된다.
그러나 HCCD부와, 주변회로부의 메탈배선이 형성되는 부분과, HCCD-VCCD 경계부는 절연막(31)과 층간절연막(33)이 남아야만 한다.
특히 제1포토공정과 제2포토공정에서 포토레지스트로 패터닝하여 줄 때 습식식각시 측면식각(SIDE ETCH)되는 점을 고려하여 콘택홀과 CCD의 게이트 사이를 일정간격 이상 유지하여야 한다. 그래서 픽셀부와 HCCD가 연결되는 HCCD-VCCD경계부에 제1포토공정과 제2포토공정의 마진 위치를 설정하는 것이 가장 안전하므로 습식각시 이 부위가 절연막(31)과 층간절연막(33)의 식각 경계부위가 된다.
콘택용 메탈이 형성되는 부분은 광차단용 금속층이 형성되지 않으므로 제3도의 D에서 ″A″로 보인 부분에 나타난 바와 같이 층간절연막(33)과 산화막(31)사이의 네가티브 슬롭이 문제가 되지 않는다. 그러나 기존의 제1 및 제2 포토공정에서 픽셀부분(VCCD부)은 효율적 광차단이 이루어지나, HCCD-VCCD경계부 제4도 D에서 ″B″로 보인 부분에 발생되는 절연막(31)과 층간절연막(33)간의 네가티브 슬롭에 의하여 차광용 금속층(36)에 크랙이 생기서나 부분적인 틈새가 벌어지는 경우가 발생된다. 그러면 광차단을 해주지 못하므로 이 틈새로 빛(L)이 스며들어 신호전하가 전송될 때 노이즈전하로 작용하게 된다.
본 발명은 이러한 문제점을 해소하기 위하여 층간절연막이 네가티브슬롭을 가지는 형태로 식각되지 아니하도록 하여 노이즈를 줄이려는 것이다.
본 발명의 방법은 먼저 제2도의 a 및 제2도의 b에서 제4도a 및 제4도b에 도시된 공정까지는 종래의 방법과 같은 방법으로 공정을 진행한다.
즉, N형 기판에 P형 웰과 필드옥사이드(23)를 형성한 후, 버리드 CCD 찬넬(24)을 형성하고, 포토다이오드 P-D(25)도 형성한다.
그런 후 게이트절연막(22)을 형성하고, 폴리실리콘으로 VCCD 및 HCCD의 게이트전극(26,26')을 형성하면서, 절연막(28,28')도 형성한다.
이어서 식각시 식각정치층으로 이용하기 위한 절연막(29)을 실리콘질화막으로 형성하고, 콘택부위의 질화막을 제거하여 콘택홀을 일차로 형성한 후 LTD(LOW TEMP OXIDE), HLD(HIGH PRESSURE LOW TEMP DIELECTRIC), TEOS-USG(TETRA ETHYL ORTHO-SILICATE UNDOPED SILICA GLASS), BPSG, 또는 PSG로 두꺼운 제1절연막(31)을 데포지션한 후, 게이트전극과 배선을 연결하기 위하여 절연막(31)을 에치하여 콘택홀을 완전히 오픈하고, 메탈을 데포지션한 후 패터닝하여 게이트전극(26)과 연결되는 메탈배선(32)을 형성한다.
여기 까지는 종래의 방법과 같은 방법으로 진행한 후, 제7도a, 제7도a 및 제7도b에 도시된 바와 같이, 메탈배선(32)의 절연을 위하여 층간절연막(33')을 형성한다.
이 층간절연막(33')은 하부의 제1절연층을 BPSG로 형성하고 이보다 식각속도가 빠른 PSG를 데포지션하여 형성하여 습식식각시 PSG 층과의 계면에서의 식각속도보다 층간절연막(33')의 표면에서의 식각속도가 더 빨라지도록 하여 포지티브 슬롭을 만든다.
더 좋은 방법으로는 층간절연막(33')을 약 400도씨이하의 온도에서 PECVD방식으로 TEOS-USG나 P-Si0를 데포지션하여 형성한 후, 하부의 BPSG층과의 계면에서의 식각속도보다 표면에서의 식각속도가 더 빨라지도록 하기 위하여 약 80 keV로 P이온을 2E15 Atom/㎠ 농도로 주입한다.
다른 예로는 이 충간절연막(33')을 두껍게 증착한 후 프라스마 건식식각으로 에치백하여 약 0.2㎛ 정도로 만들어서 하부의 BPSG 층과의 계면에서의 식각속도보다 표면에서의 식각속도가 더 빨라지도록 한다.
이렇게 한 후, 전체 표면에 포토레지스트를 도포하고 노광 및 형상 공정을 실시하여 주변회로부와 HCCD부를 가리는 포토레지스트 마스크(35')를 형성한다. 그리고 이 포토레지스트 마스크(35')를 마스크로 하여 하부의 층간절연막(33')와 절연막(31)을 습식식하여 수관부가 모두 열리도록 한다.
이렇게 식각하면 도시된 바와 같이 HCCD-VCCD 계면사이의 층간절연막 (33')과 절연막(31)이 포지티브 슬롭 형태로 되어서 차광용 금속층이 증착될 때 충분한 STEP-COVERAGE가 확보될 수 있게 된다.
다음에는 차광용 금속층을 증착하고 포토다이오드의 수광부는 빛이 통과하도록 금속층을 제거하고 나머지 부분에는 빛을 차단하도록 차광층(36')을 형성한다. 그러면 도시된 바와 같이 VCCD와 HCCD부의 경계부분에서도 포지티브 슬롭으로 되어 있기 때문에 차광층이 고르게 형성되어 빛의 차단이 완벽하게 이루어진다.
본 발명에 의하여 제조된 CCD 촬상소자에서는 효과로는 픽셀부는 종래의 기술에서처럼 차광용 금속층과 게이트전극 사이에는 산화막(22)만이 남게 되어 그 단차가 최소화되므로 번짐(SMEAR)방지에 효과적이 되고, HCCD-VCCD계면사이에서도 차광용 금속층이 증착될 때 충분한 STEP-COVERAGE가 확보되므로 금속층이 끊어져 입사된 빛이 직접 CCD 찬넬로 유입되어 노이즈전하로 작용하는 단점이 개선된다.
Claims (5)
- (1)CCD 촬상소자를 제작하기 위하여, N형 기판에 P형 웰과 필드옥사이드을 형성한 후, 베리드 CCD 찬넬을 형성하고, 포토다이오드 P-D도 형성하고, (2)게이트절연층을 형성하고, 폴리실리콘으로 VCCD 및 HCCD의 게이트전극을 형성하고, 캡게이트절연막으로 덮고, (3)식각정지층용으로 실리콘 질화막층을 형성하고, 콘택부위의 질화막을 제거하여 콘택홀을 일차로 형성한 후 제1절연막을 데포지션한 후, 게이트전극과 배선을 연결 하기 위하여 제1절연막을 에치하여 콘택홀을 완전히 오픈하고, (4)메탈을 데포지션한 후, 패터닝하여 게이트전극과 연결되는 메탈배선을 형성하고, (5)메탈배선과 차광용 금속층을 절연을 위하여 층간절연막을 형성하고, (6)사진식각공정으로 주변회로부와 HCCD부를 가리는 포토레지스트 마스크를 형성한 후, 이 포토레지스트 마스크를 마스크로 하여 하부의 층간절연막과 제1절연막을 습식각하여 수광부가 모두 열리도록 하고, (7)차광용 금속층을 증착하고 포토다이오드의 수광부는 빛이 통과하도록 금속층을 제거하고 나머지 부분에는 빛을 차단하도록 차광층을 형성하는 CCD제조방법에 있어서, 제5단계에서 층간절연막을 하부의 제1절연막보다 식각속도가 빠르게 되도록 하여, 습식식각시 제1절연층과의 계면에서의 식각속도보다 표면에서의 식각속도가 더 빨라지도록 하여 포지티브 슬롭을 만드는 것이 특징인 CCD촬상소자 제조 방법.
- 제1항에 있어서, 제1절연막을 BPSG로 형성하고, 층간절연막을 하부의 제1절연막인 BPSG보다 식각속도가 빠른 PSG를 데포지션하여 형성하는 것이 특징인 CCD촬상소자 제조 방법.
- 제1항에 있어서, 제5단계에서 층간절연막을 약 400도씨이하의 온도에서 PECVD방식으로 TEOS-USG나 P-Si0를 데포지션하여 형성한 후, 하부의 BPSG 층과의 계면에서의 식각속도보다 표면에서의 식각속도가 더 빨라지도록 하기 위하여 P이온을 주입하여 형성하는 것이 특징인 CCD촬상소자 제조 방법.
- 제3항에 있어서 층간절연막을 약 400도씨이하의 온도에서 PECVD방식으로 PSG를 데포지션하여 형성한 후, 하부의 BPSG 층과의 계면에서의 식각속도보다 표면에서의 식각속도가 더 빨라지도록 하기 위하여 약 80 keV로 P이온을 2E15 Atom/㎠ 농도로 주입하여 형성하는 것이 특징인 CCD촬상소자 제조 방법.
- 제1항에 있어서, 층간절연막을 두껍게 증착한 후 프라스마 건식식각으로 에치백하여 약 0.2㎛ 정도로 만들어서 하부의 제12절연막과의 계면에서의 식각속도보다 표면에서의 식각속도가 더 빨라지도록 하는 것이 특징인 CCD촬상1소자 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016867A KR0148734B1 (ko) | 1995-06-22 | 1995-06-22 | 시시디 촬상소자 제조방법 |
| JP16022996A JP3749311B2 (ja) | 1995-06-22 | 1996-06-20 | 半導体素子の製造方法 |
| US08/660,340 US5679597A (en) | 1995-06-22 | 1996-06-21 | Method for manufacturing CCD image pickup device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950016867A KR0148734B1 (ko) | 1995-06-22 | 1995-06-22 | 시시디 촬상소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004050A KR970004050A (ko) | 1997-01-29 |
| KR0148734B1 true KR0148734B1 (ko) | 1998-08-01 |
Family
ID=19417874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950016867A KR0148734B1 (ko) | 1995-06-22 | 1995-06-22 | 시시디 촬상소자 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5679597A (ko) |
| JP (1) | JP3749311B2 (ko) |
| KR (1) | KR0148734B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3405620B2 (ja) * | 1995-05-22 | 2003-05-12 | 松下電器産業株式会社 | 固体撮像装置 |
| JP3257594B2 (ja) * | 1999-02-12 | 2002-02-18 | 日本電気株式会社 | イメージセンサの製造方法 |
| US6627475B1 (en) | 2000-01-18 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Buried photodiode structure for CMOS image sensor |
| CN1294647C (zh) * | 2003-11-25 | 2007-01-10 | 上海华虹Nec电子有限公司 | 一种降低rfcmos器件噪声的方法 |
| US7148525B2 (en) * | 2004-01-12 | 2006-12-12 | Micron Technology, Inc. | Using high-k dielectrics in isolation structures method, pixel and imager device |
| JP4603281B2 (ja) * | 2004-03-31 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100873275B1 (ko) | 2007-03-19 | 2008-12-11 | 매그나칩 반도체 유한회사 | 이미지센서의 제조 방법 |
| KR101674535B1 (ko) | 2010-01-12 | 2016-11-09 | 롯데정밀화학 주식회사 | 타일시멘트 모르타르용 혼화제 조성물 및 이를 포함하는 타일시멘트 모르타르 조성물 |
| KR102011102B1 (ko) * | 2013-03-13 | 2019-08-14 | 삼성전자주식회사 | 이미지 센서 |
| US10580787B2 (en) | 2018-05-29 | 2020-03-03 | Sandisk Technologies Llc | Three-dimensional memory device containing dummy antenna diodes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6436073A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Manufacture of semiconductor device |
| KR920010433B1 (ko) * | 1990-07-10 | 1992-11-27 | 금성일렉트론 주식회사 | 자기정렬 방식에 의한 전하 촬상소자의 제조방법 |
| KR940009648B1 (ko) * | 1991-10-15 | 1994-10-15 | 금성일렉트론 주식회사 | 전하결합소자의 제조방법 |
| JP2970158B2 (ja) * | 1991-12-20 | 1999-11-02 | 日本電気株式会社 | 固体撮像装置の製造方法 |
| JPH05335531A (ja) * | 1992-05-27 | 1993-12-17 | Sharp Corp | 固体撮像装置 |
-
1995
- 1995-06-22 KR KR1019950016867A patent/KR0148734B1/ko not_active IP Right Cessation
-
1996
- 1996-06-20 JP JP16022996A patent/JP3749311B2/ja not_active Expired - Fee Related
- 1996-06-21 US US08/660,340 patent/US5679597A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5679597A (en) | 1997-10-21 |
| JPH0917991A (ja) | 1997-01-17 |
| JP3749311B2 (ja) | 2006-02-22 |
| KR970004050A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635912B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR101133901B1 (ko) | 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라 | |
| KR0148734B1 (ko) | 시시디 촬상소자 제조방법 | |
| JPH02267966A (ja) | 固体撮像装置のオーバフロードレイン構造およびその製造方法 | |
| KR100265260B1 (ko) | Ccd-형 고체촬상장치 및 그 제조방법 | |
| JP2000183324A (ja) | 固体撮像装置及びその製造方法 | |
| US5240873A (en) | Method of making charge transfer device | |
| US5246875A (en) | Method of making charge coupled device image sensor | |
| KR0162691B1 (ko) | 고체 촬상소자의 수광부 구조 및 그 제조방법 | |
| JP2005166919A (ja) | 固体撮像装置およびその製造方法 | |
| JP3339249B2 (ja) | 固体撮像素子の製造方法 | |
| JP2000150857A (ja) | 固体撮像装置及びその製造方法 | |
| JP3304623B2 (ja) | 膜形成方法及び固体撮像素子の製造方法 | |
| US6991951B2 (en) | Solid-state imaging device production method and solid-state imaging device | |
| JP3413977B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR100290883B1 (ko) | 고체촬상소자의제조방법 | |
| JP2004363473A (ja) | 固体撮像素子およびその製造方法 | |
| JP3772920B6 (ja) | 固体撮像素子の受光部製造方法 | |
| KR100209757B1 (ko) | 고체촬상소자 제조방법 | |
| KR100596419B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JPH10107249A (ja) | 固体撮像素子の製造方法 | |
| KR100327430B1 (ko) | 고체 촬상 소자의 제조방법 | |
| JP2001291857A (ja) | 固体撮像素子の製造方法 | |
| KR100262034B1 (ko) | 고체촬상소자의 제조방법 | |
| KR960002644B1 (ko) | Ccd 이미지 센서의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120427 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |