KR0145224B1

KR0145224B1 - 불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로

Info

Publication number: KR0145224B1
Application number: KR1019950013571A
Authority: KR
Inventors: 이승근
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-05-27
Filing date: 1995-05-27
Publication date: 1998-08-17
Also published as: KR960042756A; JPH08321191A; US5740107A; JP2944512B2

Abstract

1. 청구번위에 기재된 발명이 속한 기술분야

불휘발성 반도체 메모리의 독출구동회로

2. 발명이 해결하려고 하는 기술적 과제

고속 독출동작을 행할 수 있는 불휘발성 반도체 메모리의 제공

3. 발명의 해결방법의 요지

불휘발성 반도체 메모리에서 워드라인들과 접속되는 독출구동수단과 기입 구동수단이 별도로 제공됨

4. 발명의 중요한 용도

영구 메모리

Description

불휘발성 반도체 메모리의 분리된 기입 및 독출 경로를 가지는 워드라인 구동회로

제 1도는 종래의 불휘발성 반도체 메모리에서 메모리 쎌 어레이와 워드라인 구동회로를 나타내는 개략적 회로도

제 2도는 종래의 고전압 트랜지스터의 단면도

제 3도는 본 발명에 따라 분리된 기입 및 독출경로를 가지는 행라인 구동회로를 나타낸 블럭도

제 4도는 본 발명에서 사용되는 고전압 트랜지스터의 개략적 단면도

제 5도는 독출 블럭선택회로와 기입블럭 선택회로의 개략적 회로도

제 6도는 독출구동회로의 개략적 회로도

제 7도는 기입구동회로의 개략적 회로도

제 8도는 본 발명에 따른 다른 실시예의 블럭도

* 도면의 주요부분에 대한 부호의 설명

30: 독출 블럭 선택회로 32: 기입블럭 선택회로

36: 독출 구동회로 38: 기입 구동회로

RDk : 독출전송스위치 WDk : 기입전송스위치

MBk : 메모리 블럭

본 발명은 불휘발성 반도체 메모리에서 사용되는 워드라인(또는 행라인) 구동회로에 관한 것으로 특히 낸드구조로 된 쎌들을 가지는 불휘발성 반도체 메모리에서 분리된 기입 및 독출 경로를 가지는 행라인 구동회로에 관한 것이다.

전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리(이하 EEPROM이라 칭함)의 메모리 용량을 증가하기 위하여 낸드구조로 된 쎌들을 가지는 메모리 쎌 어레이가 사용되고 있다. 그러한 쎌들을 가지는 EEPROM은 비트라인들(또는 열라인)과 메모리 쎌들 사이의 접속개구들의 수를 줄일 수 있기 때문에 메모리 용량이 증가될 수 있다.

제 1도는 종래기술의 EEPROM에서 메모리 쎌 어레이와 워드라인 구동회로를 나타내고 있는 개략적 회로도이다. 도시의 편의상 2개의 메모리 블럭들 MB 및 MB +1과 관련된 메모리 쎌 어레이 및 워드라인 구동회로가 도시되어 있다. 메모리 쎌 어레이는 P형 반도체 기판에 형성된 N형 웰 내에 형성된 P형 웰 내에 형성된다. 메모리 쎌 어레이는 행과 열의 매트릭스 형으로 배열된 다수의 메모리 트랜지스터들로 구성된다.

상기 다수의 메모리 트랜지스터들은 복수의 메모리 스트링들로 분할되고 각 메모리 스트링은 서로 직렬로 접속된 미리 예정된 수의 메모리 트랜지스터들을 갖는다. 즉 각 메모리 스트링은 제 1 선택 트랜지스터 ST1와 목수개의 메모리 트랜지스터들 M1-M16과 제 2 선택 트랜지스터 ST2로 구성되어 있고 이들의 드레인 소오스 통로들은 직렬로 접속되어 있다. 각 메모리 트랜지스터는 상기 P형 웰내에서 채널 영역을 통하여 서로 이격된 드레인 및 소오스와 상기 채널영역상에 턴넬 산화막을 개재하여 형성된 플로팅 게이트와 이 플로팅 게이트상에 중간절연막을 개재하여 형성된 제어게이트를 갖고 있다.

각 메모리 스트링의 일단 즉 제1선택 트랜지스터 ST1의 드레인은 비트라인들 BL1-BLn중 대응하는 것과 접속되고, 이것의 타단 즉 제2선택 트랜지스터 ST2의 소오스는 공통 소오스라인 CSL과 접속되어 있다. 각 메모리 블럭내에서, 제1선택 트랜지스터들 ST1의 게이트들은 스트링 선택라인 SSL과 접속되고 제2선택트랜지스터들 ST2의 게이트들은 접지선택라인 GSL와 접속되며 메모리 트랜지스터들 M1-M16의 게이트들은 워드라인들 WL1-WL16과 각각 접속되어 있다.

각 메모리 블럭에서, 상기 워드라인들 WL1-WL16과 접지 선택라인 GSL의 일단들은 전송트랜지스터들 T1-T16과 TG의 드레인들과 각각 접속되어 있다. 상기 전송 트랜지스터들 T1-T16과 TG의 게이트들은 이들과 접속된 메모리 블럭들중 하나를 선택하는 대응 블럭선택회로(10)와 접속되어 있다. 각 메모리 블럭과 관련된 상기 전송 트랜지스터들 T1-T16과 TG의 소오스들은 워드구동라인들 S1-S16과 접지 구동라인 GS와 각각 접속되어 있다. 워드구동라인들 S1-S16과 접지구동라인 GS은 여러 동작 모우드 예컨데, 소거, 프로그램, 독출 등의 동작 모우드에 따라 상기 라인들 S1-S16 및 GS상에 미리 예정된 구동 전압을 제공하는 도시하지 아니한 행라인 즉 워드라인 구동회로와 접속되어 있다.

어드레스 신호에 의해 선택된 메모리 블럭 MB 내의 모든 메모리 쎌들을 소거하기 위하여, 상기 워드라인 구동회로는 워드 구동라인들 S1-S16 상에 접지전압을 제공하고 블럭선택회로(10)는 스위치회로 DTk 내의 전송 택트랜지스터들 T1-T16과 TG이 턴온되도록 블럭선택신호 BSK를 출력한다. 그러나 선택된 메모리 블럭 MBk를 제외한 타의 비선택된 메모리 블럭들과 관련된 스위치회로들 내의 전송트랜지스터들은 대응 블럭선택회로들로 부터의 블럭선택신호들에 의해 턴오프되고, 이들의 비선택된 메모리블럭들과 관련된 워드라인들은 플로팅된다. 그후 상기 P웰로 소거전압 예컨데 20볼트를 인가한다.

그러면 메모리 블럭 MBk내의 모든 메모리 트랜지스터들은 이들의 플로팅 게이트들로부터 전자들이 Fowler-Nordheim 턴넬링(F-N 턴넬링)에 의해 빠져 나오고 음의 드레쉬홀드 전압을 가지는 디플레숀 모우드의 트랜지스터들로 변경된다. 한편 비선택된 메모리 블럭들 내의 워드라인들은 플로팅 상태에 있기 때문에 상기소거전압이 인가될때 이들 워드라인들은 용량 커플링에 의해 거의 소거전압으로 되고 이에 의해 소거가 방지된다.

메모리 블럭 MBk내의 비트라인 BL1과 관련된 메모리 쎌 M2만을 프로그램하기 위하여, 상기 워드라인 구동회로는 워드구동라인 S2상에 프로그램 전압 예컨데 약 18볼트를 제공하고 워드 구동라인들 S1과 S3-S16상에 패스전압 예컨데 약 10볼트를 제공한다. 상기 메모리블럭 MBk 와 관련된 블럭 선택회로(10)는 스트링 선택라인 SSL상에 전원공급전압 Vcc 또는 상기 패스전압을 제공한다. 또한 상기 블럭선택회로(10)는 스위치회로 DTk 내의 전송 트랜지스터들을 통하여 상기 프로그램전압과 패스전압을 대응 워드라인들로 제공하도록 블럭 선택라인(11)상에 상기 프로그램 전압을 가지는 블럭선택신호 BSk 를 제공한다.

또한 비트라인 BL1상에 접지전압이 제공되고, 나머지 비트라인들 BL2-BLn상에 상기 페이버퍼로 부터 전원공급전압 Vcc 또는 상기 패스전압의 프로그램 방지전압이 제공된다. 그러면 상기 메모리 블럭 MBk 내의 트랜지스터들 ST1, M1은 턴온되고 상기 전지전압은 비트라인 BL1과 관련된 메모리 트랜지스터 M2의 드레인과 소오스로 전달되고, 상기 프로그램방지전압은 비트라인들 BL2-BLn과 관련된 메모리 트랜지스터들 M2의 드레인과 소오스들로 전달된다.

그러므로 비트라인 BL1과 관련된 메모리 트랜지스터 M2의 제어게이트에 인가되는 상기 프로그램 전압에 의해 전자들이 상기 메모리 트랜지스터 M2의 플로팅 게이트로 들어오게 되고 이에 의해 상기 메모리 트랜지스터로 변경된다. 그러나 비트라인들 BL2-BLn과 관련된 메모리트랜지스터들은 상기 프로그램방지전압에 의해 프로그램이 방지되고 소거상태들 즉 디플레숀 모오드의 트랜지스터들로써 유지된다.

메모리 블럭 MBk 내의 워드라인 WL2과 접속된 메모리 트랜지스터들로부터 데이터를 독출하기 위하여 상기 워드라인 구동회로는 워드구동라인 S2상에 접지전압을,워드구동라인들 S1, S3-S16과 접지구동라인 GS상에 전원공급전압 Vcc를 제공하고, 블럭선택회로(10)는 상기 선택된 메모리 블럭 MBk 와 관련된 스트링 선택라인 SSL상에 전원공급전압을 출력하고 전원 공급전압 Vcc을 가지는 블럭선택신호 BSk 를 상기 선택된 메모리블럭 MBk 와 관련된 스위치 회로 DTk 내의 전송트랜지스터들 T1-T16 및 TG의 게이트로 출력한다.

그러면 선택된 메모리 블럭 MBk 내의 선택된 워드라인 WL2으로 접지전압이 공급되고 비선택된 워드라인들 WL1, WL3-WL16과 접지선택라인 GLS으로 전원공급전압 Vcc가 공급된다. 그러므로 선택된 워드라인 WL2와 접속된 메모리트랜지스터들이 디플레숀 모우드의 트랜지스터들이라면 이들과 접속된 비트라인들은 접지상태에 있는 공통소오스라인 CSL에 의해 접지전압으로 방전되고, 인한스멘트 모우드의 트랜지스터들이라면 이들과 접속된 비트라인들은 전원 공급전압으로 충전된다. 전술한 바와 같은 소거, 프로그램 및 독출의 기술들은 본원 출원인에게 양도되고 1994년 8월 19일자로 공개된 한국공개특허번호 제94-18870호에 개시되어 있다.

전술한 바와 같이, 프로그램동작중 프로그램전압과 같은 고전압이 워드라인 구동회로 및 각 블럭선택회로내의 차아지 펌프회로들로부터 발생되고 전송트랜지스터들 T1-T16 및 TG의 게이트들과 전송트랜지스터들 T1-T16의 드레인들 및 소오스들에 인가된다. 그러므로 상기 워드라인 구동회로 및 각 블럭선택회로는 상기 차아지 펌프회로들의 각각의 출력단에 상기 고전압에 견딜 수 있는 고전압 트랜지스터를 갖어야 한다.

전송 트랜지스터들 T1-T16 및 TG의 각각도 또한 고전압의 인가시 게이트 절연막들의 파괴, 소오스 드레인의 PN 졍션 브레이크 다운등에 인내할 수 있는 고전압 트랜지스터 구조를 갖지 않으면 안된다. 제 2도는 종래의 고전압 트랜지스터의 단면구조를 나타낸 도면이다. 고전압 트랜지스터는 P형 반도체 기판(12)의 일표면에 형성된다. 드레인과 소오스의 PN 졍션 브레이크 다운 전압을 높이기 위하여 저농도의 n형의 드레인 영역(14)과 소오스 영역(18)이 채널영역(26)을 개재하여 이격되어 있고, 고농도의 n형의 드레인영역(16)과 소오스영역(20)이 상기 드레인영역(14)과 소오스영역(18)내에 각각 형성되어 있다.

상기 채널영역(26) 위에는 게이트 절연막(24)을 개재하여 폴리 실리콘 또는 폴리 사이드 또는 고융점 실리사이드와 같은 게이트 전극(22)이 형성되어 있다. 고전압의 인가에 기인한 게이트 절연막 파괴를 방지하기 위하여 상기 게이트 절연막은 충분한 두께를 갖도록 형성된다. 예를 들어 게이트 절연막의 두께는 약 350Å이다. 이와같은 고전압 트랜지스터는 게이트 두께의 증가로 인한 스위칭 속도의 감소를 발생한다.

또한 드레인과 소오스의 PN 정션 브레이크 다운전압을 높이기 위하여 저농도의 드레인 영역(14)과 소오스 영역(18)이 요구되기 때문에 이들 영역들(14)과 (18)의 형성시 채널길이 방향으로의 확산으로 인한 드레인과 소오스의 단락을 방지할 수 있도록 채널 길이는 길게 형성된다. 그러므로 고전압 트랜지스터의 스위칭 속도는 더욱 느리게 된다.

일반적으로 낸드 구조로된 쎌들을 가지는 EEPROM의 프로그램 기간은 약 100-200μsec가 걸리며 독출기간은 약 3μsec의 시간이 걸린다. 만약 EEPROM의 독출기간은 약 100nsec로 줄이는 것이 가능하다면 고속으로 또는 자주 기입을 요하지 아니하는 DRAM 대신 사용시 가능할 수 있다. 그러므로 고전압 트랜지스터들의 사용없이 독출동작에서 사용되는 독출 구동회로와 프로그램 동작에서만 사용되는 프로그램 구동회로가 독립적으로 사용되는 것이 소망스럽다.

따라서 본 발명의 목적은 독출 동작이 고속으로 행해질 수 있는 EEPROM을 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 행과 열의 매트릭스형으로 배열된 다수의 메모리 트랜지스터들과 상기 다수의 메모리 트랜지스터들은 복수개의 메모리 스트링들로 분할되고, 상기 각 메모리 스트링은 직렬로 접속된 미리 예정된 수의 메모리 트랜지스터들을 가지며, 각 메모리 트랜지스터는 플로팅 게이트와 제어게이트를 가지는 메모리 어레이와;

각행에 배열된 메모리 스트링들로 구성되는 복수의 메모리 블럭들과;

각행에 배열된 메모리 트랜지스터들의 제어게이트들과 접속되는 복수의 워드라인들과;

각열에 배열된 메모리 스트링들의 일단들과 접속되는 복수의 비트 라인들과;

상기 워드라인들의 각각과 접속되고 독출 동작중 어드레스신호에 응답하여 상기 메모리 블럭들중 하나를 선택하고, 이 선택된 메모리 블럭내의 워드라인들중 하나와 접속된 메모리 트랜지스터들로부터 데이터를 독출하도록 상기 선택된 메모리 블럭내의 상기 워드라인들로 독출구동전압을 제공하는 독출 구동수단과;

상기 워드라인들의 각각과 접속되고 독출 동작중 어드레스신호에 응답하여 상기 메모리 블럭들중 하나를 선택하고, 이 선택된 메모리 블럭내의 워드라인들중 하나와 접속된 메모리 트랜지스터들로부터 데이터를 독출하도록 상기 선택된 메모리 블럭내의 상기 워드라인들로 독출 구동전압을 제공하는 독출 구동수단과;

상기 워드라인들의 각각과 접속되고, 프로그램동작중 어드레스신호에 응답하여 상기 메모리 블럭들중 하나를 선택하고 이 선택된 메모리 블럭내의 워드라인들중 하나와 접속된 메모리 트랜지스터들을 프로그램 하도록 상기 선택된 메모리 블럭내의 상기 워드라인들로 기입구동전압을 제공하는 기입구동수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리를 제공한다.

이하 본 발명의 바람직한 실시예들이 첨부도면들을 참조하면서 상세히 설명된다.

도면들중, 동일 구성요소 또는 부픔은 가능한한 어느곳에서든지 동일 참조번호 또는 동일 부호로 표시되어 있음을 유의하여야 한다.

제 3도를 참조하면 본 발명에 따라 독출경로와 프로그램 경로가 분리된 워드라인 구동회로들을 가지는 EEPROM이 도시되어 있다. 메모리 어레이(34)를 구성하는 메모리 스트링들 MS과 제1 및 제2선택트랜지스터들 ST1과 ST2 및 메모리 트랜지스터들 M1-M16의 배열은 제1도의 메모리 어레이(34)의 이들의 배열과 동일하다. 그러므로 중복을 피하기 위하여 이것에 관한 설명은 생략된다. 또한 도시의 편의를 위하여 하나의 행에 배열된 메모리 스트링들 MS로 구성된 하나의 메모리 블럭 MBk 만이 도시되어 있다.

그러나 열방향으로 배열된 다수의 메모리 블럭들이 있음을 유의하여야 한다. 또한 각 메모리 스트링은 16개의 직렬로 연결된 메모리 트랜지스터들을 갖고 있지만 본 발명은 그러한 메모리 트랜지스터들의 갯수에 한정되는 것이 아님을 유의하여야 한다.

워드라인들 WL1-WL16 및 접지선택라인 GSL의 일단들은 독출 전송스위치 RDk 를 구성하는 독출 전송 게이트들(41)-(44)의 소오스들과 각각 접속되고, 상기 독출 전송게이트들(41)-(44)의 드레인들은 열라인들 즉 비트라인들 BL1-BLn에 평행한 독출 구동라인들 R1-R16 및 RG과 각각 접속된다. 독출 전송게이트들(41)-(44)의 게이트들은 독출 동작에서 독출 구동라인들 R1-R16 및 RG상의 독출 구동전압들을 선택된 메모리 블럭 MBk 내의 워드라인들 WL1-지16과 접지 선택라인 GSL상으로 스위칭하도록 독출 선택신호 X_BRE를 발생하고 상기 선택된 메모리블럭내의 제1선택트랜지스터들 ST1을 턴온시키는 스트링 선택신호를 발생하는 독출 블럭선택회로(30)와 접속되어 있다.

또한 독출 구동라인들 R1-R16 및 RG은 독출 구동회로(36)와 접속된다. 독출 전송스위치 RD 는 각 메모리 블럭 MBk 에 대응하도록 메모리 어레이(34)의 왼쪽측에 열방향으로 배열되어 있다. 메모리 어레이(34)는 제1도와 관련하여 설명된 바와 같이 P형 단결정 실리콘 기판의 일표면에 형성된 n형 웰내의 P형 웰내에 형성되며, 상기 독출 전송 스위치들을 구성하는 독출 전송게이트들(41)-(44)은 상기 P형 기판의 상기 일표면상에 형성된다. 상기 독출 전송스위치들과 상기 독출 구동회로(36)와 상기 독출 블럭 선택회로들은 독출 구동수단이 된다.

워드라인들 WL1-WL16 및 접지선택라인 GSL의 타단들은 기입 전송스위치 WDk 를 구성하는 기업전송게이트들(51)-(54)의 소오스들과 각각 접속되고 상기 기입전송 게이트들(51)-(54)의 드레인들은 기입 구동라인들 W1-W16, WG과 각각 접속된다. 상기 기입전송 게이트들(51)-(54)의 게이트들은 기입동작중 기입 구동라인들 W1-W16, WG상의 기입 구동전압들을 선택된 메모리 블럭 MBk 내의 워드라인들 WL1-WL16 및 접지선택라인 GSL상으로 스위칭하도록 기입블럭 선택신호 XBW를 발생하는 기입블럭 선택회로(32)와 접속되어 있다. 또한 기입구동라인들 W1-W16 및 WG은 기입구동회로(38)와 접속된다.

기입동작중, 기입구동회로(38)는 선택된 메모리 블럭내의 워드라인들 WL1-WL16 중 하나의 선택된 워드라인과 관련된 하나의 기입 구동라인상에 프로그램전압 예컨데 18볼트을 그리고 나머지의 비선택된 워드라인들과 관련된 기입구동라인들상에 패스전압 예컨데 10볼트을 제공하는 작용을 한다. 기입구동회로(38)는 또한 접지 구동라인 WG상에 전원공급전압 Vcc을 제공한다. 기입 전송스위치 WD 는 메모리 블럭 MBk 에 대응하도록 메모리 어레이(34)의 오른쪽 측에서 열방향으로 배열되어 있다.

기입 전송스위치 WDk 은 독출 전송스위치 RDk 의 경우와 유사하게 상기 P형 기판상에 형성되고 기입 전송스위치 WDk 를 구성하는 기입 전송게이트들(51)-(54)의 각각은 제2도에 도시된 고전압 트랜지스터의 구조를 갖는다. 상기 기입 전송스위치들과 상기 기입구동회로(38)와 상기 기입 블럭선택회로들(32)은 기입 구동수단이 된다.

본 발명의 특징에 따라 각 독출 전송스위치 RDk 를 구성하는 독출전송게이트들(41)-(44)의 각각은 워드라인들 WL1-WL16 및 접지선택라인 GSL 중 대응하는 라인과 접속되는 상기 독출전송 게이트들(41)-(44)의 각각의 소오스만이 고전압에 인내할 수 있도록 2중 확산 영역들을 가지고 있다. 제4도를 참조하면 각 독출전송 게이트로 사용될 수 있는 고전압 트랜지스터의 단면도가 도시되어 있다. 도면중 고전압 트랜지스터는 P형 반도체 기판(12)상에 2중 확산영역들(60)과 (62)을 가진다.

반도체 기판(12)은 약 1 x 10¹²이온/㎤의 P형 불순물농도를 가지며, 접지선택라인 GSL 및 워드라인들 WL1-WL16의 각각과 접속되는 n+ 영역(60)은 약 6 x 10¹⁵이온/㎤의 농도를 갖는다. 상기 n+ 영역(60)은 약 1 x 10¹⁴이온/㎤의 농도를 가지고 n-영역(62)내에 형성되며 상기 n-영역(62)은 고전압에 대한 졍선 브레이크 다운 전압을 높이기 위하여 약 1 x 10¹²이온/㎤의 농도를 가지는 P형 반도체 기판(12)과 PN 접합을 형성한다. 상기 2중 확산 영역들(60)과 (62)은 고전압 트랜지스터의 소오스가 된다.

상기 n+영역(60)과 동일한 농도를 가지는 n+영역(64) 즉 드레인은 채널영역(68)을 개재하여 상기 소오스와 이격되어 있다. 상기 채널영역(68)위에는 약 350Å의 두께를 가지는 게이트 절연막을 개재하여 게이트 전극(66)이 형성된다. 제4도에서 알 수 있는 바와 같이, 드레인은 n+영역(64)만으로 형성되기 때문에 제2도에 도시된 바와 같이 2중 확산 영역들을 가지고 있지 않다. 따라서 횡방향의 확산은 상기 영역(62)에서만 일어나고 이에 의해 채널의 길이를 줄일 수 있다. 결국 독출전송 게이트들(41)-(44)의 각각의 채널길이가 축소될 수 있기 때문에 상기 독출 전송게이트들의 전송속도는 종래 기술의 전송 트랜지스터들 T1-T16 및 TG의 전송속도보다 빠르다.

제5도는 독출 블럭선택회로와 기입블럭 선택회로의 개략적 회로도를 나타낸 도면이다. 도면중 독출블럭 선택회로(30)는, 낸드드게이트(70)와 낸드게이트(70)의 출력과 독출 제어신호 RBE를 입력하는 노아게이트(72) 및 상기 낸드게이트(70)의 출력을 입력하는 인버어터(74)와 독출동작중 상기 인버어터(74)의 출력을 스트링 선택라인 SSL로 통과시키는 트랜지스터(76)로 구성되어 있다. 낸드게이트(70)는 외부블럭 선택 어드레스 신호들을 프리 디코오딩한 신호들 Pi, Qi 및 Ri을 입력하고 메모리 블럭들중 하나를 선택하는 작용을 한다.

노아게이트(72)는 독출 동작중 선택된 메모리 블럭에 대응하는 독출 전송스위치를 활성화하는 독출 선택신호 X_BRE를 출력라인(31)상에 출력한다. 인버어트(74)와 트랜지스터(76)로 구성된 부분은 독출동작중 제어신호 ERS가 H레벨(전원공급전압 Vcc)에 있기 때문에 선택된 메모리블럭내의 스트링 선택라인 SSL로 전원공급전압 Vcc를 공급하는 작용을 한다. 상기 독출 블럭선택회로(30)에서 트랜지스터(76)만이 제4도의 고전압 트랜지스터를 사용하고 통상의 논리 게이트들이 사용되기 때문에 종래기술에 비해 독출 속도가 향상될 수 있다. 상기 독출 블럭 선택회로(30)는 메모리 블럭들의 각각과 관련되어 있음을 유의하여야 한다. 한편 소거동작에서 상기 독출블럭 선택회로(30)는 소거블럭 선택회로로서 사용될 수 있다. 즉 소거동작에서 상기 제어신호들 RBE와 ERS는 모두 L 레벨들에 있기 때문에, 선택된 메모리 블럭과 관련된 소거 블럭선택회로는 Vcc의 소거선택신호 X_BRE를 출력하고 스트링 선택라인 SSL을 플로팅시킨다. 그러나 비선택된 메모리 블럭과 관련된 소거블럭 선택회로는 접지전압의 소거선택신호 X_BRE를 출력하여 스트링 선택라인 SSL을 플로팅시킨다.

기입 블럭선택회로(32)는 상기 낸드게이트(70)의 출력과 접속되는 인버어터(80)와, 이 인버어터(80)의 출력과 프로그램 제어신호 PGM를 입력하는 낸드게이트(82)와, 이 낸드게이트(82)의 출력을 입력하는 인버어터(84)와, 이 인버어터(84)의 출력과 기입 블럭 선택 출력라인(33)사이에 접속된 차아지 펌프회로(86)와 상기 라인(33)과 접지 사이에 드레인 소오스 통로가 접속되고 게이트가 상기 낸드게이트(82)의 출력과 접속된 N채널 모오스 트랜지스터(88)로 구성되어 있다.

상기 차아지 펌프회로(86)는 N채널 모오스 트랜지스터들(90_-(94)과 차아지 펌프 캐패시터(96)로 구성된 통상의 회로이다. 라인(33)과 접지 Vss사이에는 풀다운 트랜지스터(88)의 드레인 소오스통로가 접속되고 이 트랜지스터(88)의 게이트는 상기 낸드게이트(82)의 출력과 접속되어 있다. 프로그램중 어드레스에 의해 선택된 메모리 블럭과 관련된 기입블럭 선택회로(32)의 인버어터(84)는 H레벨(예컨데 전원공급전압 Vcc)을 출력하고 이와 관련된 차아지 펌프회로(86)는 도시하지 아니한 링 발진기로부터의 클럭 φ에 따라 라인(33)상에 프로그램전압 Vpgm 예컨데 18볼트를 제공하는 작용을 한다.

한편 비선택된 기입블럭 선택회로들과 관련된 낸드게이트들(82)의 출력들은 H레벨들에 있고 이에 의해 풀다운 트랜지스터들(88)의 턴온에 의해 상기 비선택된 기입블럭 선택회로들과 관련된 라인들(33)은 접지레벨들에 있다. 그러므로 비선택된 메모리 블럭들과 접속된 기입전송스위치들은 오프상태들에 있다.

제6도는 독출 구동회로의 일실시예의 개략적 회로도이다. 제6도(a)에 도시된 17개의 독출구동회로들이 제3도의 독출 구동회로(36)를 구성하고 있음을 유의하여야 한다. 도면을 참조하면, 낸드게이트(102)는 어드레스 신호들 Ao 또는 Ao(Ao의 상보신호) 및 A₁또는 A₁를 입력하고 낸드게이트(104)는 어드레스 신호들 A₂또는 A₂및 A₃또는 A₃를 입력한다. 노아게이트(106)는 상기 낸드게이트들(102)와 (104)의 출력을 입력한다.

인버어터(107)은 상기 노아게이트(106)의 출력을 입력하고 상기 인버어터(107)의 출력단은 제3도의 대응 독출 구동라인과 접속된다. 독출동작중 상기 어드레스 신호들 A₀/A₀-A₃/A₃에 의해 16개의 워드라인들중 하나가 선택되고, 이 선택된 워드라인과 관련된 독출 구동라인과 접속된 독출 구동회로내의 노아게이트(106)은 H레벨을 출력하고 이에 의해 인버어터(107)는 L레벨을 출력한다. 그러므로 선택된 워드라인은 L레벨 즉 0볼트의 접지레벨로 된다.

한편 독출동작중 비선택된 워드라인들과 관련된 독출구동라인들과 접속된 독출구동회로들 내의 노아게이트들(106)은 L레벨들을 출력하고 이에 의해 인버어터들(107)은 H레벨들을 출력한다. 그러므로 비선택된 워드라인들은 5볼트의 H레벨들로 된다. 한편 독출구동라인 RG는 제6도(b)에 도시한 바와 같이 독출 제어신호 READ와 소거 제어신호 ERS(상기 제어신호 ERS의 상보신호)를 입력하는 노아게이트(108)의 출력을 입력하는 인버어터(109)의 출력단과 접속된다. 상기 노아게이트(108)와 인버어터(109)로 구성된 부분은 독출 또는 소거동작중 전원공급전압 Vcc를 구동라인 RG상에 공급하는 작용을 한다.

제7도는 기입구동회로의 일실시예의 개략적 회로도이다. 제7도(a)에 보인 바와 같이 16개의 기입구동회로들이 제3도의 기입 구동회로(38)를 구성하고 있음을 유의하여야 한다. 도면을 참조하면, 제6도의 낸드게이트(106)의 출력신호 Tj를 낸드게이트(110)과 노아게이트(112)의 제1입력단자들을 입력하고 상기 낸드게이트(100)과 노아게이트(112)의 제2입력단자들은 프로그램 제어신호 PGM과 그 상호신호 PGM를 각각 입력한다. 낸드게이트(110)의 출력단은 인버어터(113)의 입력과 접속되고 이 인버어터(113)의 출력단과 기입구동라인(118) 사이에는 프로그램전압 Vpgm을 제공하는 프로그램 차아지 펌퍼회로(116)가 접속되고 상기 노아게이트(112)의 출력단과 기입구동라인(118) 사이에는 패스전압 Vpass를 제공하는 패스 차아지 펌프회로(117)이 접속되어 있다.

상기 구동라인(118)과 접속전압 Vss 사이에는 풀다운 트랜지스터(114)의 드레인 소오스 통로가 접속되어 있고 이 트랜지스터(114)의 게이트는 상기 제어신호 PGM가 접속된다. 따라서 선택된 워드라인과 관련된 기입 구동라인상에 프로그램전압 Vpgm이 상기 프로그램 차아지 펌프회로(116)의 활성화에 의해 제공되고 비선택된 워드라인들과 관련된 기입구동라인들 상에는 패스전압 Vpass이 상기 패스 차아지 펌프회로들(117)의 활성화에 의해 제공된다. 제7도(b)에 보인 바와 같이 직렬 연결된 인버어트들(113)과 (115)로 구성된 부분은 기입구동라인 WG상에 프로그램 제어신호 PGM에 응답하여 Vcc의 전원공급전압을 공급하는 작용을 한다.

이하 제3도 내지 제7도를 참조하여 본 발명의 동작이 상세히 설명된다.

독출동작중 독출 구동회로(36)는 워드라인들중 하나를 지정하는 어드레스 신호들 A₀/A₀-A₃/A₃에 응답하여 지정된 즉 하나의 선택된 워드라인과 관련된 독출 구동라인상에 0볼트의 독출전압을 제공한다. 동시에 상기 독출구동회로(36)는 비선택된 워드라인들과 관련된 독출 구동라인들상에 전원공급전압 Vcc을 제공한다. 예를 들어 제3도의 메모리 블럭 MBk 내의 워드라인 WL2가 선택되는 것이라고 가정하면 상기 독출 구동회로(36)는 독출 구동라인 R2상에 0볼트를 제공하고 독출 구동라인들 R1, R3-R16 및 RG상에 H레벨즉 전원공급전압 Vcc을 제공한다.

한편 독출 블럭선택회로(30)는 블럭선택 어드레스 신호들 Pi, Qi 및 Ri에 응답하여 메모리 블럭 MB 를 선택하는 독출 선택신호 X_BRE와 스트링 선택신호를 스트링선택라인 SSL상에 제공한다. 그러므로 선택된 메모리 블럭 MBk 과 관련된 독출 전송스위치 RDk 를 구성하는 독출전송 게이트들(41)-(44)은 턴온되고 상기 독출구동 라인들 R1-R16 및 RG상의 전압들과 스트링 선택신호가 상기 메모리 블럭 MBk 내의 워드라인들 W1-W16과 접지 선택라인들 GSL 및 스트링 선택라인 SSL상에 제공된다.

그러므로 선택된 메모리 블럭 MBk 내의 제1 및 제2선택 트랜지스터들 ST1 및 ST2 및 워드라인들 W1 및 W3-W16과 접속된 메모리 트랜지스터들 M1 및 M3-M16들은 턴온된다. 한편 워드라인 W2와 접속된 메모리 트랜지스터들 M2의 제어게이트에는 0볼트의 독출전압이 인가되기 때문에 상기 메모리 트랜지스터들 M2중 디플레숀 모우드로 프로그램된 메모리 트랜지스터들은 턴온되고 이에 의해 이들 메모리 트랜지스터들과 접속된 비트라인들은 접지된 공통 소오스라인 상의 전압으로 방전된다. 그러나 인한스멘트 모우드로 프로그램된 메모리 트랜지스터들은 턴오프되고 이에 의해 대응 비트라인들상의 충전전압을 유지한다.

그후 비트라인들 BL1-BLn상의 전압상태들이 감지되고 독출된다. 결국 독출 구동회로(36)과 독출 블럭선택회로(30)는 독출 전송게이트들(41)-(44)을 제외하고는 고전압 트랜지스터를 사용하지 않기 때문에 독출 동작이 고속으로 행해 질 수 있다.

프로그램 동작은 다음과 같이 행해진다. 즉, 프로그램동작중 각 메모리 블럭과 관련된 독출전송 스위치 RDk 는 오프상태에 있고 선택된 메모리 블럭과 관련된 스트링 선택라인 SSL상에 독출블럭 선택회로(30)로 부터의 전원 공급전압 Vcc이 인가된다. 프로그램동작중 기입 구동회로(38)는 어드레스 신호들 A₀/A₀-A₃/A₃에 의해 선택되는 하나의 워드라인과 관련된 독출 구동라인상에 프로그램전압 Vpgm을 제공하고 비선택된 워드라인들과 관련된 독출 구동라인들상에 패스전압 Vpass을 제공한다.

그후 선택된 메모리 블럭과 관련된 기입 블럭 선택회로(32)는 프로그램전압 Vpgm의 기입블럭 선택신호 X_BW를 제공하고 이에 의해 선택된 메모리 블럭과 관련된 기입전송스위치 WDk 는 턴온된다. 그러므로 프로그램 전압 Vpgm이 선택된 워드라인상에 제공되고 패스전압 Vpass이 비선택된 워드라인들 상에 제공된다. 한편 프로그램되는 메모리 쎌들과 관련된 비트라인들상에 0볼트의 전압이 비트라인과 접속된 도시하지 아니한 페이지 버퍼로부터 제공되고 프로그램이 방지되는 메모리 쎌들과 관련된 비트라인들상에 프로그램 방지전압 예컨데 전원공급전압이 상기 페이지 버퍼로 부터 제공된다.

그러므로 선택된 워드라인상의 프로그램전압에 의해 프로그램되는 쎌들은 인한스멘트 모우드의 트랜지스터들로 변경되고 프로그램되지 않는 쎌들은 소거된 상태 즉 디플레숀 모우드의 트랜지스터들로써 유지된다. 그러한 프로그램은 동작은 전술된 한국공개특허번호 제94-18870호에 개시되어 있다.

소거 동작은 선택된 메모리블럭과 관련된 독출 블럭선택회로(30)로 부터 전원공급전압 Vcc의 블럭선택신호 X_BRE와 플로팅된 스트링선택신호를 라인들(31)과 스트링 선택라인상에 제공하고 독출구동회로(36)로 부터 0볼트의 접지레벨(또는 L레벨)을 독출 구동라인들 R1-R16 및 RG상에 제공하는 것에 의해 행해진다. 반도체 기판으로 약 20볼트의 소거전압을 인가하면 선택된 메모리 블럭내의 메모리쎌들 M1-M16은 모두 전술된 바와 같이 소거되고 비선택된 메모리 블럭내의 워드라인들 WL1-W16을 모두 플로팅되어 있기 때문에 상기 소거전압의 상기 워드라인들로의 용량 결합에 의해 소거가 자동으로 방지된다. 그러한 소거동작도 상기 한국공개특허번호 제94-18870호에 개시되어 있다.

제8도는 본 발명의 제2실시예의 블럭도이다. 제3도와 다른 것은 메모리 블럭 MBK의 중앙부에 독출 전송스위치 RDk와 기입전송스위치 WDk가 위치되며 독출 전송게이트들(41)-(44)과 기입전송게이트들(51)-(53)의 소오스들은 각각 공통으로 접속되고 대응 워드라인들 WL1-WL16 및 접지선택라인 GSL과 각각 접속된다는 것이다. 독출구동전압과 프로그램 구동전압이 워드라인들의 중앙에서 공급되기 때문에 독출구동전압과 프로그램 구동전압이 신속히 전달될 수 있고 상기 전송게이트들이 위치된 부분으로부터 멀리 떨어진 메모리 스트링들 까지의 구동전압들의 전압강하가 방지될 수 있는 이점을 갖는다.

본 발명은 여러 변형예들이 있을 수 있다. 예를들어 독출전송스위치 RDk와 기입전송스위치 WDk는 분할된 워드라인들을 가지는 각 메모리쎌 어레이의 중앙부에 위치될 수도 있다. 또한 스트링선택라인에 공급되는 스트링선택신호는 독출 블럭 선택회로(30)로 부터 공급되지 않을수도 있다. 이 경우 각 스트링선택라인은 독출전송게이트를 통하여 별도의 독출구동라인과 접속되고 상기 독출 전송게이트의 게이트는 독출 블럭선택회로(30)로 부터의 독출 블럭 선택회로 X_BRE와 접속될 수도 있다.

전술된 바와 같이 본 발명은 독출동작중 고전압 트랜지스터들의 사용이 없이 통상의 논리게이트들에 의해 디코오딩되기 때문에 독출속도가 향상되는 이점을 갖는다. 또한 긴 워드라인들을 갖는 메모리쎌어레이에서 소정 위치들에 독출전송스위치들과 기입전송스위치들이 위치될 수 있기 때문에 균일한 구동전압들이 워드라인들상에 제공될 수 있는 이점을 갖는다.

Claims

행과 열의 매트릭스형으로 배열된 다수의 메모리 트랜지스터들과 상기 다수의 메모리 트랜지스터들은 복수개의 메모리 스트링들로 분할되고, 상기 각 메모리 스트링은 직렬로 접속된 미리 예정된 수의 메모리 트랜지스터들을 가지며, 각 메모리 트랜지스터는 플로팅 게이트와 제어게이트를 가지는 메모리 어레이와; 각행에 배열된 메모리 스트링들로 구성되는 복수의 메모리 블럭들과; 각행에 배열된 메모리 트랜지스터들의 제어게이트들과 접속되는 복수의 워드라인들과; 각열에 배열된 메모리 스트링들의 일단들과 접속되는 복수의 비트 라인들과; 상기 워드라인들의 각각과 접속되고 독출 동작중 어드레스신호에 응답하여 상기 메모리 블럭들중 하나를 선택하고, 이 선택된 메모리 블럭내의 워드라인들중 하나와 접속된 메모리 트랜지스터들로부터 데이터를 독출하도록 상기 선택된 메모리 블럭내의 상기 워드라인들로 독출 구동전압을 제공하는 독출 구동수단과; 상기 워드라인들의 각각과 접속되고, 프로그램동작중 어드레스 신호에 응답하여 상기 메모리 블럭들중 하나를 선택하고 이 선택된 메모리 블럭내의 워드라인들중 하나와 접속된 메모리 트랜지스터들을 프로그램 하도록 상기 선택된 메모리 블럭내의 상기 워드라인들로 기입구동전압을 제공하는 기입구동수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리.
제1항에 있어서, 상기 독출 구동수단과 상기 기입구동 수단은 각 메모리 블럭과 관련된 워드라인들과 접속된 독출 전송스위치와 기입 전송스위치를 각각 가지며 상기 독출 동작중 상기 선택된 메모리 블럭과 관련된 독출 전송스위치는 상기 독출구동전압을 상기 선택된 메모리 블럭내의 상기 워드라인들로 전송하도록 활성화되고 상기 기입동작중 상기 선택된 메모리 블럭과 관련된 기입 전송스위치는 상기 기입구동전압을 상기 선택된 메모리 블럭내의 상기 워드라인들로 전송하도록 활성화됨을 특징으로 하는 불휘발성 반도체 메모리.
제2항에 있어서, 상기 독출 구동수단과 상기 기입구동수단은 상기 독출구동 전압과 상기 기입구동 전압을 제공하는 독출구동회로와 기입구동회로를 각각 구비함을 특징으로 하는 불휘발성 반도체 메모리.
제1항에 있어서, 상기 독출구동수단은 상기 독출동작중 상기 어드레스 신호에 응답하여 상기 메모리 블럭들중 하나를 선택하는 독출 블럭선택 회로를 가지며 상기 기입구동수단은 상기 기입동작중 상기 어드레스 신호에 응답하여 상기 메모리 블럭들중 하나를 선택하는 기입블럭 선택회로를 가짐을 특징으로 하는 불휘발성 반도체 메모리.
제4항에 있어서, 상기 독출 블럭선택회로와 기입블럭 선택회로는 상기 메모리 어레이의 양측에 각각 위치함을 특징으로 하는 불휘발성 반도체 메모리.
제1항에 있어서, 상기 독출 구동전압과 상기 기입 구동전압은 상기 워드라인들의 대략 중앙부에서 공급됨을 특징으로 하는 불휘발성 반도체 메모리.
제1항에 있어서, 상기 독출 구동전압과 상기 기입 구동전압은 상기 워드라인들의 양단에서 공급됨을 특징으로 하는 불휘발성 반도체 메모리.