JPWO2012172988A1 - 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 - Google Patents

Abstract

本発明は、ゲート電流を抑制しゲート信頼性を高めることができる炭化珪素半導体装置及びその製造方法の提供を目的とする。本発明にかかる炭化珪素半導体装置は、炭化珪素からなるドリフト層２と、ドリフト層２表層に選択的に形成されたベース領域３と、ベース領域３表層に選択的に形成されたソース領域と、ソース領域上に選択的に形成されたソース電極８と、ソース領域に跨って形成されたゲート絶縁膜６と、ゲート絶縁膜６上に形成されたゲート電極７とを備え、ソース領域は、ソース電極８下の第１ソース領域４と、第１ソース領域４を囲む第２ソース領域１０とを有し、第２ソース領域１０表層のドーピング濃度は、第１ソース領域４表層のドーピング濃度よりも低く、第２ソース領域１０のドーピング濃度は、表層部よりも深層部が高い。

Description

本発明は炭化珪素半導体装置及び炭化珪素半導体装置の製造方法に関するものである。

珪素を用いたパワーデバイスの物性限界を打破するために、珪素の代わりに炭化珪素を用いたパワーデバイスの開発が行われており、特に炭化珪素を用いたＭＯＳＦＥＴでのゲート信頼性向上が求められている。

例えば特許文献１のような、炭化珪素を用いた縦型パワーＭＯＳＦＥＴでは、ソース領域が高濃度にｎ型ドーピングされ、直接ゲート絶縁膜に接する構造となっている。

また特許文献２のような、ゲート絶縁膜に接しているソース領域の上面近傍のみ、ｎ型ドーピング濃度が低く設定されている炭化珪素ＭＯＳＦＥＴの例も示されている。この場合、ｎ型にドーピングされたソース領域と良好なオーミックコンタクトを得るために、ソース電極はトレンチが掘り込まれた部位に形成されている。

特開２００８−１９２６９１号公報 特開２００９−１８２２７１号公報

ＭＯＳＦＥＴのゲート電極に高い正電圧を印加すると、ゲート絶縁膜を貫通してゲート電流が流れてしまう場合がある。これは、半導体側の伝導電子がゲート絶縁膜との障壁をトンネルしてゲート電極側に流れ込むためである。

さらに炭化珪素を用いたＭＯＳＦＥＴでは、比較的低い電圧でも高密度の上記ゲート電流が流れてしまう場合がある。これは、ゲート絶縁膜の炭化珪素との間の障壁エネルギーが、珪素等との間の障壁エネルギーに比べて低いためであり、ｎ型のソース領域においては、それはより顕著になる。結果として、ゲート信頼性の低下を引き起こしてしまうという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、ゲート電流を抑制しゲート信頼性を高めることができる炭化珪素半導体装置及び炭化珪素半導体装置の製造方法の提供を目的とする。

本発明にかかる第１の炭化珪素半導体装置は、第１導電型の炭化珪素からなるドリフト層と、前記ドリフト層表層に選択的に形成された第２導電型のベース領域と、前記ベース領域表層に選択的に形成された第１導電型のソース領域と、前記ソース領域上に選択的に形成されたソース電極と、前記ドリフト層と、前記ベース領域と、前記ソース電極が形成されない前記ソース領域とに跨って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ソース領域は、前記ソース電極下に配置される第１ソース領域と、前記第１ソース領域を平面視上囲んで形成され、前記ゲート電極下に配置される第２ソース領域とを有し、前記第２ソース領域表層のドーピング濃度は、前記第１ソース領域表層のドーピング濃度よりも低く、前記第２ソース領域のドーピング濃度は、表層部よりも深層部が高いことを特徴とする。

本発明にかかる第２の炭化珪素半導体装置は、第１導電型の炭化珪素からなるドリフト層と、前記ドリフト層表層に選択的に形成された第２導電型のベース領域と、前記ベース領域表層に選択的に形成されたソース領域と、前記ソース領域上に選択的に形成されたソース電極と、前記ドリフト層と、前記ベース領域と、前記ソース電極が形成されない前記ソース領域とに跨って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ソース領域は、表層部に形成された第２導電型の上層領域と、前記上層領域の下層に形成された第１導電型の下層領域とを有し、前記ソース電極の下端が、前記下層領域に到達するよう前記ソース領域に埋没することを特徴とする。

本発明にかかる第１の炭化珪素半導体装置の製造方法は、（ａ）第１導電型の炭化珪素からなるドリフト層を形成する工程と、（ｂ）前記ドリフト層表層に、第２導電型のベース領域を選択的に形成する工程と、（ｃ）第１ソース領域と、前記第１ソース領域を平面視上囲んで形成される第２ソース領域とを有する、第１導電型のソース領域を前記ベース領域表層に選択的に形成する工程と、（ｄ）前記ドリフト層と、前記ベース領域と、前記ソース領域とに跨って、ゲート絶縁膜を形成する工程と、（ｅ）前記ゲート絶縁膜上において、前記ドリフト層表層から前記第２ソース領域表層に跨ってゲート電極を形成する工程と、（ｆ）前記第１ソース領域に対応する位置の前記ゲート絶縁膜をエッチング除去し、前記第１ソース領域上にソース電極を形成する工程とを備え、前記第２ソース領域表層のドーピング濃度は、前記第１ソース領域表層のドーピング濃度よりも低く、前記第２ソース領域のドーピング濃度は、表層部よりも深層部が高いことを特徴とする。

本発明にかかる第２の炭化珪素半導体装置の製造方法は、（ａ）第１導電型の炭化珪素からなるドリフト層を形成する工程と、（ｂ）前記ドリフト層表層に、第２導電型のベース領域を選択的に形成する工程と、（ｃ）表層部に形成された第２導電型の上層領域と、前記上層領域の下層に形成された第１導電型の下層領域とを有するソース領域を、前記ベース領域表層に選択的に形成する工程と、（ｄ）前記ドリフト層と、前記ベース領域と、前記ソース領域とに跨って、ゲート絶縁膜を形成する工程と、（ｅ）前記ゲート絶縁膜上において、前記ドリフト層表層から前記ソース領域表層内に跨ってゲート電極を形成する工程と、（ｆ）前記ゲート電極が形成されないゲート絶縁膜表面から、前記下層領域に到達するトレンチを形成する工程と、（ｇ）前記トレンチ内に下端を埋没させ、ソース電極を形成する工程とを備えることを特徴とする。

本発明にかかる第１の炭化珪素半導体装置によれば、第１導電型の炭化珪素からなるドリフト層と、前記ドリフト層表層に選択的に形成された第２導電型のベース領域と、前記ベース領域表層に選択的に形成された第１導電型のソース領域と、前記ソース領域上に選択的に形成されたソース電極と、前記ドリフト層と、前記ベース領域と、前記ソース電極が形成されない前記ソース領域とに跨って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ソース領域は、前記ソース電極下に配置される第１ソース領域と、前記第１ソース領域を平面視上囲んで形成され、前記ゲート電極下に配置される第２ソース領域とを有し、前記第２ソース領域表層のドーピング濃度は、前記第１ソース領域表層のドーピング濃度よりも低く、前記第２ソース領域のドーピング濃度は、表層部よりも深層部が高いことにより、ゲート電流を抑制し、ゲート信頼性を高めることができる。

本発明にかかる第２の炭化珪素半導体装置によれば、第１導電型の炭化珪素からなるドリフト層と、前記ドリフト層表層に選択的に形成された第２導電型のベース領域と、前記ベース領域表層に選択的に形成されたソース領域と、前記ソース領域上に選択的に形成されたソース電極と、前記ドリフト層と、前記ベース領域と、前記ソース電極が形成されない前記ソース領域とに跨って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記ソース領域は、表層部に形成された第２導電型の上層領域と、前記上層領域の下層に形成された第１導電型の下層領域とを有し、前記ソース電極の下端が、前記下層領域に到達するよう前記ソース領域に埋没することにより、ゲート電流を抑制し、ゲート信頼性を高めることができる。

本発明にかかる第１の炭化珪素半導体装置の製造方法によれば、（ａ）第１導電型の炭化珪素からなるドリフト層を形成する工程と、（ｂ）前記ドリフト層表層に、第２導電型のベース領域を選択的に形成する工程と、（ｃ）第１ソース領域と、前記第１ソース領域を平面視上囲んで形成される第２ソース領域とを有する、第１導電型のソース領域を前記ベース領域表層に選択的に形成する工程と、（ｄ）前記ドリフト層と、前記ベース領域と、前記ソース領域とに跨って、ゲート絶縁膜を形成する工程と、（ｅ）前記ゲート絶縁膜上において、前記ドリフト層表層から前記第２ソース領域表層に跨ってゲート電極を形成する工程と、（ｆ）前記第１ソース領域に対応する位置の前記ゲート絶縁膜をエッチング除去し、前記第１ソース領域上にソース電極を形成する工程とを備え、前記第２ソース領域表層のドーピング濃度は、前記第１ソース領域表層のドーピング濃度よりも低く、前記第２ソース領域のドーピング濃度は、表層部よりも深層部が高いことにより、ゲート電流を抑制し、ゲート信頼性を高めることができる。

本発明にかかる第２の炭化珪素半導体装置の製造方法によれば、（ａ）第１導電型の炭化珪素からなるドリフト層を形成する工程と、（ｂ）前記ドリフト層表層に、第２導電型のベース領域を選択的に形成する工程と、（ｃ）表層部に形成された第２導電型の上層領域と、前記上層領域の下層に形成された第１導電型の下層領域とを有するソース領域を、前記ベース領域表層に選択的に形成する工程と、（ｄ）前記ドリフト層と、前記ベース領域と、前記ソース領域とに跨って、ゲート絶縁膜を形成する工程と、（ｅ）前記ゲート絶縁膜上において、前記ドリフト層表層から前記ソース領域表層内に跨ってゲート電極を形成する工程と、（ｆ）前記ゲート電極が形成されないゲート絶縁膜表面から、前記下層領域に到達するトレンチを形成する工程と、（ｇ）前記トレンチ内に下端を埋没させ、ソース電極を形成する工程とを備えることにより、ゲート電流を抑制し、ゲート信頼性を高めることができる。

本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

本発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるドリフト層を形成する工程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるベース領域を形成する工程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるソース領域を形成する工程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるコンタクト領域を形成する工程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるゲート絶縁膜を形成する程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるゲート電極を形成する工程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるソース電極を形成する工程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法におけるドレイン電極を形成する工程を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の製造方法における第２ソース領域のＮ注入プロファイルを示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置を示す断面図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるドリフト層を形成する工程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるベース領域を形成する工程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるソース領域を形成する工程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるコンタクト領域を形成する工程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるゲート絶縁膜を形成する程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるゲート電極を形成する工程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるソース電極を形成する工程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるドレイン電極を形成する工程を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の製造方法におけるソース領域及びｐ型領域のＮ及びＡｌ注入プロファイルを示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。 本発明の実施の形態１に係る炭化珪素半導体装置の、正バイアスを印加した時に流れるＦＮ電流を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。

＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、本発明の実施の形態１に係る炭化珪素半導体装置を示す断面図である。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。

炭化珪素半導体装置は、例えばｎチャネル縦型の炭化珪素ＭＯＳＦＥＴであって、図１に示すように、主面の面方位が（０００１）面であり４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素基板１の主面上に、ｎ型の炭化珪素からなるドリフト層２が形成されている。

ドリフト層２の表層部には、例えばＡｌをｐ型不純物として含有するｐ型のベース領域３が選択的に形成されている。図示するようにベース領域３は、互いに離間して複数形成することができる。このベース領域３内には、例えばＮをｎ型不純物として含有するｎ型の第２ソース領域１０が選択的に形成され、さらにその内側に、ｎ型の第１ソース領域４が形成されている。第１ソース領域４及び第２ソース領域１０を合わせて、ソース領域を形成する。

第１ソース領域４にはボックスプロファイルでＮが注入されており、第２ソース領域１０には、図１０に示すようなプロファイルでＮが注入されている。ここで図１０は、第２ソース領域１０のプロファイルを示しており、横軸に深さ（ｎｍ）、縦軸に濃度（ｃｍ^−３）をとっている。図１０に示すように第２ソース領域１０は、表層部よりも深層部が濃度が高まるプロファイルとなっており、深さがおよそ３００ｎｍとなる位置でピークを持つように形成されている。

第１ソース領域４内には、例えばＡｌをｐ型不純物として含有し、ベース領域３よりも不純物濃度が高いｐ型のコンタクト領域５が形成されている。第１ソース領域４上及びコンタクト領域５上には、ソース電極８がオーム接触して形成されている。

一方ドリフト層２の表面上には、ソース電極８が形成されている部分を除き、酸化珪素で構成されるゲート絶縁膜６が形成されており、このゲート絶縁膜６上において、第２ソース領域１０とベース領域３との境界上に跨るようにゲート電極７が設けられている。

そして、炭化珪素基板１の主面と対向する面には、ドレイン電極９が形成されている。

＜Ａ−２．製造方法＞
次に、本実施の形態に係る炭化珪素半導体装置の製造方法の一例を図２〜１０を用いて説明する。

まず、主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型の炭化珪素基板１の表面に、図２に示すように、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、１〜１００μｍの厚さの炭化珪素からなるドリフト層２をエピタキシャル成長させる。この熱ＣＶＤ法は、例えば、温度：１５００〜１８００℃、気圧：２５ＭＰａ、キャリアガス種：Ｈ_２、生成ガス種：ＳｉＨ_４及びＣ_３Ｈ_８の条件で行う。

次に、ドリフト層２上にレジストでマスクを形成し、マスクを介してｐ型の不純物である例えばＡｌをイオン注入することにより、図３に示すようなベース領域３を選択的に形成する。Ａｌの注入深さは０．５〜３．０μｍであり、注入濃度は１×１０^１６〜１×１０^１９ｃｍ^−３である。

マスクを除去後、新たにドリフト層２上にレジストでマスクを形成し、マスクを介してｎ型の不純物であるＮをイオン注入することにより、図４に示すような第１ソース領域４を形成する。このとき、第１ソース領域４がベース領域３の表層に形成されるようにする。Ｎの注入プロファイルはボックス型であり、注入深さは例えば０．０５〜１．５μｍであり、注入濃度は例えば１×１０^１９〜１×１０^２１ｃｍ^−３である。

マスクを除去後、新たにドリフト層２上にレジストでマスクを形成し、マスクを介してｎ型の不純物であるＮをイオン注入することにより、図４に示すような第２ソース領域１０を形成する。このとき、第２ソース領域１０が第１ソース領域４の外側で、かつ、ベース領域３内に選択的に形成されるようにする。Ｎの注入プロファイルは図１０に示すようなものとすることができ、注入ピーク濃度は例えば１×１０^１９〜１×１０^２１ｃｍ^−３である。第２ソース領域１０表層から深さ１００ｎｍまでの領域においては、ドーピング濃度が第１ソース領域４表層のドーピング濃度よりも低いことが望ましく、具体的には、ドーピング濃度が例えば１×１０^１６〜１×１０^１８ｃｍ^−３であることが望ましい。

マスクを除去後、新たにドリフト層２上にレジストあるいは酸化珪素でマスクを形成し、マスクを介してｐ型の不純物であるＡｌをイオン注入することにより、図５に示すようなコンタクト領域５を形成する。このとき、コンタクト領域５が第１ソース領域４内に形成されるようにする。Ａｌの注入深さは０．０５〜１．５μｍであり、注入濃度は１×１０^１９〜１×１０^２１ｃｍ^−３である。

次に、マスクを除去し、不活性ガスの雰囲気下で１３００〜２１００℃の温度範囲において活性化アニールを行う。これにより、ドリフト層２の表層に形成されたベース領域３と、第１ソース領域４と、第２ソース領域１０と、コンタクト領域５とが電気的に活性化される。

次に、８００〜１４００℃でドリフト層２の表面に熱酸化膜を形成し、それをフッ化水素酸により除去する（犠牲酸化プロセス）。

その後、図６に示すように、ドリフト層２の表面を熱酸化して所望の厚みのゲート絶縁膜６を形成する。

そして、図７に示すように、ゲート絶縁膜６上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法によって形成し、リソグラフィ技術及びエッチング技術を用いてゲート電極７を形成する。なお、ゲート電極７の材料は多結晶珪素に限らず、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、白金（Ｐｔ）、タングステン（Ｗ）、珪素（Ｓｉ）、炭化チタン（ＴｉＣ）、あるいはこれらの合金のいずれかを用いてもよい。

続いて、図８に示すように、リソグラフィ技術及びエッチング技術を用い、第１ソース領域４及びコンタクト領域５が形成されている領域上のゲート絶縁膜６を除去し、形成した開口内にＮｉを積層させることで、第１ソース領域４及びコンタクト領域５の両方に電気的にオーミック接続するソース電極８を形成する。なお、ソース電極８の材料はＮｉに限らず、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｐｔ、Ｗ、Ｓｉ、ＴｉＣ、あるいはこれらの合金のいずれかを用いてもよい。

次に、図９に示すように、炭化珪素基板１の主面と対向する面の全面にドレイン電極９を形成する。このドレイン電極９の材料としては、ソース電極８の材料と同様に、Ｎｉ、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｐｔ、Ｗ、Ｓｉ、ＴｉＣ、あるいはこれらの合金のいずれかを用いることができる。

最後に、ソース電極８と、第１ソース領域４及びコンタクト領域５との接触部分、並びに、ドレイン電極９と炭化珪素基板１との接触部分を、それぞれ炭化珪素と合金化させるための熱処理を行う。この熱処理は、例えば、温度：９５０〜１０００℃、処理時間：２０〜６０秒間、昇温速度：１０〜２５℃／秒の条件で行う。

以上により、本実施の形態に係る炭化珪素半導体装置が完成する。

本実施の形態に示す炭化珪素半導体装置では、第１ソース領域４の直上には、ゲート電極７を配置しないようにする。このように形成することにより、ゲート正バイアス時に、ｎ型の第１ソース領域４の伝導電子がゲート絶縁膜６側にＦＮ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）トンネルするのを抑制することができ、ゲート信頼性が向上する。

ソース電極８と接するｎ型の第１ソース領域４は、上面近傍も含めて一様に高濃度ドーピングされているため、良好なオーミックコンタクトを得ることができる。

ここで、ｎ型の第１ソース領域４と第２ソース領域１０の、横方向の配置位置について図２１を参照しつつ説明する。図２１は炭化珪素半導体装置を示す断面図である。図２１に示されるように、互いに離間して形成されたゲート電極７のうち、左側に配置されたゲート電極７の右端（ソース電極８側）を横方向座標軸の原点とする。なお、この原点は、説明のための便宜上の原点である。

上記の原点から第２ソース領域１０の左端（すなわち第１ソース領域４との境界）までの距離を距離ｄ_Ｘ、上記の原点からソース電極８の中心までの距離を距離ｄ_ＧＳ、第１ソース領域４の横幅を横幅ｄ_ｎｃｏｎとする。また、ゲート絶縁膜６の縦方向の厚さを厚さｄ_ＯＸとする。なお、図２１においては、説明を簡単にするためコンタクト領域５は図示を省略している。

距離ｄ_Ｘが０μｍである場合、ゲート電極７直下に高濃度の第１ソース領域４は存在しないことになる。しかし、ゲート電極７から炭化珪素層側に向かって、ゲート絶縁膜６を介して斜め方向にも電界が分布しているため、距離ｄ_Ｘは０μｍよりも大きい必要がある。

ここで図２２は、第１ソース領域４または第２ソース領域１０の上に、ゲート絶縁膜６及びゲート電極７を設けてＭＯＳキャパシタを作製し、炭化珪素側を接地してゲート電極７に正バイアスを印加した時に流れるＦＮ電流をプロットしたグラフである。図２２中のＥｏｘは、ゲート絶縁膜６に印加される電界を示し、Ｊは、電流密度を示している。

第２ソース領域１０上にゲート絶縁膜６及びゲート電極７を設けて、ＭＯＳキャパシタを作製した場合、電界約５ＭＶ／ｃｍ以上でＦＮ電流が流れる（図２２のＸ参照）。

これに対し、第１ソース領域４上にゲート絶縁膜６及びゲート電極７を設けて、ＭＯＳキャパシタを作製した場合、電界約３ＭＶ／ｃｍ以上でＦＮ電流が流れ始める（図２２のＹ参照）。

上記より、第１ソース領域４上では、第２ソース領域１０上における場合に比べて、３／５倍の電界印加で電流リークが発生してしまうことがわかる。よって、同じ電圧が印加されるならば、第１ソース領域４上ではゲート絶縁膜６の厚さＤを厚さｄ_ＯＸの５／３倍にする必要がある。ただし、第１ソース領域４とゲート電極７との間に実質的に介在するゲート絶縁膜６の厚さＤが厚さｄ_ＯＸの５／３倍となればよいため、必ずしもゲート絶縁膜６の縦方向の厚さが厚さｄ_ＯＸの５／３倍となる必要はない。

図２３は、図２１に示された炭化珪素半導体装置の断面図を一部拡大した図である。

図２３に示されるように、第１ソース領域４とゲート電極７との間に実質的に介在するゲート絶縁膜６の厚さＤを考えると、厚さＤを斜辺とする直角三角形が想定できる。当該直角三角形は、縦の辺が厚さｄ_ＯＸであり、横の辺が距離ｄ_Ｘとなる。

この直角三角形を参照すると、厚さＤが厚さｄ_ＯＸの５／３倍より大きくする場合、距離ｄ_Ｘは少なくとも厚さｄ_ＯＸの４／３倍より大きくなることが分かる。

よって距離ｄ_Ｘは、
ｄ_Ｘ＞４ｄ_ＯＸ／３
を満たす必要がある。

他方、ｎソースのオーミックコンタクトを確実に得るために、オーミックコンタクトされる領域面積を十分に確保し、素子全体としてのコンタクト抵抗値を素子のオン抵抗値よりも小さくしておく必要がある。

第１ソース領域４の横幅ｄ_ｎｃｏｎがソース電極８の横幅よりも小さい場合、第１ソース領域４の面積をｄ_ｎｃｏｎ ^２、素子内のセル数をＮ、素子の活性領域面積をＳ、オーミックコンタクト抵抗率をρｃ、素子のオン抵抗率をＲとすると、
ρｃ／（ｄ_ｎｃｏｎ ^２×Ｎ）＜Ｒ／Ｓ
を満たすことが望ましい。

この式を、図２１の関係から書き換えると、ｄ_ＧＳ＋０．５×ｄ_ｎｃｏｎ ＝ｄ_Ｘ＋ｄ_ｎｃｏｎ であるから、
ｄ_Ｘ＜ｄ_ＧＳ−０．５×（ρｃＳ／ＲＮ）^１／２
となる。

また、コンタクト領域５の横幅を横幅ｄ_ｐｃｏｎとした場合、上記の式はさらに、
ｄ_Ｘ＜ｄ_ＧＳ＋ｄ_ｐｃｏｎ／２−０．５×（ρｃＳ／ＲＮ＋ｄ_ｐｃｏｎ ^２）^１／２
と書き換えられる。

よってｄ_Ｘは、
４ｄ_ＯＸ／３＜ｄ_Ｘ＜ｄ_ＧＳ＋ｄ_ｐｃｏｎ／２−０．５×（ρｃＳ／ＲＮ＋ｄ_ｐｃｏｎ ^２）^１／２
であることが望ましい。

＜Ａ−３．効果＞
本発明にかかる実施の形態によれば、炭化珪素半導体装置において、第１導電型の炭化珪素からなるドリフト層２と、ドリフト層２表層に選択的に形成された第２導電型のベース領域３と、ベース領域３表層に選択的に形成された第１導電型のソース領域と、ソース領域上に選択的に形成されたソース電極８と、ドリフト層２と、ベース領域３と、ソース電極８が形成されないソース領域とに跨って形成されたゲート絶縁膜６と、ゲート絶縁膜６上に形成されたゲート電極７とを備え、ソース領域は、ソース電極８下に配置される第１ソース領域４と、第１ソース領域４を平面視上囲んで形成され、ゲート電極７下に配置される第２ソース領域１０とを有し、第２ソース領域１０表層のドーピング濃度は、第１ソース領域４表層のドーピング濃度よりも低く、第２ソース領域１０のドーピング濃度は、表層部よりも深層部が高いことで、ｎ型の第１ソース領域４の伝導電子がゲート絶縁膜６側にＦＮトンネルするのを抑制し、ゲート信頼性を高めることができる。

また、表層側を低濃度とし、深さが深くなるに従ってドーピング濃度を高めることにより、ＦＮトンネルを抑制しつつも、オン抵抗の増大を防ぐことができる。

また、本発明にかかる実施の形態によれば、炭化珪素半導体装置において、第２ソース領域１０表層から深さ１００ｎｍまでの領域におけるドーピング濃度が、第１ソース領域４表層のドーピング濃度よりも低いことで、ゲート絶縁膜６下に位置する第２ソース領域１０の表層のドーピング濃度が低くなり、ＦＮトンネルの発生を抑制することができる。

また、本発明にかかる実施の形態によれば、炭化珪素半導体装置において、第２ソース領域１０表層から深さ１００ｎｍまでの領域におけるドーピング濃度が、１×１０^１６〜１×１０^１８ｃｍ^−３であることで、ゲート絶縁膜６下に位置する第２ソース領域１０の表層のドーピング濃度が低くなり、ＦＮトンネルの発生を抑制することができる。

また、本発明にかかる実施の形態によれば、炭化珪素半導体装置において、第１ソース領域４表層のドーピング濃度が、１×１０^１９〜１×１０^２１ｃｍ^−３であることで、トレンチ等を形成する必要もなく、良好なオーミックコンタクトを得ることができる。

＜Ｂ．実施の形態２＞
＜Ｂ−１．構成＞
図１１は、本発明の実施の形態２に係る炭化珪素半導体装置を示す断面図である。本実施の形態においては、第１導電型をｎ型、第２導電型をｐ型として説明する。

炭化珪素半導体装置は、例えばｎチャネル縦型の炭化珪素ＭＯＳＦＥＴであって、図１１に示すように、主面の面方位が（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素基板１１の主面上に、ｎ型の炭化珪素からなるドリフト層１２が形成されている。

ドリフト層１２の表層部には、例えばＡｌをｐ型不純物として含有するｐ型のベース領域１３が選択的に形成されている。図示するようにベース領域１３は、互いに離間して複数形成することができる。このベース領域１３内には、例えばＮをｎ型不純物として含有するｎ型の下層ソース領域１４が選択的に形成されている。

下層領域としての下層ソース領域１４の上面近傍には、例えばＡｌをｐ型不純物として含有する上層領域としてのｐ型領域２０が形成されている。下層ソース領域１４及びｐ型領域２０の、Ｎ及びＡｌ注入プロファイルは図２０のようになっており、下層ソース領域１４とｐ型領域２０との境界は、ソース領域表層から例えば深さ５〜１００ｎｍの位置に存在する。ここで図２０は、下層ソース領域１４のプロファイル（丸ポイント）及びｐ型領域２０のプロファイル（三角ポイント）を示しており、横軸に深さ（ｎｍ）、縦軸に濃度（ｃｍ^−３）をとっている。図２０に示すように下層ソース領域１４は、表層部よりも深層部が濃度が高まるプロファイルとなっており、深さがおよそ３００ｎｍとなる位置でピークを持つように形成されている。またｐ型領域２０は、深さがおよそ４０ｎｍとなる位置でピークを持つようなプロファイルとなっている。下層ソース領域１４及びｐ型領域２０を合わせて、ソース領域を形成する。

このように形成することにより、上面近傍のｐ型領域２０の伝導帯を、バンドベンディングにより高エネルギー側にシフトさせることができる。

ソース領域内には、例えばＡｌをｐ型不純物として含有し、ベース領域１３よりも不純物濃度が高いｐ型のコンタクト領域１５が形成されている。ソース領域及びコンタクト領域１５が形成されている領域の中央部には、ドリフト層１２の表面から下層ソース領域１４及びコンタクト領域１５に達するトレンチ１００が設けられており、このトレンチ１００内にソース電極１８が形成されている。ソース電極１８は、その下端が下層ソース領域１４に達し埋没している。またソース電極１８は、下層ソース領域１４及びコンタクト領域１５にオーミック接触して形成されている。

一方ドリフト層１２の表面上には、ソース電極１８が形成されている部分を除き、酸化珪素で構成されるゲート絶縁膜１６が形成されており、このゲート絶縁膜１６上において、ｐ型領域２０とベース領域１３との境界上に跨るようにゲート電極１７が設けられている。

そして、炭化珪素基板１１の主面と対向する面には、ドレイン電極１９が形成されている。

＜Ｂ−２．製造方法＞
次に、本実施の形態に係る炭化珪素半導体装置の製造方法の一例を図１２〜２０を用いて説明する。

まず、主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するｎ型の炭化珪素基板１１の表面に、図１２に示すように、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、１〜１００μｍの厚さの炭化珪素からなるドリフト層１２をエピタキシャル成長させる。この熱ＣＶＤ法は、例えば、温度：１５００〜１８００℃、気圧：２５ＭＰａ、キャリアガス種：Ｈ_２、生成ガス種：ＳｉＨ_４及びＣ_３Ｈ_８の条件で行う。

次に、ドリフト層１２上にレジストでマスクを形成し、マスクを介してｐ型の不純物である例えばＡｌをイオン注入することにより、図１３に示すようなベース領域１３を選択的に形成する。Ａｌの注入深さは０．５〜３．０μｍであり、注入濃度は１×１０^１６〜１×１０^１９ｃｍ^−３である。

マスクを除去後、新たにドリフト層１２上にレジストでマスクを形成し、マスクを介してｎ型の不純物であるＮをイオン注入することにより、図１４に示すような下層ソース領域１４を形成する。このとき、下層ソース領域１４がベース領域１３の表層に選択的に形成されるようにする。Ｎの注入プロファイルは図２０に示すようなものであり、注入ピーク濃度は１×１０^１９〜１×１０^２１ｃｍ^−３である。

次に、上記と同一のマスクを介してｐ型の不純物である例えばＡｌをイオン注入することにより、図１４に示すように下層ソース領域１４の上層に、上層領域としてのｐ型領域２０を形成する。Ａｌの注入プロファイルは図２０に示すようなものであり、注入濃度が１×１０^１６ｃｍ^−３以上となるのは、ドリフト層１２の最表面から深さ１００ｎｍまでの領域とする。

マスクを除去後、新たにドリフト層１２上にレジストあるいは酸化珪素でマスクを形成し、マスクを介してｐ型の不純物であるＡｌをイオン注入することにより、図１５に示すようなコンタクト領域１５を形成する。Ａｌの注入深さは０．０５〜１．５μｍであり、注入濃度は１×１０^１９〜１×１０^２１ｃｍ^−３である。

次に、マスクを除去し、不活性ガスの雰囲気下で１３００〜２１００℃の温度範囲において活性化アニールを行う。これにより、ドリフト層１２の表層に形成されたベース領域１３と、下層ソース領域１４と、ｐ型領域２０と、コンタクト領域１５とが電気的に活性化される。

次に、８００〜１４００℃でドリフト層１２の表面に熱酸化膜を形成し、それをフッ化水素酸により除去する（犠牲酸化プロセス）。

その後、図１６に示すように、ドリフト層１２の表面を熱酸化して所望の厚みのゲート絶縁膜１６を形成する。

そして、図１７に示すように、ゲート絶縁膜１６上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法によって形成し、リソグラフィ技術及びエッチング技術を用いてゲート電極１７を形成する。なお、ゲート電極１７の材料は多結晶珪素に限らず、ニッケル（Ｎｉ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、白金（Ｐｔ）、タングステン（Ｗ）、珪素（Ｓｉ）、炭化チタン（ＴｉＣ）、あるいはこれらの合金のいずれかを用いてもよい。

続いて、図１８に示すように、リソグラフィ技術及びエッチング技術を用い、ソース領域及びコンタクト領域１５が形成されている領域上のゲート絶縁膜１６を除去し、更に表面に下層ソース領域１４が露出するまでドリフト層１２表層をエッチングしてトレンチ１００を形成した後、トレンチ１００内にＮｉを積層させることで、下層ソース領域１４及びコンタクト領域１５の両方に電気的にオーミック接続するソース電極１８を形成する。

なお、ソース電極１８の材料はＮｉに限らず、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｐｔ、Ｗ、Ｓｉ、ＴｉＣ、あるいはこれらの合金のいずれかを用いてもよい。

次に、図１９に示すように、炭化珪素基板１１の主面と対向する面の全面にドレイン電極１９を形成する。このドレイン電極１９の材料としては、ソース電極１８の材料と同様に、Ｎｉ、Ｔｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｐｔ、Ｗ、Ｓｉ、ＴｉＣ、あるいはこれらの合金のいずれかを用いることができる。

最後に、ソース電極１８と、下層ソース領域１４及びコンタクト領域１５との接触部分、並びに、ドレイン電極１９と炭化珪素基板１１との接触部分を、それぞれ炭化珪素と合金化させるための熱処理を行う。この熱処理は、例えば、温度：９５０〜１０００℃、処理時間：２０〜６０秒間、昇温速度：１０〜２５℃／秒の条件で行う。

以上により、本実施の形態に係る炭化珪素半導体装置が完成する。

本実施の形態に示す炭化珪素半導体装置では、ｐ型領域２０の伝導帯をバンドベンディングにより高エネルギー側にシフトさせ、ゲート正バイアス時に、ｎ型の下層ソース領域１４の伝導電子がゲート絶縁膜１６側にＦＮトンネルすることを抑制することができ、ゲート信頼性が向上する。

また、下層ソース領域１４と良好なオーミックコンタクトを得るために、ソース電極１８はトレンチ１００が掘り込まれた部位に形成されている。

ＭＯＳＦＥＴのチャネル形成部のｐ型ドーピング濃度は十分低い値に設定し、チャネルが深い位置まで形成されるようにしておく。これにより、ＭＯＳＦＥＴのオン動作時に、下層ソース領域１４からチャネル、さらにドリフト層１２（ドレイン側）へ伝導電子をスムーズに流すことができる。

なお、上記各実施の形態では、炭化珪素基板として、主面の面方位が（０００１）面であり、４Ｈのポリタイプを有するものを用いたが、面方位はこれに限定されず、（０００−１）面や（１１−２０）面等でもよく、これらの面方位においてオフ角を有するものでもよい。また、ポリタイプは３Ｃや６Ｈ等であってもよい。

また上記各実施の形態では、ｎ型を第１導電型、ｐ型を第２導電型としてｎ型チャネルの炭化珪素ＭＯＳＦＥＴについて説明したが、ｐ型を第１導電型、ｎ型を第２導電型としたｐ型チャネルの炭化珪素ＭＯＳＦＥＴにおいても、本発明は同様に効果を発揮することができる。

また、ｐ型不純物としてＡｌを用いて説明したが、これはホウ素（Ｂ）やガリウム（Ｇａ）等であってもよい。また、ｎ型不純物としてＮを用いて説明したが、これはヒ素（Ａｓ）やリン（Ｐ）等であってもよい。

＜Ｂ−３．効果＞
本発明にかかる実施の形態によれば、炭化珪素半導体装置において、第１導電型の炭化珪素からなるドリフト層１２と、ドリフト層１２表層に選択的に形成された第２導電型のベース領域１３と、ベース領域１３表層に選択的に形成されたソース領域と、ソース領域上に選択的に形成されたソース電極１８と、ドリフト層１２と、ベース領域１３と、ソース電極１８が形成されないソース領域とに跨って形成されたゲート絶縁膜１６と、ゲート絶縁膜１６上に形成されたゲート電極１７とを備え、ソース領域は、表層部に形成された第２導電型の上層領域としてのｐ型領域２０と、ｐ型領域２０の下層に形成された第１導電型の下層領域としての下層ソース領域１４とを有し、ソース電極１８の下端が、下層ソース領域１４に到達するようソース領域に埋没することで、ｐ型領域２０の伝導帯をバンドベンディングにより高エネルギー側にシフトさせ、ゲート正バイアス時に、ｎ型の下層ソース領域１４の伝導電子がゲート絶縁膜１６側にＦＮトンネルすることを抑制することができ、ゲート信頼性を高めることができる。

また、ソース電極１８がトレンチ１００上に形成されるので、下層ソース領域１４との良好なオーミックコンタクトを得ることができる。

また、本発明にかかる実施の形態によれば、炭化珪素半導体装置において、上層領域としてのｐ型領域２０と下層領域としての下層ソース領域１４との境界が、ｐ型領域２０表層から深さ５〜１００ｎｍに位置することで、ＦＮトンネルを抑制しつつ、オン抵抗の増大を防ぐことができる。

また、本発明にかかる実施の形態によれば、炭化珪素半導体装置の製造方法において、（ａ）第１導電型の炭化珪素からなるドリフト層１２を形成する工程と、（ｂ）ドリフト層１２表層に、第２導電型のベース領域１３を選択的に形成する工程と、（ｃ）表層部に形成された第２導電型の上層領域としてのｐ型領域２０と、ｐ型領域２０の下層に形成された第１導電型の下層領域としての下層ソース領域１４とを有するソース領域を、ベース領域１３表層に選択的に形成する工程と、（ｄ）ドリフト層１２と、ベース領域１３と、ソース領域に跨って、ゲート絶縁膜１６を形成する工程と、（ｅ）ゲート絶縁膜１６上において、ドリフト層１２表層からソース領域表層内に跨ってゲート電極１７を形成する工程と、（ｆ）ゲート電極１７が形成されないゲート絶縁膜１６表面から、下層ソース領域１４に到達するトレンチ１００を形成する工程と、（ｇ）トレンチ１００内に下端を埋没させ、ソース電極１８を形成する工程とを備えることで、ｎ型の下層ソース領域１４の伝導電子がゲート絶縁膜１６側にＦＮトンネルすることを抑制することができ、ゲート信頼性を高めることができる。

本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。

１，１１ 炭化珪素基板、２，１２ ドリフト層、３，１３ ベース領域、４ 第１ソース領域、１０ 第２ソース領域、１４ 下層ソース領域、５，１５ コンタクト領域、６，１６ ゲート絶縁膜、７，１７ ゲート電極、８，１８ ソース電極、９，１９ ドレイン電極、２０ ｐ型領域、１００ トレンチ。

Claims (9)

1. 第１導電型の炭化珪素からなるドリフト層（２）と、
   前記ドリフト層（２）表層に選択的に形成された第２導電型のベース領域（３）と、
   前記ベース領域（３）表層に選択的に形成された第１導電型のソース領域（４、１０）と、
   前記ソース領域（４、１０）上に選択的に形成されたソース電極（８）と、
   前記ドリフト層（２）と、前記ベース領域（３）と、前記ソース電極（８）が形成されない前記ソース領域（４、１０）とに跨って形成されたゲート絶縁膜（６）と、
   前記ゲート絶縁膜（６）上に形成されたゲート電極（７）とを備え、
   前記ソース領域（４、１０）は、前記ソース電極（８）下に配置される第１ソース領域（４）と、前記第１ソース領域（４）を平面視上囲んで形成され、前記ゲート電極（７）下に配置される第２ソース領域（１０）とを有し、
   前記第２ソース領域（１０）表層のドーピング濃度は、前記第１ソース領域（４）表層のドーピング濃度よりも低く、
   前記第２ソース領域（１０）のドーピング濃度は、表層部よりも深層部が高いことを特徴とする、
   炭化珪素半導体装置。
2. 前記第２ソース領域（１０）表層から深さ１００ｎｍまでの領域におけるドーピング濃度が、前記第１ソース領域（４）表層のドーピング濃度よりも低いことを特徴とする、
   請求項１に記載の炭化珪素半導体装置。
3. 前記第２ソース領域（１０）表層から深さ１００ｎｍまでの領域におけるドーピング濃度が、１×１０^１６〜１×１０^１８ｃｍ^−３であることを特徴とする、
   請求項１又は２に記載の炭化珪素半導体装置。
4. 前記第１ソース領域（４）表層のドーピング濃度が、１×１０^１９〜１×１０^２１ｃｍ^−３であることを特徴とする、
   請求項１又は２に記載の炭化珪素半導体装置。
5. 前記ゲート電極（７）の前記ソース電極側（８）の端部を横方向座標軸の原点とし、
   前記原点から前記第２ソース領域（１０）までの距離をｄ_Ｘ、
   前記原点から前記ソース電極（８）の中心までの距離をｄ_ＧＳ、
   前記第１ソース領域（４）の横幅をｄ_ｎｃｏｎ、
   前記ゲート絶縁膜（６）の縦方向の厚さをｄ_ＯＸ、
   前記第１ソース領域（４）の面積をｄ_ｎｃｏｎ ^２、
   素子内のセル数をＮ、
   素子の活性領域の面積をＳ、
   オーミックコンタクト抵抗率をρｃ、
   素子のオン抵抗率をＲ、
   前記第１ソース領域（４）内において形成された、前記ベース領域（３）よりも不純物濃度が高い第２導電型のコンタクト領域（５）の横幅をｄ_ｐｃｏｎとするとき、
   ４ｄ_ＯＸ／３＜ｄ_Ｘ＜ｄ_ＧＳ＋ｄ_ｐｃｏｎ／２−０．５×（ρｃＳ／ＲＮ＋ｄ_ｐｃｏｎ ^２）^１／２
   を満たすことを特徴とする、
   請求項１に記載の炭化珪素半導体装置。
6. 第１導電型の炭化珪素からなるドリフト層（１２）と、
   前記ドリフト層（１２）表層に選択的に形成された第２導電型のベース領域（１３）と、
   前記ベース領域（１３）表層に選択的に形成されたソース領域（２０、１４）と、
   前記ソース領域（２０、１４）上に選択的に形成されたソース電極（１８）と、
   前記ドリフト層（１２）と、前記ベース領域（１３）と、前記ソース電極（１８）が形成されない前記ソース領域（２０、１４）とに跨って形成されたゲート絶縁膜（１６）と、
   前記ゲート絶縁膜（１６）上に形成されたゲート電極（１７）とを備え、
   前記ソース領域（２０、１４）は、表層部に形成された第２導電型の上層領域（２０）と、前記上層領域（２０）の下層に形成された第１導電型の下層領域（１４）とを有し、
   前記ソース電極（１８）の下端が、前記下層領域（１４）に到達するよう前記ソース領域（２０、１４）に埋没することを特徴とする、
   炭化珪素半導体装置。
7. 前記上層領域（２０）と前記下層領域（１４）との境界が、前記上層領域（２０）表層から深さ５〜１００ｎｍに位置することを特徴とする、
   請求項６に記載の炭化珪素半導体装置。
8. （ａ）第１導電型の炭化珪素からなるドリフト層（２）を形成する工程と、
   （ｂ）前記ドリフト層（２）表層に、第２導電型のベース領域（３）を選択的に形成する工程と、
   （ｃ）第１ソース領域（４）と、前記第１ソース領域（４）を平面視上囲んで形成される第２ソース領域（１０）とを有する、第１導電型のソース領域（４、１０）を前記ベース領域（３）表層に選択的に形成する工程と、
   （ｄ）前記ドリフト層（２）と、前記ベース領域（３）と、前記ソース領域（４、１０）とに跨って、ゲート絶縁膜（６）を形成する工程と、
   （ｅ）前記ゲート絶縁膜（６）上において、前記ドリフト層（２）表層から前記第２ソース領域（１０）表層に跨ってゲート電極（７）を形成する工程と、
   （ｆ）前記第１ソース領域（４）に対応する位置の前記ゲート絶縁膜（６）をエッチング除去し、前記第１ソース領域（４）上にソース電極（８）を形成する工程とを備え、
   前記第２ソース領域（１０）表層のドーピング濃度は、前記第１ソース領域（４）表層のドーピング濃度よりも低く、
   前記第２ソース領域（１０）のドーピング濃度は、表層部よりも深層部が高いことを特徴とする、
   炭化珪素半導体装置の製造方法。
9. （ａ）第１導電型の炭化珪素からなるドリフト層（１２）を形成する工程と、
   （ｂ）前記ドリフト層（１２）表層に、第２導電型のベース領域（１３）を選択的に形成する工程と、
   （ｃ）表層部に形成された第２導電型の上層領域（２０）と、前記上層領域（２０）の下層に形成された第１導電型の下層領域（１４）とを有するソース領域（２０、１４）を、前記ベース領域（１３）表層に選択的に形成する工程と、
   （ｄ）前記ドリフト層（１２）と、前記ベース領域（１３）と、前記ソース領域（２０、１４）とに跨って、ゲート絶縁膜（１６）を形成する工程と、
   （ｅ）前記ゲート絶縁膜（１６）上において、前記ドリフト層（１２）表層から前記ソース領域（２０、１４）表層内に跨ってゲート電極（１７）を形成する工程と、
   （ｆ）前記ゲート電極（１７）が形成されないゲート絶縁膜（１６）表面から、前記下層領域（１４）に到達するトレンチ（１００）を形成する工程と、
   （ｇ）前記トレンチ（１００）内に下端を埋没させ、ソース電極（１８）を形成する工程とを備えることを特徴とする、
   炭化珪素半導体装置の製造方法。