Nothing Special   »   [go: up one dir, main page]

JPWO2011074164A1 - 自動利得制御装置、受信機、電子機器、及び自動利得制御方法 - Google Patents

自動利得制御装置、受信機、電子機器、及び自動利得制御方法 Download PDF

Info

Publication number
JPWO2011074164A1
JPWO2011074164A1 JP2011520268A JP2011520268A JPWO2011074164A1 JP WO2011074164 A1 JPWO2011074164 A1 JP WO2011074164A1 JP 2011520268 A JP2011520268 A JP 2011520268A JP 2011520268 A JP2011520268 A JP 2011520268A JP WO2011074164 A1 JPWO2011074164 A1 JP WO2011074164A1
Authority
JP
Japan
Prior art keywords
signal
gain control
automatic gain
value
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011520268A
Other languages
English (en)
Inventor
聡 塚本
聡 塚本
英治 岡田
英治 岡田
大場　康雄
康雄 大場
高晴 佐伯
高晴 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2011074164A1 publication Critical patent/JPWO2011074164A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Noise Elimination (AREA)

Abstract

入力信号にパルス性雑音が含まれる場合であっても、追従性に優れた自動利得制御を行う。自動利得制御装置であって、入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器（１２）と、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部（１８）と、ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出するピーク検出部（２０）と、前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部（３２）と、前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部（３４）とを有する。

Description

本開示は、無線受信機等で用いられる自動利得制御装置及び自動利得制御方法等に関する。
受信機等の回路において、飽和を回避しながらダイナミックレンジを有効活用するためには、信号レベルを適切な範囲に維持することが重要である。またアナログ信号をディジタル化する際にも、同様に、ＡＤコンバータ（ＡＤＣ：Analog to Digital Converter）に入力する信号のレベルを適切な範囲に維持することが重要である。無線受信機が受信する信号のレベルは、マルチパスフェージングやシャドウイングのような様々なチャネル伝播環境に応じて広範囲にわたって変化する。このため、多くの無線受信機は、自動利得制御装置を使用して受信信号のレベルを所望の範囲内に維持している。
自動利得制御装置は、入力信号のレベルに応じて可変利得増幅器の利得を自動調整し、出力信号のレベルを一定にする。言い換えると、自動利得制御装置は、入力信号の最大値に反比例するように可変利得増幅器の利得を制御し、出力信号のレベルを一定に保つ。
利得の制御を行う装置の例が知られている。例えば特許文献１には、出力信号のレベルが基準レベルを超える場合には信号の遮断を行う受信機が記載されている。特許文献２には、出力信号の振幅に応じて入力信号を減衰させるレベル制御システムが記載されている。
特開平１−２２７５２９号公報 米国特許第４，５１４，７０３号明細書
しかしながら、特許文献１又は２の装置は、入力信号にパルス性雑音が混入すると、入力信号の本来の最大値ではなく、パルス性雑音のピークの値を最大値として誤検出する。この最大値と基準信号との間の差である誤差信号をゼロにするように、すなわち、最大値が基準信号の大きさになるように、増幅器の利得が調整されるので、本来の信号レベルが一定であっても、利得が安定しなかったり、過小になったりする。
特に車載ラジオ等の受信機においては、自動車のイグニション時や、電動ミラー動作時等において、非常に鋭いパルス性の雑音が受信信号に重畳する。このような雑音は、パルス幅は非常に小さいが、ピークレベルはパルス性の雑音以外の信号のレベルよりも数１０ｄＢ高い場合があり、自動利得制御装置の誤動作の原因となる。
本発明は、入力信号にパルス性雑音が含まれる場合であっても、追従性に優れた自動利得制御を行うことを目的とする。
本発明の実施形態による自動利得制御装置は、入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器と、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部と、ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出するピーク検出部と、前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部と、前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部とを有する。
これによると、パルス状の雑音の影響を受けないようにすることができ、増幅器の出力信号に対応するピークレベルを正確に測定することができる。
本発明の実施形態による受信機は、自動利得制御装置と、復調部とを有する。前記自動利得制御装置は、入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器と、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部と、ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出し、かつ、パルス性雑音のタイミングを示す雑音位置情報を出力するピーク検出部と、前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部と、前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部とを有する。前記復調部は、ノイズキャンセラを有し、前記増幅器の出力信号を復調して復調信号を出力し、前記ノイズキャンセラは、前記雑音位置情報を用いて前記復調部内の信号から雑音を取り除く。
本発明の実施形態による電子機器は、前記受信機と、前記受信機から出力される復調信号に所定の信号処理を行って出力する信号処理部と、前記信号処理部で信号処理された信号によって表される映像の表示、及び、信号処理部で信号処理された信号によって表される音声の出力のうちの少なくとも一方を行う出力部とを有する。
本発明の実施形態による自動利得制御方法は、増幅器によって入力信号を利得制御信号に応じて増幅して、増幅された入力信号を求め、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換し、ピーク検出期間において、前記変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出し、前記ピークレベルと基準信号との間の誤差を誤差信号として算出し、前記誤差信号に基づいて前記利得制御信号を更新する。
本発明の実施形態によれば、パルス性雑音が存在する場合であっても、パルス性雑音以外の信号のピーク値を正確に検出することができる。このため、増幅器に設定される利得の値が収束しなかったり、過小になったりすることを防ぐことができる。
図１は、本発明の実施形態に係る自動利得制御装置の構成例を示すブロック図である。 図２は、図１のメモリへ入力される信号のサンプル値の例を示すグラフである。 図３は、図１の自動利得制御装置の他の構成例を示すブロック図である。 図４は、図３の最大値検出部へ入力される信号のサンプル値の例を示すグラフである。 図５（ａ）は、パルス性雑音混入時のＦＭ信号の波形の例を示すグラフである。図５（ｂ）は、図５（ａ）の信号の１つが図３の自動利得制御装置に入力された場合における、増幅器の利得の変化を示すグラフである。 図６は、図１のメモリへ入力される信号のサンプル値の他の例を示すグラフである。 図７は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。 図８（ａ）は、図７のメモリへ入力される信号のサンプル値の例を示すグラフである。図８（ｂ）は、図７の最大値検出部へ入力されるサンプル値の例を示すグラフである。 図９は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。 図１０は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。 図１１は、本発明の実施形態に係る無線受信機の構成例を示すブロック図である。 図１２は、本発明の実施形態に係る電子機器の構成例を示すブロック図である。 図１３は、複素信号が入力される自動利得制御装置の構成例を示すブロック図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。図面において下２桁が同じ参照番号で示された構成要素は、互いに対応しており、同一の又は類似の構成要素である。図面における機能ブロック間の実線は、電気的な接続を示している。
図１は、本発明の実施形態に係る自動利得制御装置の構成例を示すブロック図である。図１の自動利得制御装置１００は、可変利得増幅器（ＧＣＡ）１２と、ＡＤコンバータ（ＡＤＣ）１４と、デシメーション部１６と、変換部１８と、ピーク検出部２０と、誤差算出部３２と、利得制御部３４とを有している。ピーク検出部２０は、メモリ２２と、サンプル選択部２４と、平均化回路（平均化器）２６とを有している。
増幅器１２は、入力信号ＳＩを増幅し、増幅後の信号ＳＡをＡＤＣ１４に出力する。この際、増幅器１２は、利得制御部３４から利得制御信号ＧＡを受け取り、利得制御信号ＧＡに応じて入力信号ＳＩを増幅して、増幅された入力信号を信号ＳＡとして出力する。すなわち、増幅器１２は、利得制御信号ＧＡに対応する利得を入力信号ＳＩに与える。本明細書では、増幅には、減衰（デシベルで表された利得が負の場合）も含むとする。ＡＤＣ１４は、増幅後の信号ＳＡに対してＡ／Ｄ（Analog-to-Digital）変換処理を行い、得られたディジタル信号（サンプル値）ＳＣをデシメーション部１６及び自動利得制御装置１００の外部に出力する。
デシメーション部１６は、ＡＤＣ１４から出力された信号ＳＣに対してローパスフィルタ（図示せず）による処理を施し、その後、サンプル値を間引くことにより、信号を低いサンプリングレートの信号に変換し、出力する。ローパスフィルタは、デシメーション時のエイリアシングを防ぐために用いられる。変換部１８は、デシメーション後の信号を、その大きさに応じた値を有する信号に変換し、メモリ２２に出力する。変換部１８は、例えば、二乗回路や絶対値回路を有し、デシメーション後の信号の各サンプル値を、それぞれの絶対値に対応する値に変換する。
ピーク検出部２０は、ピーク検出期間において、変換部１８による変換後の信号のサンプル値から、最大値を含む所定の数の値を除外し、残りの値からパルス状の雑音（パルス性雑音）以外の信号のピークレベルＰＫを検出する。本明細書において、ピークレベルとは、信号のピーク値又はそれに近い値のある期間における平均値である。
図２は、図１のメモリ２２へ入力される信号のサンプル値の例を示すグラフである。図２は、Ｎ＝１６、Ｍ＝８、Ｘ＝４（Ｎは２以上の整数、ＭはＭ＜Ｎを満たす自然数、ＸはＸ≦Ｎ−Ｍを満たす自然数）とした場合の例を示している。各縦線の長さは、変換部１８から出力される対応するサンプル値を示している。この点は、以下のサンプル値を示すグラフにおいても同様である。黒丸Ｓ１〜Ｓ１６は、ピーク検出期間内に入力された値のうち、大きい方から順にＮ個（上位Ｎサンプル）の値を示す。黒丸Ｓ１〜Ｓ７で示されたサンプルの値は、パルス性雑音に起因する値である。
メモリ２２は、変換部１８による変換後の信号として入力されるピーク検出期間内の値のうち、上位Ｎサンプルの値を保持する。メモリ２２は、例えば、新しいサンプル値を受け取るごとに、その値を保持すべきか否かを判定する。すなわち、新しいサンプル値の方が、メモリ２２がその時点において保持しているＮサンプル値のうちの最小値より大きいか否かを判定する。新しいサンプル値の方が最小値より大きいと判定した場合には、新しいサンプル値を最小値と入れ替えて保持する。これにより、メモリ２２は上位のサンプル値を保持することができる。ピーク検出期間終了時にメモリ２２に保持されているサンプルは、図２の黒丸Ｓ１〜Ｓ１６で示されている。
サンプル選択部２４は、メモリ２２に保持されたＮサンプルの値のうち、上位Ｍサンプルの値を除いた上位Ｘサンプル（すなわち、大きい方から数えてＭ＋１〜Ｍ＋Ｘ番目のサンプル）の値を選択し、ピーク検出期間終了時又はその後に平均化回路２６へ出力する。図２の場合は、黒丸Ｓ１〜Ｓ８の８サンプルの値は選択されず、黒丸Ｓ９〜Ｓ１２の４サンプルの値が選択される。平均化回路２６は、サンプル選択部２４で選択されたＸサンプルの値の平均値を計算し、得られた平均値をそのピーク検出期間におけるピークレベルＰＫとして出力する。メモリ２２に保持されたデータは、ピーク検出期間が終了するごとにリセットされる。
誤差算出部３２は、平均化回路２６で求められたピークレベルＰＫと基準信号ＲＳとの間の誤差を算出し、誤差信号ＥＲとして出力する。基準信号ＲＳは、ほぼ一定のレベルの信号である。利得制御部３４は、この誤差信号ＥＲに基づいて利得制御信号ＧＡを更新し、増幅器１２に出力する。ピーク検出期間ごとに以上の動作を繰り返すことにより、増幅器１２の出力信号ＳＡの信号レベルは、基準信号ＲＳに応じたほぼ一定のレベルに保たれる。ピーク検出期間の長さや、利得制御信号ＧＡを更新する周期は、例として一定であるとする。
例えば図２の場合に、黒丸Ｓ１〜Ｓ８の８サンプルの値は選択されないので、図１の自動利得制御装置１００によると、黒丸Ｓ１〜Ｓ７で示されているようなパルス状の雑音の影響を受けないようにすることができ、ピーク検出期間ごとに、信号ＳＡに対応するピークレベルＰＫを正確に測定することができる。Ｍ、Ｎ、及びＸの値を、図１の装置１００の外部からレジスタで設定可能にしてもよい。
図３は、図１の自動利得制御装置の他の構成例を示すブロック図である。図３の自動利得制御装置２００は、ピーク検出部２０に代えてピーク検出部２２０を有する点の他は、図１の自動利得制御装置１００と同様に構成されている。ピーク検出部２２０は、ピーク検出部２０の構成要素の他に、最大値検出部２８を更に有している。
図１の自動利得制御装置１００におけるピーク検出部２０では、パルス性雑音が継続する時間に対してサンプリング間隔が短い場合や、ピーク検出期間が長い場合には、メモリ２２の上位サンプルのうち非常に多くのサンプルがパルス性雑音によって占められることがある。図３の自動利得制御装置２００は、このような場合においても、膨大な容量のメモリを必要としないように構成されている。
図４は、図３の最大値検出部２８へ入力される信号のサンプル値の例を示すグラフである。図４は、Ｎ＝８、Ｍ＝２、Ｘ＝４とした場合の例を示している。最大値検出部２８は、変換部１８による変換後の信号を受け取り、ピーク検出期間よりも短い所定の長さの期間ごと（Ｋサンプルごと（Ｋは２以上の整数））に、その短い期間におけるサンプル値の最大値を出力する。メモリ２２は、最大値検出部２８から入力されるピーク検出期間内の複数の最大値のうち、上位Ｎサンプルの値を保持する。図４の黒丸は、Ｋサンプルごとの最大値を示し、そのうちの黒丸Ｓ１〜Ｓ８は、メモリ２２に保持されるサンプル値を示す。
サンプル選択部２４は、メモリ２２に保持されたＮサンプルの値のうち、上位Ｍサンプルを除いた上位Ｘサンプル（すなわち、Ｍ＋１〜Ｍ＋Ｘ番目のサンプル）の値を選択し、ピーク検出期間終了時又はその後に平均化回路２６へ出力する。図４の場合は、黒丸Ｓ１，Ｓ２の２サンプルの値は選択されず、黒丸Ｓ３〜Ｓ６の４サンプルの値が選択される。
この例では、最大値検出部２８によって、時間的な幅を持つパルス性雑音に起因するサンプル値が１サンプルで代表されている。最大値検出部２８は、これに入力される信号のサンプリングレートに対して１／Ｋのサンプリングレートで、サンプル値をメモリ２２に出力するので、メモリ２２が格納する値の数は少なくなる。また、単なる間引きとは異なり、信号のピーク値を取りこぼす可能性もない。図３の自動利得制御装置２００によると、パルス性雑音が継続する時間に比べてサンプリング間隔が短い場合や、ピーク検出期間が長い場合においても、回路規模を小さくすることができる。
図５（ａ）は、パルス性雑音混入時のＦＭ（Frequency Modulation）信号の波形の例を示すグラフである。図５（ｂ）は、図５（ａ）の信号の１つが図３の自動利得制御装置２００に入力された場合における、増幅器１２の利得の変化を示すグラフである。
例えば車載ラジオチューナにおいては、イグニション時や電動ミラー動作時等に発生するパルス性雑音の影響を受けることが知られている。図５（ａ）には、ＦＭ信号ＦＭ１，ＦＭ２に混入したパルス性雑音が示されている。図５（ｂ）に示されているように、ピーク検出期間における最大値のみを用いて利得を制御する場合には、収束後の利得Ｇ０が小さく、信号が十分に増幅されない。パルス性雑音と信号との区別ができず、パルス性雑音の影響を受けるからである。一方、図３の自動利得制御装置２００によると、収束後の利得Ｇ１が大きく、その値が安定しており、追従性も優れていることがわかる。
図１の自動利得制御装置１００は、次のように動作してもよい。ここではメモリ２２の動作の他の例を説明する。図６は、図１のメモリ２２へ入力される信号のサンプル値の他の例を示すグラフである。メモリ２２は、新たな値を受け取るごとに判定を行い、入力される値のうち、上位Ｎサンプルを常に保持するが、メモリ２２が保持するサンプル値の最大値が新たな値によって更新された場合には、動作をスキップし、その直後に入力されるＬサンプル（Ｌは１以上の整数）の値は保持しない。図６では、Ｌ＝４とし、図４の場合と同様にＮ＝８、Ｍ＝２、Ｘ＝４の場合を例示している。黒丸Ｓ１〜Ｓ８は、メモリ２２に保持されるサンプル値を示す。
メモリ２２がこのように動作することにより、パルス性雑音の立ち上がりを検出した後に、同一のパルス性雑音に起因するサンプル値でメモリが占有されることを防ぐことができる。したがって、パルス性雑音が継続する時間に比べてサンプリング間隔が短い場合や、ピーク検出期間が長い場合においても、回路規模を小さくすることができる。なお、値Ｌを装置１００の外部からレジスタによって設定可能としてもよい。
図７は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。図７の自動利得制御装置３００は、ピーク検出部２０に代えてピーク検出部３２０を有する点の他は、図１の自動利得制御装置１００と同様に構成されている。ピーク検出部３２０は、メモリ３２２と、サンプル選択部３２４と、平均化回路３２６と、最大値検出部３２８とを有している。
図８（ａ）は、図７のメモリ３２２へ入力される信号のサンプル値の例を示すグラフである。図８（ｂ）は、図７の最大値検出部３２８へ入力されるサンプル値の例を示すグラフである。
メモリ３２２は、ピーク検出期間よりも短い期間（Ｋサンプルに相当）を単位として動作する。すなわち、メモリ３２２は、変換部１８による変換後の信号として入力される、Ｋサンプルに相当する期間内のサンプル値を保持し、保持した値をその期間の終了時又はその後にサンプル選択部３２４に出力する。サンプル選択部３２４は、メモリ３２２に保持され、出力されたＫサンプルの値のうち、最大値と時間的にその前後のサンプル値とを含むＬサンプルの値以外を選択し、最大値検出部３２８に出力する。
最大値検出部３２８は、サンプル選択部３２４で選択され、出力されたＫ−Ｌ個のサンプルの値から最大値を検出し、平均化回路３２６に出力する。平均化回路３２６は、ピーク検出期間中において最大値検出部３２８で検出された複数の最大値の平均値を求め、得られた平均値をピークレベルＰＫとして誤差算出部３２に出力する。図８（ａ）及び（ｂ）では、Ｋ＝２５、Ｌ＝５とした場合の例を示している。図７の自動利得制御装置３００によると、パルス性雑音が継続する時間に比べてサンプリング間隔が短い場合や、ピーク検出期間が長い場合においても、回路規模を小さくすることができる。
図９は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。図９の自動利得制御装置４００は、ローパスフィルタ（ＬＰＦ）３６を更に有する点の他は、図１の自動利得制御装置１００と同様に構成されている。
ＬＰＦ３６は、誤差算出部３２から出力される誤差信号ＥＲを受け取り、この信号の低周波成分を通過させ（言い換えると、この信号に平滑化を行い）、得られた信号を利得制御部３４に出力する。利得制御部３４は、ＬＰＦ３６から出力された信号に基づいて、利得制御信号ＧＡを更新する。ＬＰＦ３６は、例えば、１次のＩＩＲ（infinite impulse response）フィルタであり、利得更新周期ごとに１回動作するものであってもよい。図９の自動利得制御装置４００によると、ピーク検出部２０による誤検出や、他の雑音等の影響による誤差信号ＥＲの微小な変動による利得制御信号ＧＡの変動を抑えることができる。同様に、自動利得制御装置２００及び３００等の本明細書における他の自動利得制御装置が、誤差信号ＥＲを平滑化するＬＰＦ３６を更に有してもよい。
図１０は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。図１０の自動利得制御装置５００は、ピーク検出部２０及び利得制御部３４に代えてピーク検出部５２０及び利得制御部５３４を有し、周期決定部３８を更に有する点の他は、図１の自動利得制御装置１００と同様に構成されている。
ここまでは、ピーク検出期間の長さ及び利得制御信号ＧＡを更新する周期（利得更新周期）は一定であるとして説明したが、一定でなくてもよい。例えば、ピーク検出期間の長さ及び利得更新周期を、誤差信号ＥＲの大きさに基づいて変更してもよい。一般的には、利得更新後のピーク検出結果に基づいて次の利得を更新するので、（利得更新周期）≧（ピーク検出期間の長さ）の関係がある。このように、利得更新周期の１周期はピーク検出期間を含んでおり、ピーク検出期間の長さと利得更新周期とは必ずしも一致する必要はない。
周期決定部３８は、誤差算出部３２から出力される誤差信号ＥＲの大きさに基づいて、適切なピーク検出期間の長さＤＰ及び利得更新周期ＲＩを決定する。ピーク検出部５２０は、周期決定部３８で決定されたピーク検出期間の長さＤＰごとにピークレベルＰＫの検出を行う。利得制御部５３４は、周期決定部３８で決定された利得更新周期ＲＩごとに一度、利得制御信号ＧＡを更新する。ピーク検出部５２０及び利得制御部５３４は、その他の点はピーク検出部２０及び利得制御部３４と同様である。
例えば、入力信号ＳＩのレベルが基準値と大幅にずれている場合、すなわち、増幅器１２の利得が非常に大きい場合、又は増幅器１２の利得が非常に小さい場合には、誤差信号ＥＲの絶対値が大きい。このような場合には、周期決定部３８は、ピーク検出期間の長さＤＰ及び利得更新周期ＲＩを短くする。誤差信号ＥＲの大きさが０に近い場合には、周期決定部３８は、ピーク検出期間の長さＤＰ及び利得更新周期ＲＩを長くする。これにより、急激な入力信号レベル変化時においても、高速かつスムーズに利得制御信号ＧＡの値及び増幅器１２の利得を収束させることができる。周期決定部３８は、ピーク検出期間の長さＤＰ及び利得更新周期ＲＩを、誤差信号ＥＲの大きさに反比例させてもよい。
ピーク検出部５２０は、サンプル選択部２４に代えてサンプル選択部５２４を有する点の他は、図１のピーク検出部２０と同様に構成されている。サンプル選択部５２４には、周期決定部３８からピーク検出期間の長さＤＰが入力され、サンプル選択部５２４は、ピーク検出期間の長さＤＰに従って動作する。
図１のサンプル選択部２４は、メモリ２２に保持されたＮサンプルの値のうち、上位Ｍサンプルの値を除いた上位Ｘサンプルの値を選択する。一方、図１０のサンプル選択部５２４は、除外される値の数Ｍを、ピーク検出期間の長さＤＰに応じて変更する。その他の点は、サンプル選択部２４と同様である。一般に、ピーク検出期間が長いほどノイズの影響を多く受けるので、サンプル選択部５２４は、除外される値の数Ｍを、ピーク検出期間の長さＤＰが長いほど大きな数に変更する。サンプル選択部５２４は、例えば、除外される値の数Ｍをピーク検出期間の長さＤＰに比例した数にする。これによると、ピーク検出期間が長い場合であっても、ノイズの影響を受けにくくすることができる。
同様に、図３の自動利得制御装置２００が、サンプル選択部２４及び利得制御部３４に代えてサンプル選択部５２４及び利得制御部５３４を有し、周期決定部３８を更に有するようにしてもよい。
図１１は、本発明の実施形態に係る無線受信機の構成例を示すブロック図である。図１１の無線受信機６７０は、自動利得制御装置６００と、復調部４０とを有している。自動利得制御装置６００は、ピーク検出部２０に代えてピーク検出部６２０を有する点の他は、図１の自動利得制御装置１００と同様に構成されている。
ピーク検出部６２０は、図１のピーク検出部２０とほぼ同様に構成されている。例えばピーク検出部６２０に含まれるメモリが、パルス性雑音の位置（タイミング）を検出し、パルス性雑音の位置を示す雑音位置情報ＮＰを出力する。メモリは、値が大きいサンプル値（例えば図２の大きい方からＭ個のサンプル値Ｓ１〜Ｓ７）の位置をパルス性雑音の位置として検出する。ピーク検出部６２０は、図３及び図７のピーク検出部２２０，３２０とほぼ同様に構成されていてもよく、最大値検出部２８又は３２８が、値が大きいサンプル値（例えば図４のサンプル値Ｓ１，Ｓ２）の位置をパルス性雑音の位置として検出し、これらの位置を示す雑音位置情報ＮＰを出力してもよい。
復調部４０は、ＡＤＣ１４から出力された信号ＳＣを復調し、得られた復調信号ＤＭを出力する。復調部４０は、ノイズキャンセラ４２を有する。ノイズキャンセラ４２は、雑音位置情報ＮＰを用いて復調部４０の信号ＳＣからパルス性雑音を取り除き、復調信号ＤＭにパルス性雑音の影響が現れないようにする。ノイズキャンセラ４２は、雑音位置情報ＮＰを用いることにより確実にパルス性雑音の位置を知ることができるので、雑音位置情報ＮＰを用いない場合よりも効率的に動作することができる。
復調部４０は、必ずしもノイズキャンセラ４２を有していなくてもよく、図１１において、自動利得制御装置６００に代えて自動利得制御装置１００，２００，３００，４００，及び５００のいずれか１つを用いてもよい。
図１２は、本発明の実施形態に係る電子機器の構成例を示すブロック図である。図１２の電子機器１８０は、自動利得制御装置１００と、復調部４０と、信号処理部５２と、映像／音声出力部５４とを有している。自動利得制御装置１００は、信号ＳＣを復調部４０に出力し、復調部４０は、信号ＳＣを復調して復調信号ＤＭを出力する。信号処理部５２は、復調信号ＤＭにデコード等の所定の信号処理を行って出力する。映像／音声出力部５４は、表示パネル及びスピーカーのうちの少なくとも１つを有し、信号処理部５２で信号処理された信号によって表される映像の表示パネルでの表示、及び、信号処理部５２で信号処理された信号によって表される音声のスピーカーからの出力のうちの少なくとも一方を行う。
電子機器１８０の例としては、ラジオ受信機やテレビジョン受信機がある。図１２において、自動利得制御装置１００に代えて、自動利得制御装置２００，３００，４００，５００，及び６００のいずれか１つを用いてもよい。
以上の各例においては、自動利得制御装置が、可変利得増幅器を１つのみ有する場合について説明したが、自動利得制御装置は、この可変利得増幅器と直列に結合された他の可変利得増幅器を更に有してもよい。言い換えると、自動利得制御装置は、直列に結合された複数の可変利得増幅器を有してもよく、この場合には、複数の可変利得増幅器のうちの少なくとも１つが、以上で説明したように制御される。
以上では、自動利得制御装置の入力信号及び出力信号が実数信号である場合について説明したが、これらの信号は複素信号であってもよい。例えば、直交復調器を有する受信機に自動利得制御装置が用いられる場合には、直交復調器から出力された複素信号（同相信号ＳＩＩ及び直交信号ＳＩＱ）を、自動利得制御装置の入力信号とする。
図１３は、複素信号が入力される自動利得制御装置の構成例を示すブロック図である。図１３の自動利得制御装置７００は、可変利得増幅器１２Ａ，１２Ｂと、ＡＤＣ１４Ａ，１４Ｂと、デシメーション部１６Ａ，１６Ｂと、変換部７１８と、ピーク検出部２０と、誤差算出部３２と、利得制御部３４とを有している。
増幅器１２Ａ，１２Ｂは、信号ＳＩＩ，ＳＩＱがそれぞれ入力される他は、図１の増幅器１２と同様である。ＡＤＣ１４Ａ，１４Ｂは図１のＡＤＣ１４と同様であり、デシメーション部１６Ａ，１６Ｂは、図１のデシメーション部１６と同様である。ＡＤＣ１４Ａは、変換後の信号ＳＣＩをデシメーション部１６Ａ及び自動利得制御装置７００の外部の復調回路に出力する。ＡＤＣ１４Ｂは、変換後の信号ＳＣＱをデシメーション部１６Ｂ及び復調回路に出力する。デシメーション部１６Ａ，１６Ｂは、デシメーション部１６と同様に間引きを行い、得られた信号ＤＣＩ，ＤＣＱをそれぞれ変換部７１８に出力する。
変換部７１８は、二乗回路を有し、例えば、Ｉ２＋Ｑ２又は√（Ｉ２＋Ｑ２）を求めてピーク検出部２０に出力する。ピーク検出部２０、誤差算出部３２、及び利得制御部３４は、図１を参照して説明したものと同様である。自動利得制御装置２００，３００，４００，５００，及び６００のそれぞれが、自動利得制御装置７００と同様に、可変利得増幅器１２Ａ，１２Ｂ、ＡＤＣ１４Ａ，１４Ｂ、デシメーション部１６Ａ，１６Ｂ、及び変換部７１８を有してもよい。
本明細書における各機能ブロックは、典型的にはハードウェアで実現され得る。例えば各機能ブロックは、ＩＣ（集積回路）の一部として半導体基板上に形成され得る。ここでＩＣは、ＬＳＩ（large-scale integrated circuit）、ＡＳＩＣ（application-specific integrated circuit）、ゲートアレイ、ＦＰＧＡ（field programmable gate array）等を含む。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ及びプロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。
本発明の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本発明のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本発明は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。したがって、全ての適切な改変物及び等価物は本発明の範囲に入るものとされる。
以上説明したように、本発明の様々な実施形態によると、パルス性雑音の影響を低減することが比較的簡単な回路構成で可能となるので、本発明は、自動利得制御装置及びこれを用いる車載用のラジオチューナ等について有用である。
１２，１２Ａ，１２Ｂ 増幅器
１８，７１８ 変換部
２０，２２０，３２０，５２０，６２０ ピーク検出部
３２ 誤差算出部
３４，５３４ 利得制御部
２２，３２２ メモリ
２４，３２４，５２４ サンプル選択部
２６，３２６ 平均化回路
２８，３２８ 最大値検出部
３６ ローパスフィルタ
３８ 周期決定部
４０ 復調部
４２ ノイズキャンセラ
５２ 信号処理部
５４ 映像／音声出力部
１００，２００，３００，４００，５００，６００，７００ 自動利得制御装置
１８０ 電子機器
６７０ 無線受信機
本開示は、無線受信機等で用いられる自動利得制御装置及び自動利得制御方法等に関する。
受信機等の回路において、飽和を回避しながらダイナミックレンジを有効活用するためには、信号レベルを適切な範囲に維持することが重要である。またアナログ信号をディジタル化する際にも、同様に、ＡＤコンバータ（ＡＤＣ：Analog to Digital Converter）に入力する信号のレベルを適切な範囲に維持することが重要である。無線受信機が受信する信号のレベルは、マルチパスフェージングやシャドウイングのような様々なチャネル伝播環境に応じて広範囲にわたって変化する。このため、多くの無線受信機は、自動利得制御装置を使用して受信信号のレベルを所望の範囲内に維持している。
自動利得制御装置は、入力信号のレベルに応じて可変利得増幅器の利得を自動調整し、出力信号のレベルを一定にする。言い換えると、自動利得制御装置は、入力信号の最大値に反比例するように可変利得増幅器の利得を制御し、出力信号のレベルを一定に保つ。
利得の制御を行う装置の例が知られている。例えば特許文献１には、出力信号のレベルが基準レベルを超える場合には信号の遮断を行う受信機が記載されている。特許文献２には、出力信号の振幅に応じて入力信号を減衰させるレベル制御システムが記載されている。
特開平１−２２７５２９号公報 米国特許第４，５１４，７０３号明細書
しかしながら、特許文献１又は２の装置は、入力信号にパルス性雑音が混入すると、入力信号の本来の最大値ではなく、パルス性雑音のピークの値を最大値として誤検出する。この最大値と基準信号との間の差である誤差信号をゼロにするように、すなわち、最大値が基準信号の大きさになるように、増幅器の利得が調整されるので、本来の信号レベルが一定であっても、利得が安定しなかったり、過小になったりする。
特に車載ラジオ等の受信機においては、自動車のイグニション時や、電動ミラー動作時等において、非常に鋭いパルス性の雑音が受信信号に重畳する。このような雑音は、パルス幅は非常に小さいが、ピークレベルはパルス性の雑音以外の信号のレベルよりも数１０ｄＢ高い場合があり、自動利得制御装置の誤動作の原因となる。
本発明は、入力信号にパルス性雑音が含まれる場合であっても、追従性に優れた自動利得制御を行うことを目的とする。
本発明の実施形態による自動利得制御装置は、入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器と、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部と、ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出するピーク検出部と、前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部と、前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部とを有する。
これによると、パルス状の雑音の影響を受けないようにすることができ、増幅器の出力信号に対応するピークレベルを正確に測定することができる。
本発明の実施形態による受信機は、自動利得制御装置と、復調部とを有する。前記自動利得制御装置は、入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器と、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部と、ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出し、かつ、パルス性雑音のタイミングを示す雑音位置情報を出力するピーク検出部と、前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部と、前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部とを有する。前記復調部は、ノイズキャンセラを有し、前記増幅器の出力信号を復調して復調信号を出力し、前記ノイズキャンセラは、前記雑音位置情報を用いて前記復調部内の信号から雑音を取り除く。
本発明の実施形態による電子機器は、前記受信機と、前記受信機から出力される復調信号に所定の信号処理を行って出力する信号処理部と、前記信号処理部で信号処理された信号によって表される映像の表示、及び、信号処理部で信号処理された信号によって表される音声の出力のうちの少なくとも一方を行う出力部とを有する。
本発明の実施形態による自動利得制御方法は、増幅器によって入力信号を利得制御信号に応じて増幅して、増幅された入力信号を求め、前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換し、ピーク検出期間において、前記変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出し、前記ピークレベルと基準信号との間の誤差を誤差信号として算出し、前記誤差信号に基づいて前記利得制御信号を更新する。
本発明の実施形態によれば、パルス性雑音が存在する場合であっても、パルス性雑音以外の信号のピーク値を正確に検出することができる。このため、増幅器に設定される利得の値が収束しなかったり、過小になったりすることを防ぐことができる。
本発明の実施形態に係る自動利得制御装置の構成例を示すブロック図である。 図１のメモリへ入力される信号のサンプル値の例を示すグラフである。 図１の自動利得制御装置の他の構成例を示すブロック図である。 図３の最大値検出部へ入力される信号のサンプル値の例を示すグラフである。 図５（ａ）は、パルス性雑音混入時のＦＭ信号の波形の例を示すグラフである。図５（ｂ）は、図５（ａ）の信号の１つが図３の自動利得制御装置に入力された場合における、増幅器の利得の変化を示すグラフである。 図１のメモリへ入力される信号のサンプル値の他の例を示すグラフである。 図１の自動利得制御装置の更に他の構成例を示すブロック図である。 図８（ａ）は、図７のメモリへ入力される信号のサンプル値の例を示すグラフである。図８（ｂ）は、図７の最大値検出部へ入力されるサンプル値の例を示すグラフである。 図１の自動利得制御装置の更に他の構成例を示すブロック図である。 図１の自動利得制御装置の更に他の構成例を示すブロック図である。 本発明の実施形態に係る無線受信機の構成例を示すブロック図である。 本発明の実施形態に係る電子機器の構成例を示すブロック図である。 複素信号が入力される自動利得制御装置の構成例を示すブロック図である。
以下、本発明の実施の形態について、図面を参照しながら説明する。図面において下２桁が同じ参照番号で示された構成要素は、互いに対応しており、同一の又は類似の構成要素である。図面における機能ブロック間の実線は、電気的な接続を示している。
図１は、本発明の実施形態に係る自動利得制御装置の構成例を示すブロック図である。図１の自動利得制御装置１００は、可変利得増幅器（ＧＣＡ）１２と、ＡＤコンバータ（ＡＤＣ）１４と、デシメーション部１６と、変換部１８と、ピーク検出部２０と、誤差算出部３２と、利得制御部３４とを有している。ピーク検出部２０は、メモリ２２と、サンプル選択部２４と、平均化回路（平均化器）２６とを有している。
増幅器１２は、入力信号ＳＩを増幅し、増幅後の信号ＳＡをＡＤＣ１４に出力する。この際、増幅器１２は、利得制御部３４から利得制御信号ＧＡを受け取り、利得制御信号ＧＡに応じて入力信号ＳＩを増幅して、増幅された入力信号を信号ＳＡとして出力する。すなわち、増幅器１２は、利得制御信号ＧＡに対応する利得を入力信号ＳＩに与える。本明細書では、増幅には、減衰（デシベルで表された利得が負の場合）も含むとする。ＡＤＣ１４は、増幅後の信号ＳＡに対してＡ／Ｄ（Analog-to-Digital）変換処理を行い、得られたディジタル信号（サンプル値）ＳＣをデシメーション部１６及び自動利得制御装置１００の外部に出力する。
デシメーション部１６は、ＡＤＣ１４から出力された信号ＳＣに対してローパスフィルタ（図示せず）による処理を施し、その後、サンプル値を間引くことにより、信号を低いサンプリングレートの信号に変換し、出力する。ローパスフィルタは、デシメーション時のエイリアシングを防ぐために用いられる。変換部１８は、デシメーション後の信号を、その大きさに応じた値を有する信号に変換し、メモリ２２に出力する。変換部１８は、例えば、二乗回路や絶対値回路を有し、デシメーション後の信号の各サンプル値を、それぞれの絶対値に対応する値に変換する。
ピーク検出部２０は、ピーク検出期間において、変換部１８による変換後の信号のサンプル値から、最大値を含む所定の数の値を除外し、残りの値からパルス状の雑音（パルス性雑音）以外の信号のピークレベルＰＫを検出する。本明細書において、ピークレベルとは、信号のピーク値又はそれに近い値のある期間における平均値である。
図２は、図１のメモリ２２へ入力される信号のサンプル値の例を示すグラフである。図２は、Ｎ＝１６、Ｍ＝８、Ｘ＝４（Ｎは２以上の整数、ＭはＭ＜Ｎを満たす自然数、ＸはＸ≦Ｎ−Ｍを満たす自然数）とした場合の例を示している。各縦線の長さは、変換部１８から出力される対応するサンプル値を示している。この点は、以下のサンプル値を示すグラフにおいても同様である。黒丸Ｓ１〜Ｓ１６は、ピーク検出期間内に入力された値のうち、大きい方から順にＮ個（上位Ｎサンプル）の値を示す。黒丸Ｓ１〜Ｓ７で示されたサンプルの値は、パルス性雑音に起因する値である。
メモリ２２は、変換部１８による変換後の信号として入力されるピーク検出期間内の値のうち、上位Ｎサンプルの値を保持する。メモリ２２は、例えば、新しいサンプル値を受け取るごとに、その値を保持すべきか否かを判定する。すなわち、新しいサンプル値の方が、メモリ２２がその時点において保持しているＮサンプル値のうちの最小値より大きいか否かを判定する。新しいサンプル値の方が最小値より大きいと判定した場合には、新しいサンプル値を最小値と入れ替えて保持する。これにより、メモリ２２は上位のサンプル値を保持することができる。ピーク検出期間終了時にメモリ２２に保持されているサンプルは、図２の黒丸Ｓ１〜Ｓ１６で示されている。
サンプル選択部２４は、メモリ２２に保持されたＮサンプルの値のうち、上位Ｍサンプルの値を除いた上位Ｘサンプル（すなわち、大きい方から数えてＭ＋１〜Ｍ＋Ｘ番目のサンプル）の値を選択し、ピーク検出期間終了時又はその後に平均化回路２６へ出力する。図２の場合は、黒丸Ｓ１〜Ｓ８の８サンプルの値は選択されず、黒丸Ｓ９〜Ｓ１２の４サンプルの値が選択される。平均化回路２６は、サンプル選択部２４で選択されたＸサンプルの値の平均値を計算し、得られた平均値をそのピーク検出期間におけるピークレベルＰＫとして出力する。メモリ２２に保持されたデータは、ピーク検出期間が終了するごとにリセットされる。
誤差算出部３２は、平均化回路２６で求められたピークレベルＰＫと基準信号ＲＳとの間の誤差を算出し、誤差信号ＥＲとして出力する。基準信号ＲＳは、ほぼ一定のレベルの信号である。利得制御部３４は、この誤差信号ＥＲに基づいて利得制御信号ＧＡを更新し、増幅器１２に出力する。ピーク検出期間ごとに以上の動作を繰り返すことにより、増幅器１２の出力信号ＳＡの信号レベルは、基準信号ＲＳに応じたほぼ一定のレベルに保たれる。ピーク検出期間の長さや、利得制御信号ＧＡを更新する周期は、例として一定であるとする。
例えば図２の場合に、黒丸Ｓ１〜Ｓ８の８サンプルの値は選択されないので、図１の自動利得制御装置１００によると、黒丸Ｓ１〜Ｓ７で示されているようなパルス状の雑音の影響を受けないようにすることができ、ピーク検出期間ごとに、信号ＳＡに対応するピークレベルＰＫを正確に測定することができる。Ｍ、Ｎ、及びＸの値を、図１の装置１００の外部からレジスタで設定可能にしてもよい。
図３は、図１の自動利得制御装置の他の構成例を示すブロック図である。図３の自動利得制御装置２００は、ピーク検出部２０に代えてピーク検出部２２０を有する点の他は、図１の自動利得制御装置１００と同様に構成されている。ピーク検出部２２０は、ピーク検出部２０の構成要素の他に、最大値検出部２８を更に有している。
図１の自動利得制御装置１００におけるピーク検出部２０では、パルス性雑音が継続する時間に対してサンプリング間隔が短い場合や、ピーク検出期間が長い場合には、メモリ２２の上位サンプルのうち非常に多くのサンプルがパルス性雑音によって占められることがある。図３の自動利得制御装置２００は、このような場合においても、膨大な容量のメモリを必要としないように構成されている。
図４は、図３の最大値検出部２８へ入力される信号のサンプル値の例を示すグラフである。図４は、Ｎ＝８、Ｍ＝２、Ｘ＝４とした場合の例を示している。最大値検出部２８は、変換部１８による変換後の信号を受け取り、ピーク検出期間よりも短い所定の長さの期間ごと（Ｋサンプルごと（Ｋは２以上の整数））に、その短い期間におけるサンプル値の最大値を出力する。メモリ２２は、最大値検出部２８から入力されるピーク検出期間内の複数の最大値のうち、上位Ｎサンプルの値を保持する。図４の黒丸は、Ｋサンプルごとの最大値を示し、そのうちの黒丸Ｓ１〜Ｓ８は、メモリ２２に保持されるサンプル値を示す。
サンプル選択部２４は、メモリ２２に保持されたＮサンプルの値のうち、上位Ｍサンプルを除いた上位Ｘサンプル（すなわち、Ｍ＋１〜Ｍ＋Ｘ番目のサンプル）の値を選択し、ピーク検出期間終了時又はその後に平均化回路２６へ出力する。図４の場合は、黒丸Ｓ１，Ｓ２の２サンプルの値は選択されず、黒丸Ｓ３〜Ｓ６の４サンプルの値が選択される。
この例では、最大値検出部２８によって、時間的な幅を持つパルス性雑音に起因するサンプル値が１サンプルで代表されている。最大値検出部２８は、これに入力される信号のサンプリングレートに対して１／Ｋのサンプリングレートで、サンプル値をメモリ２２に出力するので、メモリ２２が格納する値の数は少なくなる。また、単なる間引きとは異なり、信号のピーク値を取りこぼす可能性もない。図３の自動利得制御装置２００によると、パルス性雑音が継続する時間に比べてサンプリング間隔が短い場合や、ピーク検出期間が長い場合においても、回路規模を小さくすることができる。
図５（ａ）は、パルス性雑音混入時のＦＭ（Frequency Modulation）信号の波形の例を示すグラフである。図５（ｂ）は、図５（ａ）の信号の１つが図３の自動利得制御装置２００に入力された場合における、増幅器１２の利得の変化を示すグラフである。
例えば車載ラジオチューナにおいては、イグニション時や電動ミラー動作時等に発生するパルス性雑音の影響を受けることが知られている。図５（ａ）には、ＦＭ信号ＦＭ１，ＦＭ２に混入したパルス性雑音が示されている。図５（ｂ）に示されているように、ピーク検出期間における最大値のみを用いて利得を制御する場合には、収束後の利得Ｇ０が小さく、信号が十分に増幅されない。パルス性雑音と信号との区別ができず、パルス性雑音の影響を受けるからである。一方、図３の自動利得制御装置２００によると、収束後の利得Ｇ１が大きく、その値が安定しており、追従性も優れていることがわかる。
図１の自動利得制御装置１００は、次のように動作してもよい。ここではメモリ２２の動作の他の例を説明する。図６は、図１のメモリ２２へ入力される信号のサンプル値の他の例を示すグラフである。メモリ２２は、新たな値を受け取るごとに判定を行い、入力される値のうち、上位Ｎサンプルを常に保持するが、メモリ２２が保持するサンプル値の最大値が新たな値によって更新された場合には、動作をスキップし、その直後に入力されるＬサンプル（Ｌは１以上の整数）の値は保持しない。図６では、Ｌ＝４とし、図４の場合と同様にＮ＝８、Ｍ＝２、Ｘ＝４の場合を例示している。黒丸Ｓ１〜Ｓ８は、メモリ２２に保持されるサンプル値を示す。
メモリ２２がこのように動作することにより、パルス性雑音の立ち上がりを検出した後に、同一のパルス性雑音に起因するサンプル値でメモリが占有されることを防ぐことができる。したがって、パルス性雑音が継続する時間に比べてサンプリング間隔が短い場合や、ピーク検出期間が長い場合においても、回路規模を小さくすることができる。なお、値Ｌを装置１００の外部からレジスタによって設定可能としてもよい。
図７は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。図７の自動利得制御装置３００は、ピーク検出部２０に代えてピーク検出部３２０を有する点の他は、図１の自動利得制御装置１００と同様に構成されている。ピーク検出部３２０は、メモリ３２２と、サンプル選択部３２４と、平均化回路３２６と、最大値検出部３２８とを有している。
図８（ａ）は、図７のメモリ３２２へ入力される信号のサンプル値の例を示すグラフである。図８（ｂ）は、図７の最大値検出部３２８へ入力されるサンプル値の例を示すグラフである。
メモリ３２２は、ピーク検出期間よりも短い期間（Ｋサンプルに相当）を単位として動作する。すなわち、メモリ３２２は、変換部１８による変換後の信号として入力される、Ｋサンプルに相当する期間内のサンプル値を保持し、保持した値をその期間の終了時又はその後にサンプル選択部３２４に出力する。サンプル選択部３２４は、メモリ３２２に保持され、出力されたＫサンプルの値のうち、最大値と時間的にその前後のサンプル値とを含むＬサンプルの値以外を選択し、最大値検出部３２８に出力する。
最大値検出部３２８は、サンプル選択部３２４で選択され、出力されたＫ−Ｌ個のサンプルの値から最大値を検出し、平均化回路３２６に出力する。平均化回路３２６は、ピーク検出期間中において最大値検出部３２８で検出された複数の最大値の平均値を求め、得られた平均値をピークレベルＰＫとして誤差算出部３２に出力する。図８（ａ）及び（ｂ）では、Ｋ＝２５、Ｌ＝５とした場合の例を示している。図７の自動利得制御装置３００によると、パルス性雑音が継続する時間に比べてサンプリング間隔が短い場合や、ピーク検出期間が長い場合においても、回路規模を小さくすることができる。
図９は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。図９の自動利得制御装置４００は、ローパスフィルタ（ＬＰＦ）３６を更に有する点の他は、図１の自動利得制御装置１００と同様に構成されている。
ＬＰＦ３６は、誤差算出部３２から出力される誤差信号ＥＲを受け取り、この信号の低周波成分を通過させ（言い換えると、この信号に平滑化を行い）、得られた信号を利得制御部３４に出力する。利得制御部３４は、ＬＰＦ３６から出力された信号に基づいて、利得制御信号ＧＡを更新する。ＬＰＦ３６は、例えば、１次のＩＩＲ（infinite impulse response）フィルタであり、利得更新周期ごとに１回動作するものであってもよい。図９の自動利得制御装置４００によると、ピーク検出部２０による誤検出や、他の雑音等の影響による誤差信号ＥＲの微小な変動による利得制御信号ＧＡの変動を抑えることができる。同様に、自動利得制御装置２００及び３００等の本明細書における他の自動利得制御装置が、誤差信号ＥＲを平滑化するＬＰＦ３６を更に有してもよい。
図１０は、図１の自動利得制御装置の更に他の構成例を示すブロック図である。図１０の自動利得制御装置５００は、ピーク検出部２０及び利得制御部３４に代えてピーク検出部５２０及び利得制御部５３４を有し、周期決定部３８を更に有する点の他は、図１の自動利得制御装置１００と同様に構成されている。
ここまでは、ピーク検出期間の長さ及び利得制御信号ＧＡを更新する周期（利得更新周期）は一定であるとして説明したが、一定でなくてもよい。例えば、ピーク検出期間の長さ及び利得更新周期を、誤差信号ＥＲの大きさに基づいて変更してもよい。一般的には、利得更新後のピーク検出結果に基づいて次の利得を更新するので、（利得更新周期）≧（ピーク検出期間の長さ）の関係がある。このように、利得更新周期の１周期はピーク検出期間を含んでおり、ピーク検出期間の長さと利得更新周期とは必ずしも一致する必要はない。
周期決定部３８は、誤差算出部３２から出力される誤差信号ＥＲの大きさに基づいて、適切なピーク検出期間の長さＤＰ及び利得更新周期ＲＩを決定する。ピーク検出部５２０は、周期決定部３８で決定されたピーク検出期間の長さＤＰごとにピークレベルＰＫの検出を行う。利得制御部５３４は、周期決定部３８で決定された利得更新周期ＲＩごとに一度、利得制御信号ＧＡを更新する。ピーク検出部５２０及び利得制御部５３４は、その他の点はピーク検出部２０及び利得制御部３４と同様である。
例えば、入力信号ＳＩのレベルが基準値と大幅にずれている場合、すなわち、増幅器１２の利得が非常に大きい場合、又は増幅器１２の利得が非常に小さい場合には、誤差信号ＥＲの絶対値が大きい。このような場合には、周期決定部３８は、ピーク検出期間の長さＤＰ及び利得更新周期ＲＩを短くする。誤差信号ＥＲの大きさが０に近い場合には、周期決定部３８は、ピーク検出期間の長さＤＰ及び利得更新周期ＲＩを長くする。これにより、急激な入力信号レベル変化時においても、高速かつスムーズに利得制御信号ＧＡの値及び増幅器１２の利得を収束させることができる。周期決定部３８は、ピーク検出期間の長さＤＰ及び利得更新周期ＲＩを、誤差信号ＥＲの大きさに反比例させてもよい。
ピーク検出部５２０は、サンプル選択部２４に代えてサンプル選択部５２４を有する点の他は、図１のピーク検出部２０と同様に構成されている。サンプル選択部５２４には、周期決定部３８からピーク検出期間の長さＤＰが入力され、サンプル選択部５２４は、ピーク検出期間の長さＤＰに従って動作する。
図１のサンプル選択部２４は、メモリ２２に保持されたＮサンプルの値のうち、上位Ｍサンプルの値を除いた上位Ｘサンプルの値を選択する。一方、図１０のサンプル選択部５２４は、除外される値の数Ｍを、ピーク検出期間の長さＤＰに応じて変更する。その他の点は、サンプル選択部２４と同様である。一般に、ピーク検出期間が長いほどノイズの影響を多く受けるので、サンプル選択部５２４は、除外される値の数Ｍを、ピーク検出期間の長さＤＰが長いほど大きな数に変更する。サンプル選択部５２４は、例えば、除外される値の数Ｍをピーク検出期間の長さＤＰに比例した数にする。これによると、ピーク検出期間が長い場合であっても、ノイズの影響を受けにくくすることができる。
同様に、図３の自動利得制御装置２００が、サンプル選択部２４及び利得制御部３４に代えてサンプル選択部５２４及び利得制御部５３４を有し、周期決定部３８を更に有するようにしてもよい。
図１１は、本発明の実施形態に係る無線受信機の構成例を示すブロック図である。図１１の無線受信機６７０は、自動利得制御装置６００と、復調部４０とを有している。自動利得制御装置６００は、ピーク検出部２０に代えてピーク検出部６２０を有する点の他は、図１の自動利得制御装置１００と同様に構成されている。
ピーク検出部６２０は、図１のピーク検出部２０とほぼ同様に構成されている。例えばピーク検出部６２０に含まれるメモリが、パルス性雑音の位置（タイミング）を検出し、パルス性雑音の位置を示す雑音位置情報ＮＰを出力する。メモリは、値が大きいサンプル値（例えば図２の大きい方からＭ個のサンプル値Ｓ１〜Ｓ７）の位置をパルス性雑音の位置として検出する。ピーク検出部６２０は、図３及び図７のピーク検出部２２０，３２０とほぼ同様に構成されていてもよく、最大値検出部２８又は３２８が、値が大きいサンプル値（例えば図４のサンプル値Ｓ１，Ｓ２）の位置をパルス性雑音の位置として検出し、これらの位置を示す雑音位置情報ＮＰを出力してもよい。
復調部４０は、ＡＤＣ１４から出力された信号ＳＣを復調し、得られた復調信号ＤＭを出力する。復調部４０は、ノイズキャンセラ４２を有する。ノイズキャンセラ４２は、雑音位置情報ＮＰを用いて復調部４０の信号ＳＣからパルス性雑音を取り除き、復調信号ＤＭにパルス性雑音の影響が現れないようにする。ノイズキャンセラ４２は、雑音位置情報ＮＰを用いることにより確実にパルス性雑音の位置を知ることができるので、雑音位置情報ＮＰを用いない場合よりも効率的に動作することができる。
復調部４０は、必ずしもノイズキャンセラ４２を有していなくてもよく、図１１において、自動利得制御装置６００に代えて自動利得制御装置１００，２００，３００，４００，及び５００のいずれか１つを用いてもよい。
図１２は、本発明の実施形態に係る電子機器の構成例を示すブロック図である。図１２の電子機器１８０は、自動利得制御装置１００と、復調部４０と、信号処理部５２と、映像／音声出力部５４とを有している。自動利得制御装置１００は、信号ＳＣを復調部４０に出力し、復調部４０は、信号ＳＣを復調して復調信号ＤＭを出力する。信号処理部５２は、復調信号ＤＭにデコード等の所定の信号処理を行って出力する。映像／音声出力部５４は、表示パネル及びスピーカーのうちの少なくとも１つを有し、信号処理部５２で信号処理された信号によって表される映像の表示パネルでの表示、及び、信号処理部５２で信号処理された信号によって表される音声のスピーカーからの出力のうちの少なくとも一方を行う。
電子機器１８０の例としては、ラジオ受信機やテレビジョン受信機がある。図１２において、自動利得制御装置１００に代えて、自動利得制御装置２００，３００，４００，５００，及び６００のいずれか１つを用いてもよい。
以上の各例においては、自動利得制御装置が、可変利得増幅器を１つのみ有する場合について説明したが、自動利得制御装置は、この可変利得増幅器と直列に結合された他の可変利得増幅器を更に有してもよい。言い換えると、自動利得制御装置は、直列に結合された複数の可変利得増幅器を有してもよく、この場合には、複数の可変利得増幅器のうちの少なくとも１つが、以上で説明したように制御される。
以上では、自動利得制御装置の入力信号及び出力信号が実数信号である場合について説明したが、これらの信号は複素信号であってもよい。例えば、直交復調器を有する受信機に自動利得制御装置が用いられる場合には、直交復調器から出力された複素信号（同相信号ＳＩＩ及び直交信号ＳＩＱ）を、自動利得制御装置の入力信号とする。
図１３は、複素信号が入力される自動利得制御装置の構成例を示すブロック図である。図１３の自動利得制御装置７００は、可変利得増幅器１２Ａ，１２Ｂと、ＡＤＣ１４Ａ，１４Ｂと、デシメーション部１６Ａ，１６Ｂと、変換部７１８と、ピーク検出部２０と、誤差算出部３２と、利得制御部３４とを有している。
増幅器１２Ａ，１２Ｂは、信号ＳＩＩ，ＳＩＱがそれぞれ入力される他は、図１の増幅器１２と同様である。ＡＤＣ１４Ａ，１４Ｂは図１のＡＤＣ１４と同様であり、デシメーション部１６Ａ，１６Ｂは、図１のデシメーション部１６と同様である。ＡＤＣ１４Ａは、変換後の信号ＳＣＩをデシメーション部１６Ａ及び自動利得制御装置７００の外部の復調回路に出力する。ＡＤＣ１４Ｂは、変換後の信号ＳＣＱをデシメーション部１６Ｂ及び復調回路に出力する。デシメーション部１６Ａ，１６Ｂは、デシメーション部１６と同様に間引きを行い、得られた信号ＤＣＩ，ＤＣＱをそれぞれ変換部７１８に出力する。
変換部７１８は、二乗回路を有し、例えば、Ｉ２＋Ｑ２又は√（Ｉ２＋Ｑ２）を求めてピーク検出部２０に出力する。ピーク検出部２０、誤差算出部３２、及び利得制御部３４は、図１を参照して説明したものと同様である。自動利得制御装置２００，３００，４００，５００，及び６００のそれぞれが、自動利得制御装置７００と同様に、可変利得増幅器１２Ａ，１２Ｂ、ＡＤＣ１４Ａ，１４Ｂ、デシメーション部１６Ａ，１６Ｂ、及び変換部７１８を有してもよい。
本明細書における各機能ブロックは、典型的にはハードウェアで実現され得る。例えば各機能ブロックは、ＩＣ（集積回路）の一部として半導体基板上に形成され得る。ここでＩＣは、ＬＳＩ（large-scale integrated circuit）、ＡＳＩＣ（application-specific integrated circuit）、ゲートアレイ、ＦＰＧＡ（field programmable gate array）等を含む。代替としては各機能ブロックの一部又は全ては、ソフトウェアで実現され得る。例えばそのような機能ブロックは、プロセッサ及びプロセッサ上で実行されるプログラムによって実現され得る。換言すれば、本明細書で説明される各機能ブロックは、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアとの任意の組合せで実現され得る。
本発明の多くの特徴及び優位性は、記載された説明から明らかであり、よって添付の特許請求の範囲によって、本発明のそのような特徴及び優位性の全てをカバーすることが意図される。更に、多くの変更及び改変が当業者には容易に可能であるので、本発明は、図示され記載されたものと全く同じ構成及び動作に限定されるべきではない。したがって、全ての適切な改変物及び等価物は本発明の範囲に入るものとされる。
以上説明したように、本発明の様々な実施形態によると、パルス性雑音の影響を低減することが比較的簡単な回路構成で可能となるので、本発明は、自動利得制御装置及びこれを用いる車載用のラジオチューナ等について有用である。
１２，１２Ａ，１２Ｂ 増幅器
１８，７１８ 変換部
２０，２２０，３２０，５２０，６２０ ピーク検出部
３２ 誤差算出部
３４，５３４ 利得制御部
２２，３２２ メモリ
２４，３２４，５２４ サンプル選択部
２６，３２６ 平均化回路
２８，３２８ 最大値検出部
３６ ローパスフィルタ
３８ 周期決定部
４０ 復調部
４２ ノイズキャンセラ
５２ 信号処理部
５４ 映像／音声出力部
１００，２００，３００，４００，５００，６００，７００ 自動利得制御装置
１８０ 電子機器
６７０ 無線受信機

Claims (12)

  1. 入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器と、
    前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部と、
    ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出するピーク検出部と、
    前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部と、
    前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部とを備える
    自動利得制御装置。
  2. 請求項１に記載の自動利得制御装置において、
    前記ピーク検出部は、
    前記変換部による変換後の信号が入力され、前記ピーク検出期間内に入力された値のうち、大きい方からＮ個（Ｎは２以上の整数）の値を保持するメモリと、
    前記メモリに保持された値のうち、大きい方から数えてＭ＋１番目からＭ＋Ｘ番目までのＸ個（ＭはＭ＜Ｎを満たす自然数、ＸはＸ≦Ｎ−Ｍを満たす自然数）の値を選択するサンプル選択部と、
    前記サンプル選択部で選択された値の平均値を計算して前記ピークレベルとして出力する平均化器とを有する
    自動利得制御装置。
  3. 請求項２に記載の自動利得制御装置において、
    前記ピーク検出部は、前記ピーク検出期間より短い所定の長さの期間ごとに、前記変換部による変換後の値から最大値を検出して出力する最大値検出部を更に有し、
    前記メモリには、前記最大値検出部から出力された値が入力される
    自動利得制御装置。
  4. 請求項２に記載の自動利得制御装置において、
    前記メモリは、新たな値を受け取るごとに、前記新たな値を保持すべきか否かを判定し、保持する値のうちの最大値が前記新たな値によって更新された場合には、その直後に入力される所定の数の値は保持しない
    自動利得制御装置。
  5. 請求項１に記載の自動利得制御装置において、
    前記ピーク検出部は、
    前記変換部による変換後の信号が入力され、前記ピーク検出期間より短い所定の長さの期間に入力された値を保持するメモリと、
    前記メモリに保持された値のうち、最大値とその前後の値とを含む所定の数の値以外を選択するサンプル選択部と、
    前記サンプル選択部で選択された値から最大値を検出する最大値検出部と、
    前記最大値検出部で検出された最大値の、前記ピーク検出期間における平均値を計算して、前記ピークレベルとして出力する平均化器とを有する
    自動利得制御装置。
  6. 請求項１に記載の自動利得制御装置において、
    前記誤差信号に平滑化を行って出力するローパスフィルタを更に備え、
    前記利得制御部は、前記ローパスフィルタで平滑化された信号に基づいて前記利得制御信号を更新して出力する
    自動利得制御装置。
  7. 請求項１に記載の自動利得制御装置において、
    前記誤差信号の大きさに基づいて、前記ピーク検出期間の長さを決定する周期決定部を更に備え、
    前記ピーク検出部は、前記ピーク検出期間ごとにピークレベルを検出し、
    前記利得制御部は、前記ピーク検出期間を含む期間ごとに前記利得制御信号を更新する
    自動利得制御装置。
  8. 請求項７に記載の自動利得制御装置において、
    前記ピーク検出部は、前記所定の数を、前記ピーク検出期間の長さに応じて変更する
    自動利得制御装置。
  9. 請求項１に記載の自動利得制御装置において、
    前記可変利得増幅器と直列に結合された他の可変利得増幅器を更に有する
    自動利得制御装置。
  10. 自動利得制御装置と、
    復調部とを備え、
    前記自動利得制御装置は、
    入力信号を利得制御信号に応じて増幅して、増幅された入力信号を出力する増幅器と、
    前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換する変換部と、
    ピーク検出期間において、前記変換部による変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出し、かつ、パルス性雑音のタイミングを示す雑音位置情報を出力するピーク検出部と、
    前記ピークレベルと基準信号との間の誤差を算出して、誤差信号として出力する誤差算出部と、
    前記誤差信号に基づいて前記利得制御信号を更新して出力する利得制御部とを有し、
    前記復調部は、ノイズキャンセラを有し、前記増幅器の出力信号を復調して復調信号を出力し、
    前記ノイズキャンセラは、前記雑音位置情報を用いて前記復調部内の信号から雑音を取り除く
    受信機。
  11. 請求項１０に記載の受信機と、
    前記受信機から出力される復調信号に所定の信号処理を行って出力する信号処理部と、
    前記信号処理部で信号処理された信号によって表される映像の表示、及び、信号処理部で信号処理された信号によって表される音声の出力のうちの少なくとも一方を行う出力部とを備える
    電子機器。
  12. 増幅器によって入力信号を利得制御信号に応じて増幅して、増幅された入力信号を求め、
    前記増幅された入力信号を、その絶対値に対応する値を有する信号に変換し、
    ピーク検出期間において、前記変換後の信号の値から、最大値を含む所定の数の値を除外して、パルス性雑音以外の信号のピークレベルを検出し、
    前記ピークレベルと基準信号との間の誤差を誤差信号として算出し、
    前記誤差信号に基づいて前記利得制御信号を更新する
    自動利得制御方法。
JP2011520268A 2009-12-15 2010-10-19 自動利得制御装置、受信機、電子機器、及び自動利得制御方法 Withdrawn JPWO2011074164A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009283792 2009-12-15
JP2009283792 2009-12-15
PCT/JP2010/006197 WO2011074164A1 (ja) 2009-12-15 2010-10-19 自動利得制御装置、受信機、電子機器、及び自動利得制御方法

Publications (1)

Publication Number Publication Date
JPWO2011074164A1 true JPWO2011074164A1 (ja) 2013-04-25

Family

ID=44166939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011520268A Withdrawn JPWO2011074164A1 (ja) 2009-12-15 2010-10-19 自動利得制御装置、受信機、電子機器、及び自動利得制御方法

Country Status (3)

Country Link
US (1) US20120071127A1 (ja)
JP (1) JPWO2011074164A1 (ja)
WO (1) WO2011074164A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6065308B2 (ja) * 2012-09-07 2017-01-25 パナソニックＩｐマネジメント株式会社 音量補正装置
US9070371B2 (en) * 2012-10-22 2015-06-30 Ittiam Systems (P) Ltd. Method and system for peak limiting of speech signals for delay sensitive voice communication
CN107659279B (zh) * 2017-09-30 2023-10-27 浙江芯劢微电子股份有限公司 一种音频自动增益控制方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2348783B (en) * 1999-04-07 2004-01-14 British Broadcasting Corp Improvements relating to OFDM receivers
EP1195892B1 (en) * 2000-10-06 2009-04-22 Alcatel Lucent Method and corresponding transmitter for predistorting a wideband radio signal to avoid clipping
JP4564724B2 (ja) * 2003-06-06 2010-10-20 富士通テン株式会社 デジタル放送受信機
KR100674918B1 (ko) * 2004-11-05 2007-01-26 삼성전자주식회사 Ｍｃｍ 신호 수신 시스템에서의 임펄스 잡음 제거 회로
KR100790967B1 (ko) * 2005-07-27 2008-01-02 삼성전자주식회사 자동이득 조절기의 제어전압을 디지털적으로 제어할 수있는 자동이득 조절기 및 제어방법

Also Published As

Publication number Publication date
WO2011074164A1 (ja) 2011-06-23
US20120071127A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP2006121146A (ja) 無線受信機のフィルタ制御方法および装置およびそれを用いた無線受信機用集積回路
TW201351935A (zh) 快速且穩健之自動增益控制裝置及其操作之方法
KR20190039552A (ko) 입력 신호 충실도 및 출력 요건들에 기초한 다중 경로 지상 분열
US20120076246A1 (en) Automatic gain control device and electronic device
WO2011074164A1 (ja) 自動利得制御装置、受信機、電子機器、及び自動利得制御方法
JP2011228875A (ja) 受信装置、および、プログラム
US8676140B2 (en) Efficient scheme for automatic gain control in communication systems
JP2010263430A (ja) 受信装置
JP4574687B2 (ja) Ｒｆ受信装置
JPH08293748A (ja) 自動利得制御装置及び移動端末機及び自動利得制御方法
US6459397B1 (en) Saturation compensating analog to digital converter
US11415435B2 (en) Encoder and signal processing method using the same
JP2004134917A (ja) 自動利得制御装置、無線受信装置及び自動利得制御方法
JP5119965B2 (ja) 受信装置とこれを用いた電子機器
JP2011199599A (ja) 受信機
WO2014093539A1 (en) A blocking detection method and apparatus in a digital communication system
JP4843397B2 (ja) 受信装置
JP2006050008A (ja) ノイズの検出器、無線機、及びノイズの検出方法
US20060071841A1 (en) Automatic gain control system and method
JP5360227B2 (ja) 受信装置及び利得制御方法
EP1843466B1 (en) Method and apparatus for leveling an increasing or decreasing slope of an AM modulated receiving signal
JP2012105039A (ja) ラジオ受信機及びラジオ受信方法
JP5061958B2 (ja) 追尾受信装置
JPH06350468A (ja) Ｒｓｓｉ出力回路
KR100765365B1 (ko) 자동 이득 제어 장치 및 방법 및 이를 이용한 디지털 통신시스템

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140107