JPWO2019187758A1 - アレイアンテナ - Google Patents

Abstract

複数のアンテナ素子が狭い間隔で配列される場合でも、低損失でアンテナ素子に給電することを可能とする。導波管分岐回路（１２）は、導波管を含み、外部ポート（１１）から入力される信号を２以上に分岐する。マイクロストリップライン分岐回路（１４）は、マイクロストリップラインを含み、導波管分岐回路（１２）で分岐された信号を更に２以上に分岐する。変換手段（１３）は、導波管とマイクロストリップラインとの間で信号変換を行う。複数のアンテナ素子（１５）には、マイクロストリップラインで分岐された信号がそれぞれ入力される。

Description

本開示は、アレイアンテナに関し、更に詳しくは、複数のアンテナ素子を有するアレイアンテナに関する。

複数のアンテナ素子を有するアレイアンテナが知られている。アレイアンテナに関し、特許文献１は、マイクロ波やミリ波などの高周波信号の送受信に用いられるフェーズドアレイアンテナを開示する。フェーズドアレイアンテナは、各アンテナ素子で送受信される高周波信号の位相を制御する移相器を有している。各アンテナ素子で送受信される高周波信号の位相を制御することで、電波ビームの電子走査が可能となる。

図７及び図８は、特許文献１に記載されるものと同様なフェーズドアレイアンテナを示す。フェーズドアレイアンテナ２００は、基板２１０の表面に、縦及び横に２次元配列される複数のアンテナ素子２０１を有する（図７を参照）。また、フェーズドアレイアンテナ２００は、基板２１０の裏面側に、半導体等から構成される集積回路（コアチップ）２０２などを有する（図８を参照）。コアチップ２０２を構成する集積回路は、少なくとも移相器を備える。この集積回路は、ＩＣ（integrated circuit）等の他、一般的な電気回路や電子回路として構成される回路を含む。

基板２１０の裏面側には、マイクロストリップライン２０３が形成される。マイクロストリップライン２０３は、アンテナと外部とのインターフェイス、及び高周波信号の分岐合成回路を構成する。図８の例では、マイクロストリップライン２０３は、送信時にインターフェイスから入力される高周波信号を、１６個のコアチップ２０２に分岐する。各コアチップ２０２は、４つのアンテナ素子２０１に対応した移相器を含んでおり、位相を制御した高周波信号を対応するアンテナ素子２０１にそれぞれ出力する。

アレイアンテナの別の例が、特許文献２に記載されている。特許文献２は、能動電子モジュールが組み込まれるアンテナ背面板を開示する。特許文献２に記載のアンテナ背面板は、能動サブアレイモジュール用のＥＨＦ（Extra High Frequency）信号分配、及び熱放散制御を行い構造の剛性を与えるように構成されたモノリシック構造を形成する複数の層を有する。

アンテナ背面板の複数の層は、第１の層から第４の層を含む。第１の層は、制御論理信号などの分配を行う高密度マルチチップ相互連結層を含む。第２の層は、構造の剛性及び熱伝導を与える金属マトリックス複合マザーボードを含む。第３の層は、ＥＨＦ信号分配及び空気冷却を同時に行う集積導波管、共振空洞、及び冷却構造を有する。第４の層は、アレイ背面板の底部カバーである金属マトリクス複合背面板を含む。

特開２０００−１９６３３１号公報 特開平４−２５８００３号公報

次世代移動通信システムとなる５Ｇ（5th Generation）においては、ミリ波におけるフェーズドアレイアンテナの技術が必須である。近年では、前述のコアチップとプリント基板パッチアレイアンテナとを組み合わせることで、比較的薄型で安価なフェーズドアレイアンテナの実現が可能となっている。コアチップは、すでに学会報告等（2017 IEEE ISSCC, “A 28GHz 32-Element Phased-Array Transceiver IC with Concurrent Dual Polarized Beams and 1.4 Degree Beam-Steering Resolution for 5G Communication”)や、実際の製品リリース（Anokiwave製 AWMF-0108等）などで現実のものとなっている。

ここで、図８にも示されるように、フェーズドアレイアンテナ２００では、外部とのインターフェイスと各コアチップ２０２とを接続するために、マイクロストリップライン２０３には、多数の分岐を形成する必要がある。例えば外部から入力された高周波信号は、コアチップ２０２に入力されるまでに多数の分岐を通過する必要があり、分岐のたびに信号に減衰が生じる。減衰の大きさは分岐の数と共に増加し、例えばミリ波帯やマイクロ波帯において、基板における信号の減衰は無視できないほど大きくなる可能性がある。

また、図８では、コアチップ２０２と高周波信号を分配するための高周波線路（マイクロストリップライン２０３）のみが図示されているが、実際には、基板２１０のコアチップ２０２の周辺にはバイパスコンデンサなどが配置される。また、基板２１０には、高周波線路に加えて、電源供給のための線路や、各素子を制御するための信号線などが配置される。このとき、多数の分岐を含むマイクロストリップライン２０３が基板全体に広がって配置されていると、上記部品や配線ための実装エリアの確保が困難になる。

上記問題に対し、特許文献１では、マイクロストリップライン２０３とコアチップ２０２とが、異なる層に配置される多層構造が採用される。より詳細には、マイクロストリップライン２０３は分配合成層に形成され、コアチップ２０２は位相制御層に配置され、分配合成層と位相制御層とは結合層を介して接続される。このような構成とした場合、位相制御層上で、分配結合層のマイクロストリップラインが占有する面積を削減することができ、実装エリアの確保が容易となる。

しかしながら、特許文献１においても、分岐数が多い場合に信号の減衰が大きい問題がある。特許文献１には、ストリップ線路に関し、マイクロストリップ型以外に、トリプレート型、コプレーナ型、及びスロット型などの分布定数線路を利用できる旨が記載されている。しかし、これら分布定数線路を用いた場合でも、ミリ波などの高周波帯において信号減衰を低減することはできず、従って、特許文献１は、分岐数が多い場合に信号の減衰が大きい問題に対する解決手段を提供しない。

一方、特許文献２では、第３の層に含まれる導波管を用いて高周波信号の分配が行われており、マイクロストリップラインが用いられる場合に比べて、信号を低損失で分岐することができる。しかしながら、ミリ波などの高周波信号の場合、アンテナ素子の間隔は、導波管に要求されるサイズに比べて十分に広くない。従って、導波管からアンテナ素子に直接に給電することは現実的ではない。

本開示は、上記事情に鑑み、複数のアンテナ素子が狭い間隔で配列される場合でも、低損失でアンテナ素子に給電することができるアレイアンテナを提供することを目的の１つとする。

上記目的を達成するために、本開示は、導波管を含み、外部ポートから入力される信号を２以上に分岐する導波管分岐回路と、マイクロストリップラインを含み、前記導波管分岐回路で分岐された信号を更に２以上に分岐するマイクロストリップライン分岐回路と、前記導波管と前記マイクロストリップラインとの間で信号変換を行う変換手段と、前記マイクロストリップラインで分岐された信号がそれぞれ入力される複数のアンテナ素子とを備えるアレイアンテナを提供する。

本開示に係るアレイアンテナは、複数のアンテナ素子が狭い間隔で配列される場合でも、低損失でアンテナ素子に給電することができる。

本開示の概略的なアレイアンテナを示すブロック図。 本開示の一実施形態に係るアレイアンテナを示すブロック図。 フェーズドアレイアンテナの構成例を示す斜視図。 フェーズドアレイアンテナの構成例を示す側面図。 フェーズドアレイアンテナの構成例を示す展開斜視図。 フェーズドアレイアンテナの構成例を示す展開斜視図。 特許文献１に記載されるものと同様なフェーズドアレイアンテナを示す斜視図。 特許文献１に記載されるものと同様なフェーズドアレイアンテナを示す斜視図。

実施の形態の説明に先立って、本開示の概要を説明する。図１は、本開示の概略的なアレイアンテナを示す。アレイアンテナ１０は、導波管分岐回路１２、変換手段１３、マイクロストリップライン分岐回路１４、及び複数のアンテナ素子１５を備える。

導波管分岐回路１２は、導波管を含み外部ポート１１から入力される信号を２以上に分岐する。マイクロストリップライン分岐回路１４は、マイクロストリップラインを含み、導波管分岐回路１２で分岐された信号を更に２以上に分岐する。変換手段１３は、導波管分岐回路１２の導波管とマイクロストリップライン分岐回路１４のマイクロストリップラインとの間で信号変換を行う。複数のアンテナ素子１５のそれぞれには、マイクロストリップラインで分岐された信号が入力される。

信号送信時に外部ポート１１から入力された信号（電磁波）は、導波管分岐回路１２で２以上に分岐され、変換手段１３で電磁波からマイクロストリップライン上の信号に変換される。変換された信号は、マイクロストリップライン分岐回路１４で更に分岐され、複数のアンテナ素子１５のそれぞれに給電される。

本開示では、外部ポートから入力される信号の分岐に導波管分岐回路１２とマイクロストリップライン分岐回路１４とが用いられる。導波管で分岐された信号をマイクロストリップラインで更に分岐することで、全ての分岐をマイクロストリップラインで行う場合に比べて、信号の減衰を低減できる。また、全ての分岐を導波管で行った場合、アンテナ素子１５の間隔が狭い場合に、導波管のサイズがアンテナ素子１５の間隔に対して十分に小さくなく、給電が困難になる場合がある。一方で、導波管のサイズをアンテナ素子１５の間隔に合わせて縮小した場合、導波管において損失が増加する。本開示では、アンテナ素子１５にマイクロストリップラインから給電しており、アンテナ素子１５の間隔が狭い場合でも、低損失でアンテナ素子１５に給電できる。

なお、上記では、主に信号送信時の信号の流れを用いてアレイアンテナ１０を説明したが、アレイアンテナ１０は、送信に代えて、又は加えて、信号の受信に用いられ得る。信号の受信時、複数のアンテナ素子１５で受信された信号は、マイクロストリップライン分岐回路１４で合成された後に変換手段１３でマイクロストリップライン上の信号から導波管の信号に変換される。変換された信号は、導波管分岐回路１２で更に合成されて外部ポート１１から出力される。

以下、図面を参照しつつ、本開示の実施の形態を詳細に説明する。図２は、本開示の一実施形態に係るアレイアンテナを示す。本実施形態において、アレイアンテナはフェーズドアレイアンテナ１００として構成される。フェーズドアレイアンテナ１００は、複数のアンテナ素子１０１、複数の増幅器１０２、複数の移相器１０３、及び分配合成手段１０４を有する。アンテナ素子１０１は、図１のアンテナ素子１５に対応する。分配合成手段１０４は、図１の導波管分岐回路１２、変換手段１３、マイクロストリップライン分岐回路１４を含む。

分配合成手段１０４は外部ポート（インタフェース）を有しており、分配合成手段１０４には、外部ポートからＲＦ（Radio Frequency）信号が入力される。分配合成手段１０４は、入力されたＲＦ信号を、例えば、複数のアンテナ素子１０１の数だけ分岐する。あるいは、分配合成手段１０４は、複数の増幅器１０２及び移相器１０３が１つのＩＣ内に形成されている場合は、使用されるＩＣの数だけＲＦ信号を分岐し、ＲＦ信号を各ＩＣに入力してもよい。ＲＦ信号は、例えばミリ波などの高周波信号である。

フェーズドアレイアンテナ１００は、アンテナ素子１０１、増幅器１０２、及び移相器１０３の組を複数有する。移相器１０３には、分配合成手段１０４で分岐されたＲＦ信号が入力される。移相器１０３は、入力されたＲＦ信号の位相を変化可能に構成される。移相器１０３は、図示しない制御部から受信する制御信号に基づいてＲＦ信号の位相を制御する。増幅器１０２は、移相器１０３で位相が制御されたＲＦ信号を増幅する。増幅器１０２は、図示しない制御部から受信する制御信号に基づいて、ＲＦ信号の振幅を制御する。増幅器１０２で増幅されたＲＦ信号は、アンテナ素子１０１から送信される。各移相器１０３で制御する位相を制御することで、複数のアンテナ素子１０１から送信されるＲＦ信号のビーム方向を制御することができる。

なお、フェーズドアレイアンテナ１００において、増幅器１０２は送信信号を増幅するために用いられる。フェーズドアレイアンテナ１００は、増幅器１０２に代えて、又はこれに加えて、アンテナ素子１０１で受信された受信信号を増幅する増幅器を有していてもよい。フェーズドアレイアンテナ１００が送信用の増幅器１０２と受信用の増幅器との双方を有する場合は、何れか一方を選択的に移相器１０３に接続するための送受信切り替えスイッチを設ければよい。各アンテナ素子１０１で受信された受信信号は、受信用の増幅器で増幅された後、各移相器１０３で位相が制御される。各移相器１０３で位相が制御された受信信号は分配合成手段１０４で合成され、外部ポートから出力される。以下では、主にフェーズドアレイアンテナ１００が送信アンテナとして用いられる場合を説明する。

図３〜図６は、フェーズドアレイアンテナ１００の構成例を示す。図３は、フェーズドアレイアンテナ１００をアンテナ素子１０１側から見た斜視図である。図４は、フェーズドアレイアンテナ１００の側面図である。図５は、フェーズドアレイアンテナ１００をアンテナ素子１０１側から見た展開斜視図であり、図６は、フェーズドアレイアンテナ１００を裏面側から見た展開斜視図である。この例では、フェーズドアレイアンテナ１００は、基板１１０と、金属ブロック１２０及び１３０とを含んで構成される。

図３及び図５に示されるように、基板１１０上には、アンテナ素子１０１であるパッチアンテナ素子がマトリクス状に配列されている。複数のアンテナ素子１０１は、例えばＲＦ信号をλとしてλ／２の間隔で配列される。図３及び図５では、基板１１０上には、計６４個のアンテナ素子１０１が配置されている。また、基板１１０上には、終端短絡導波管の短絡端（バックショート）を構成する金属部品１１１が４つ配置される。なお、図３及び図５では、アンテナ素子１０１の形状が円形（円形パッチ）であるが、これには限定されない。アンテナ素子１０１は、方形パッチ、導波管ホーン、又はスロットアンテナなどで構成されていてもよい。

図５に示されるように、金属ブロック１３０には溝１３２が形成される。溝１３２は、例えばλ／２〜λ程度の幅を有する。金属ブロック１３０は、裏面側が平板状の金属ブロック１２０（図６も参照）と積層され、溝１３２は矩形導波管を構成する。溝（導波管）１３２の端部である外部ポート１３１は、無線送受信機などの外部機器が接続されるインターフェイスを構成する。ＲＦ信号は、外部ポート１３１から入出力される。導波管１３２は、図１の導波管分岐回路１２を構成する。

図５の例では、導波管は、外部ポート１３１から入力されるＲＦ信号を４分岐する。導波管１３２における外部ポート１３１と最初の分岐箇所との間の導波管部分１３３にはフィルタが形成されていてもよい。導波管１３２における分岐の数は「４」には限定されず、導波管１３２は、ＲＦ信号を任意の数だけ分岐してもよい。４つに分岐されたＲＦ信号は、それぞれ金属ブロック１２０に形成された穴部１２２（図６も参照）及び金属部品１１１で構成される導波管を通じて基板１１０側に伝搬する。

図４及び図６に示されるように、基板１１０のアンテナ素子１０１が配置される面とは反対側の面（裏面）には、複数のコアチップ（集積回路）１１２及び複数のマイクロストリップライン１１３が配置される。各コアチップ１１２は、所定数のアンテナ素子１０１に対応して配置される。各コアチップ１１２は、例えば４つのアンテナ素子１０１に対応して配置されており、基板１１０の裏面側には１６個のコアチップが配置されている。各コアチップ１１２は、対応する４つのアンテナ素子１０１に出力されるＲＦ信号の位相を独立に制御可能に構成される。具体的には、各コアチップ１１２は、図２の増幅器１０２及び移相器１０３を４つずつ有している。各コアチップ１１２に含まれる移相器の数は任意であり、４つには限定されない。

図６に示されるように、基板１１０の裏面には、複数のマイクロストリップライン１１３が配置される。マイクロストリップライン１１３は、導波管１３２で分岐された信号のそれぞれに対応して形成される。例えば導波管１３２の分岐数が４つの場合、基板１１０の裏面には、４つのマイクロストリップライン１１３が形成される。各マイクロストリップライン１１３は、例えば４分岐回路として構成されており、４個のコアチップ１１２に信号を分岐する。マイクロストリップライン１１３は、図１のマイクロストリップライン分岐回路１４に対応する。

各マイクロストリップライン１１３は、金属ブロック１２０の穴部１２２と金属部品１１１とで構成される導波管に突き出すプローブ部１１４を有する。本実施形態において、図１の変換手段１３は、一般的な先端開放のマイクロストリップライン１１３のプローブ部１１４と、導波管のバックショートを構成する金属部品１１１とを用いて構成される。導波管と基板上のマイクロストリップラインとの変換のための手段は特に限定されず、他の手段を用いて変換を行ってもよい。

図４及び図５に示されるように、金属ブロック１２０は、基板１１０側の面に、基板１１０側に突き出す複数の突起部１２１を有する。金属ブロック１２０は、各コアチップ１１２に対応した箇所に突起部１２１を有する。金属ブロック１２０には、例えばコアチップ１１２の数と同数の突起部１２１が形成される。突起部１２１とコアチップ１１２とは、例えばシリコン系の接着剤などを介して密着される。この場合、コアチップ１１２は金属ブロック１２０と熱的に結合され、コアチップ１１２の熱は、金属ブロック１２０及び１３０を通じて放熱される。

外部ポート１３１から入力されたＲＦ信号は、金属ブロック１２０及び１３０で構成される導波管を進行しつつ４つに分岐される。分岐されたＲＦ信号は、それぞれプローブ部１１４で基板１１０上のマイクロストリップライン１１３上の信号に変換され、マイクロストリップライン１１３で更に４つに分岐される。このようにすることで、計１６個のコアチップ１１２のそれぞれに、分岐されたＲＦ信号を供給することができる。各コアチップ１１２は、対応する４つのアンテナ素子１０１のそれぞれに給電する信号の位相及び振幅を制御し、各アンテナ素子１０１は、位相及び振幅が制御されたＲＦ信号を送信する。

本実施形態では、フェーズドアレイアンテナ１００と外部送受信機との間のインターフェイスに導波管１３２が用いられ、送信時に入力されるＲＦ信号は、導波管１３２を用いて構成される導波管分岐回路を通して分岐される。導波管１３２は、各分岐先において基板１１０に接続されており、分岐されたＲＦ信号は、基板１１０の複数の箇所においてマイクロストリップライン１１３上の信号に変換さる。変換されたＲＦ信号は、マイクロストリップライン１１３において更に分岐され、コアチップ１１２に入力される。コアチップ１１２は、入力されたＲＦ信号の位相及び振幅を制御し、位相及び振幅が制御されたＲＦ信号をアンテナ素子１０１から送信させる。

本実施形態では、導波管１３２を用いて分岐した信号を、マイクロストリップライン１１３に入力する。この場合、全ての分岐をマイクロストリップライン１１３において行う場合に比べて、マイクロストリップライン１１３における分岐数を減らすことができ、また、配線長を短くすることができる。このようにすることで、マイクロストリップライン１１３を用いて構成された、基板１１０上の分岐回路における信号の減衰を低減できる。導波管１３２は、マイクロストリップライン１１３に比べて信号の減衰量が低く、マイクロストリップライン１１３の配線長を短くすることで、トータルの信号減衰量を低減することができる。

また、本実施形態では、導波管１３２を金属ブロック１２０及び１３０を用いて構成し、導波管１３２が形成された金属ブロック１２０及び１３０と基板１１０と積層している。本実施形態では全ての分岐を基板１１０上で行っていないため、基板１１０上のマイクロストリップライン１１３が形成される領域の面積を、全ての分岐を基板１１０上で行う場合に比べて削減できる。このようにすることで、基板１１０において、他の部品や、電源や制御のための配線を配置できるエリアを広げることができる。

さらに、本実施形態では、基板１１０上に配置されたコアチップ１１２などのデバイスと、導波管分岐回路が形成された金属ブロック１２０とが熱的に結合される。このようにすることで、デバイスの発熱を金属ブロック１２０に伝えることができ、デバイスの温度を下げることができる。本実施形態では、導波管１３２が形成される金属ブロック１２０及び１３０が放熱構造を兼ねているため、追加の構造なしに簡易に放熱を行うことができる。

また、本実施形態において、導波管１３２における外部ポート１３１と最初の分岐箇所との間の導波管部分１３３には、通信機器で要求されるフィルタ回路を、比較的簡単に作りこむことができる。導波管部分１３３にフィルタが形成される場合、別途フィルタを配置する必要がなくなり、機器の構成が簡素となる。

なお、上記実施形態では、アレイアンテナがフェーズドアレイアンテナとして構成される例を示したが、これには限定されない。アレイアンテナにおいて、ＲＦ信号の位相及び振幅を制御するコアチップ１１２は必ずしも必要ではない。例えば、アレイアンテナは、マイクロストリップライン１１３とアンテナ素子１０１とが、移相器などを介さずに接続される構成であってもよい。

図５では、導波管を構成する溝１３２が金属ブロック１３０に形成される例を説明したが、これには限定されない。導波管を構成する溝は、金属ブロック１３０ではなく、金属ブロック１２０に形成されていてもよい。導波管を構成する溝が金属ブロック１２０に形成される場合、金属ブロック１３０には、金属ブロック１２０側の面が平坦に構成されたものを用いればよい。また、導波管（導波管分岐回路）は、必ずしも金属ブロックに形成されている必要はない。導波管は、金属などの導体で囲まれていればよく、例えば誘電体の表面に金属などの導体膜が形成されたもので構成されてもよい。

図２では、増幅器１０２及び移相器１０３が各アンテナ素子１０１に対応して配置される例が示されているが、これには限定されない。複数のアンテナ素子１０１を、所定数ずつグルーピングし、グループごとに増幅器１０２及び移相器１０３を配置してもよい。増幅器１０２及び移相器１０３が各アンテナ素子１０１に対応して配置される場合、アンテナ素子１０１ごとに、送信されるＲＦ信号の位相及び振幅を制御することができる。増幅器１０２及び移相器１０３が所定数のアンテナ素子１０１に対応して配置される場合、グループ化された所定数のアンテナ素子１０１ごとに、送信されるＲＦ信号の位相及び振幅を制御することができる。

以上、実施の形態を参照して本開示を説明したが、本開示は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２０１８年３月２９日に出願された日本出願特願２０１８−０６５６３３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

１０：アレイアンテナ
１１：外部ポート
１２：導波管分岐回路
１３：変換手段
１４：マイクロストリップライン分岐回路
１５：アンテナ素子
１００：フェーズドアレイアンテナ
１０１：アンテナ素子
１０２：増幅器
１０３：移相器
１０４：分配合成手段
１１０：基板
１１１：金属部品
１１２：コアチップ
１１３：マイクロストリップライン
１１４：プローブ部
１２０：金属ブロック
１２１：突起部
１２２：穴部
１３０：金属ブロック
１３１：外部ポート
１３２：溝（導波管）
１３３：導波管部分

Claims (8)

1. 導波管を含み、外部ポートから入力される信号を２以上に分岐する導波管分岐回路と、
   マイクロストリップラインを含み、前記導波管分岐回路で分岐された信号を更に２以上に分岐するマイクロストリップライン分岐回路と、
   前記導波管と前記マイクロストリップラインとの間で信号変換を行う変換手段と、
   前記マイクロストリップラインで分岐された信号がそれぞれ入力される複数のアンテナ素子とを備えるアレイアンテナ。
2. 前記マイクロストリップラインと前記アンテナ素子との間に、前記信号の位相を制御する移相器を更に備える請求項１記載のアレイアンテナ。
3. フェーズドアレイアンテナとして構成される請求項２に記載のアレイアンテナ。
4. 所定数のアンテナ素子に対応して配置される集積回路を更に備え、該集積回路は前記所定数のアンテナ素子のそれぞれに対応した移相器を含む請求項２又は３に記載のアレイアンテナ。
5. 前記集積回路は前記導波管分岐回路が形成されるブロックと熱的に結合されており、前記集積回路の熱が前記ブロックを通じて放熱される請求項４に記載のアレイアンテナ。
6. 前記ブロックは前記集積回路側に突き出す突起部を有し、前記集積回路と前記突起部とが熱的に結合される請求項５に記載のアレイアンテナ。
7. 前記導波管にはフィルタが形成される請求項１から６何れか１項に記載のアレイアンテナ。
8. 前記アンテナ素子は、パッチアンテナ素子である請求項１から７何れか１項に記載のアレイアンテナ。

Images