Nothing Special   »   [go: up one dir, main page]

JPWO2006114999A1 - 化合物半導体装置及び化合物半導体製造方法 - Google Patents

化合物半導体装置及び化合物半導体製造方法 Download PDF

Info

Publication number
JPWO2006114999A1
JPWO2006114999A1 JP2007514524A JP2007514524A JPWO2006114999A1 JP WO2006114999 A1 JPWO2006114999 A1 JP WO2006114999A1 JP 2007514524 A JP2007514524 A JP 2007514524A JP 2007514524 A JP2007514524 A JP 2007514524A JP WO2006114999 A1 JPWO2006114999 A1 JP WO2006114999A1
Authority
JP
Japan
Prior art keywords
plane
crystal
sic substrate
substrate
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007514524A
Other languages
English (en)
Inventor
須田　淳
淳 須田
木本　恒暢
恒暢 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto University
Original Assignee
Kyoto University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto University filed Critical Kyoto University
Publication of JPWO2006114999A1 publication Critical patent/JPWO2006114999A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/37—Non-linear optics for second-harmonic generation
    • G02F1/377—Non-linear optics for second-harmonic generation in an optical waveguide structure
    • G02F1/3775—Non-linear optics for second-harmonic generation in an optical waveguide structure with a periodic structure, e.g. domain inversion, for quasi-phase-matching [QPM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35—Non-linear optics
    • G02F1/355—Non-linear optics characterised by the materials used
    • G02F1/3551—Crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/32025—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth non-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Optical Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本発明は、ＳｉＣ基板表面に任意の極性・結晶面・結晶方位を面内で混在させ、その表面にＳｉＣ層又はＩＩＩ族窒化物又はＩＩ族酸化物層を形成する技術を提供する。（０００１）面を持つ第１のＳｉＣ基板４１と（０００−１）面とを持つ第２のＳｉＣ基板４４とを準備する。それぞれのＳｉＣ基板４１・４４を酸化処理して表面に酸化膜４３を形成し、第２のＳｉＣ基板の裏面と第１のＳｉＣ基板の表面が接するように２枚のＳｉＣ基板を融着する。続いて第２のＳｉＣ基板４４に相当する部分を薄層化する（４４ａ）。次に、必要とする周期的反転に対応して、リソグラフィー技術と反応性イオンエッチング技術とを用い、第２のＳｉＣ基板の薄層４４ａをストライプ状に加工し除去する。これにより、ＳｉＣの（０００１）面と（０００−１）面とが表面に交互に現れた基板を作製することができる（符号４４１と符号４４ｂ/４３ａとの領域）。このようにして作成された基板上に、第１のクラッド層となるＡｌＧａＮ層４５ａと、光ガイド層となるＧａＮ層４６ａと、第２のクラッド層となるＡｌＧａＮ層４５ｃと、を成長する。これらのＩＩＩ族窒化物は、表面に露出したＳｉＣの面方位を受け継いで成長するために、空間的な周期的結晶軸の反転構造が達成できる。すなわち、第１の積層構造４３ａ/４４ｂ上には、第２の積層構造４５ａ/４６ａ/４７ａが形成され、第１の積層構造４３ａ/４４ｂが形成されていない領域上には、第３の積層構造４５ｂ/４６ｂ/４７ｂが形成される。最後に、基板面内方向である横方向の光閉じ込めを実現するためのストライプ構造をリソグラフィーと反応性イオンエッチングとを含む公知の加工技術を用いて形成し、非線形光学素子が完成する。

Description

本発明は、ＳｉＣ、ＩＩＩ族窒化物、ＩＩ族酸化物等の化合物半導体装置に関し、より詳細には、ＳｉＣ半導体の極性・結晶面・結晶方位制御の基本技術と、それに基づく半導体装置に関する。
ＳｉＣは極めて高い熱伝導率を有しており、また、導電性基板及び絶縁性基板が入手可能である。ＳｉＣは、ＡｌＮ、ＧａＮ系のＩＩＩ族窒化物やＺｎＯ系のＩＩ族酸化物と格子定数や熱膨張係数が比較的近く、さらに、これらの窒化物、酸化物と同様に極性を持つ六方晶もしくは立方晶であるという特徴を有している。ＳｉＣとＩＩＩ族窒化物との間には、ＳｉとＮの結合とＣとＩＩＩ族金属の結合とが強いという関係があり、成長したＩＩＩ族窒化物の極性制御が容易であるという性質を有している。すなわち、Ｓｉの結合が界面に対して垂直に突き出たＳｉＣ（０００１）Ｓｉ極性面では、成長界面においてＳｉとＮとが結合し、結果として、成長したＩＩＩ族窒化物はＩＩＩ族原子の結合が垂直に突き出た構造、すなわちＩＩＩ族極性面を持つ。同じように、ＳｉＣとII族酸化物との間にも、同様な関係、すなわちＳｉＣの極性によりＩＩ族酸化物の極性が決まるという性質がある。
近年、ＳｉＣ基板上への高品質ＡｌＮ、ＧａＮ系ＩＩＩ族窒化物の結晶成長の技術開発が進められ、ＩＩＩ族窒化物をデバイス活性層として持つ、緑色〜紫外線発光ダイオード、レーザーダイオード、高周波パワートランジスタなどのデバイスが実現されつつある。このようなデバイスの製造においては、基板全面にわたってＩＩＩ族窒化物結晶の極性や結晶方位が一つに統一されている必要がある。ＳｉＣ基板の極性によりＩＩＩ族窒化物の極性が固定されると言うことは、生産における歩留まり向上や、ミクロな極性反転領域混入によるデバイス性能低下の防止などの意味で、ＳｉＣ基板の利用は大変効果的となる。
一方、ある種のデバイスや、複数の素子を集積した集積デバイスは、基板面内に極性が反転した領域や、結晶方位が異なる領域を人為的に導入することが、デバイス作製上必須となる。例えば、化合物半導体であるＧａＡｓ系において極性反転技術を用いて疑似位相整合型波長変換素子が作成されている（例えば、非特許文献１参照）。
L. A. Eyres, et al., "All-epitaxial fabrication of thick, orientation-patterned GaAs films for nonlinear optical frequency conver Sion", Appl. Phys. Letts. Vol. 79, No.7 p.904-906,(2001).
ＩＩＩ族窒化物やＩＩ族酸化物の基板として、ＳｉＣとならんでサファイア（Al2O3）が良く用いられている。サファイアは極性を持たない結晶であるため、その上に成長するIII族窒化物やII族酸化物の極性はサファイア基板の結晶方位では決まらず、成長条件や基板処理条件により成長層の極性が制御される。これは、上記の極性の統一・再現性という意味では、デメリットとなるが、極性を混在させた構造を作ろうとした場合、基板表面にパターニングを行って、異なる成長条件や基板処理条件を部分的に施すことにより、そのような構造を実現することができ、逆にメリットとなる。実際、そのような方法で、ＩＩＩ族窒化物の面内極性反転構造がサファイア基板上で実現されている。一方、ＳｉＣ基板はサファイアに対して、格子整合性や熱伝導、電気伝導制御などの優位性があるもの、極性という点では、ＳｉＣ基板の極性により成長層の極性が決まってしまうため、極性反転構造の作製が極めて困難であった。
本発明は、ＳｉＣ基板表面に任意の極性・結晶面・結晶方位を面内で混在させ、その表面にＳｉＣ層又はＩＩＩ族窒化物又はＩＩ族酸化物層を形成する技術を提供することを目的とする。また、この目的のために、異なる極性・結晶面・結晶方位を有するＳｉＣを接着する技術を提供することを目的とする。
本発明の一観点によれば、第１結晶面を有する第１ＳｉＣ基板と第２結晶面を有する第２ＳｉＣ基板とを準備する工程と、前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とを、前記第１結晶面の裏側の面と前記第２結晶面とが接するように接着を行う工程と、前記第１ＳｉＣ基板を面内の一部の領域で完全に除去し、接着後の基板表面に、第２ＳｉＣ基板の表面である前記第２結晶面を露出させる工程であって、基板表面に前記第１ＳｉＣ基板による第１結晶面と第２ＳｉＣ基板による第２結晶面が混在する構造を形成し、基板表面に現れた第１結晶面と第２結晶面との２種類の結晶面方位又は面内の結晶方位の少なくとも一方が異なるようにする工程とを有することを特徴とする半導体装置の製造方法が提供される。
また、第１結晶面を有する第１ＳｉＣ基板と第２結晶面を有する第２ＳｉＣ基板とを準備する工程と、第１ＳｉＣ基板の第１結晶面と裏側の面に、裏面からある深さで濃度が最大になるように水素もしくは希ガスをイオン注入する工程と、前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とを、前記第１結晶面の裏側の面と前記第２結晶面とが接するように配置し熱処理により基板融着を行うとともに、前記注入原子濃度が最大になる近辺で自動的に剥離させる工程と、剥離後、前記第２ＳｉＣ基板に接着され、薄膜として第２ＳｉＣ表面に接着され残っている第１ＳｉＣ基板を面内の一部の領域において完全に除去し、接着後の基板表面に、第２ＳｉＣ基板の表面である第２結晶面を露出させる工程であって、基板表面に第１ＳｉＣ基板による第１結晶面と第２ＳｉＣ基板による第２結晶面が混在する構造を形成し、基板表面に現れた第１結晶面と第２結晶面との２種類の結晶面方位又は面内の結晶方位の少なくとも一方が異なるように露出させる工程とを有することを特徴とする半導体装置の製造方法が提供される。
上記によれば、基板表面に現れた２種類の表面の、結晶面方位もしくは面内の結晶方位の少なくとも一方が異なるようにすることができるため、様々なデバイスへの応用が可能である。
本発明の他の観点によれば、第１ＳｉＣ基板、第２ＳｉＣ基板として３Ｃ，４Ｈ，６Ｈ，１５Ｒ結晶構造のいずれかのＳｉＣ基板を用い、第１結晶面として（０００１）Ｓｉ面もしくは（０００−１）Ｃ面（３Ｃの場合には｛１１１｝Ｓｉ面もしくは｛−１−１−１｝Ｃ面、もしくはそこから３０度以内の結晶面を用い、第２結晶面として、｛１−１００｝もしくは｛１１−２０｝面（３Ｃの場合には｛１００｝もしくは｛１１０｝もしくは｛１−１０｝）もしくはそこから１５度以内の結晶面を用い、さらに前記第１結晶面上にＳｉＣもしくはIII-V族もしくはII-VI族半導体を用いたトランジスタもしくはダイオードを形成し、前記第２結晶面上にIII−Ｖ族もしくはＩＩ−ＶＩ族半導体を用いた発光ダイオード、レーザダイオードもしくはフォトダイオードを形成した、モノリシックデバイスが提供される。
本発明の他の観点によれば、ＳｉＣの（０００１）Ｓｉ面もしくは（０００−１）Ｃ面もしくはそこから１０度以内の面を有する、半絶縁性もしくは第１導電型を有する基板内に第１導電型と異なる第２導電型の高濃度不純物領域が局所的に形成されている第１のＳｉＣ基板と第２のＳｉＣ基板とを準備する工程と、前記第１の基板と前記第２の基板とを、それぞれの表面が接するように接着する工程と、前記第１の基板の前記中間層と前記ＳｉＣ層とを選択的に除去することにより前記高濃度不純物領域の表面を露出させる工程と、ＩＩＩ族窒化物もしくはＩＩ族酸化物膜を形成し、前記第１の基板と前記第２の基板とのそれぞれの一部領域の前記堆積膜を除去し、この除去した領域と前記ＩＩＩ族窒化物もしくはＩＩ族酸化物膜上とにそれぞれ電極を形成する工程と、を有する圧電デバイス、センサーデバイスもしくはマイクロマシンの製造方法が提供される。
また、第１の結晶面と該第１の結晶面とは異なる第２の結晶面とが形成されたＳｉＣ基板と、該ＳｉＣ基板に形成され、前記第１の結晶面上に形成され該第１の結晶面の特性を引き継ぐ第１の下部クラッドと第１の活性層と第１の上部クラッド層とを有する第１の積層構造と、前記第２の結晶面上に形成され該第２の結晶面の特性を引き継ぐ第２の下部クラッドと第２の活性層と第２の上部クラッド層とを有する第２の積層構造と、が前記基板面内方向に交互に配置されたストライプ構造と、を有する非線形光学素子が提供される。
さらに、第１の結晶面と該第１の結晶面とは異なる第２の結晶面とが形成されたＳｉＣ基板と、該ＳｉＣ基板に形成され、前記第１の結晶面上に形成され該第１の結晶面の特性を引き継ぐ第１の層をチャネル層とする第１の電界効果トランジスタと、前記第２の結晶面上に形成され該第２の結晶面の特性を引き継ぐ第２の層をチャネル層とする第２の電界効果トランジスタ構造とを有する半導体装置が提供される。
本発明によれば、ＳｉＣ上に異なる極性面又は結晶面又は結晶方位を有する構造を作製することができる。これを各種デバイス、機能性材料作製の出発点（テンプレート）とすることにより、大きな非線形光学効果を持つ機能性材料や非線形光学デバイス、極性の選択エッチングを用いた高いアスペクトレシオを持つトレンチ・メサ構造、マイクロマシン、異なるしきい値電圧を持つトランジスタの集積回路、高性能トランジスタと高性能発光デバイスの集積デバイス、などを実現することができる。また、接着技術を利用することにより、接着界面に任意の構造を埋め込むことが可能で、２つ以上の素子を備えた半導体装置の製造工程や集積化が容易になるという利点がある。
本発明の第１の実施の形態によるＳｉＣ半導体結晶の製造方法を主要工程順に示した図である。 本実施の形態によるＳｉＣ半導体結晶の製造方法を主要工程順に示した図であり、図１に続く図である。 本実施の形態によるＳｉＣ半導体結晶の製造方法を主要工程順に示した図であり、図２に続く図である。 本発明の第１の実施の形態の変形例によるＳｉＣ半導体結晶の製造方法であって、Ｓｉ極性面と無極性面（１１２０）や（１１００）の組み合わせにより貼り合わせ工程を示す図である。 本実施の形態の変形例によるＳｉＣ半導体結晶の製造方法であって、図４に続く図である。 本発明の第２の実施の形態による半導体装置の製造方法であり、スマートカット技術を使用する場合の例を示す図である。 本発明の第３の実施の形態による半導体装置の製造方法について図面を参照しつつ説明を行う。本実施の形態は、ＳｉＣ基板自体に、ある特定の埋め込み構造を予め形成しておいてから張り合わせなどを行う工程を示す図である。 本実施の形態による半導体装置の製造方法であって、図７に続く図である。 本発明の第４の実施の形態による半導体装置の製造方法を示す図である。 図１０（Ａ）から図１０（Ｅ）までは、ＳｉＣの極性面に関する構成を示す図である。 本実施の形態の第２の具体例による非線形光学素子の製造方法を示す図である。 非線形光学素子の製造方法の一例を示す図である。 図１３（Ａ）及び図１３（Ｂ）は、ＳｉＣの極性に関する図である。 図１１、図１２に示す非線形光学素子製造方法とは別の形態による製造方法を示す図である。 周期的分極反転構造をもつ非線形光学素子の一構成例を示す図であり、図１５（Ａ）は斜視図、図１５（Ｂ）は光導波路に沿う断面図である。 図１５に示す構造を製造する方法の一例を示す図である。
符号の説明
１…ＳｉＣ基板、１ａ…ＳｉＣ基板（極性反転用）、３ａ（上面）、３ｂ（下面）、３ｃ（側面）、１７…Ｎ極性面を有するＧａＮ層、１７ａ…Ｇａ極性面を有するＧａＮ。
以下に、本発明の実施の形態によるＳｉＣ半導体装置及び半導体製造方法について図面を参照しつつ説明を行う。図１３（Ａ）及び図１３（Ｂ）は、ＳｉＣの極性に関する図である。図１３（Ａ）に示すように、Ｓｉ原子（白抜きの丸印で示す）とＣ原子（黒塗りの丸印で示す）とのうちいずれの原子の結合手が結晶表面からその表面に垂直な方向に延びているかにより結晶の極性が定義される。図１３（Ａ）に示す構造では、表面からＳｉの結合手が垂直に伸びており、これをＳｉ極性と称し、この面を（０００１）面もしくはより明示的に（０００１）Ｓｉ面と呼ぶ。（３Ｃ−ＳｉＣの場合は｛１１１｝面もしくは｛１１１｝Ｓｉ面）一方、図１３（Ｂ）に示す構造では、表面からＣの結合手が垂直に伸びており、これをＣ極性、（０００−１）面や（０００−１）Ｃ面と称する。互いに１８０度の反対の面である（０００１）面や（０００−１）面からオフセット角を持つ面は、ＳｉとＣの結合手が両方現れるが、９０度を境にＳｉ極性、Ｃ極性と便宜上呼ぶこととする。また、ちょうど９０度に位置する｛１１−２０｝や｛１−１００｝面およびその間の面は極性がない無極性面と呼ばれる。
上述の通り、ＳｉとＮとの結合及びＣとＩＩＩ族金属との結合は強いため、ＳｉＣ上にＩＩＩ族窒化物を成長すると、ＳｉＣ（０００１）Ｓｉ極性ではＳｉとＮが結合し、成長するＩＩＩ族窒化物は結果としてＩＩＩ族原子の結合が垂直に突き出た構造、すなわちＩＩＩ族極性面を持つようになる。
まず、本発明の実施の形態の詳細な説明を行う前に、図１及び図２を参照しつつ、本発明の第１及び第２の半導体製造技術の２つの原理について説明を行う。
図１（Ａ）から（Ｃ）までは、本発明の第１の半導体製造技術の概略について示す図である。図１（Ａ）に示すＳｉＣ（０００１）基板１を２枚（図１（Ａ）では１枚のみを示す。）準備し、必要に応じて清浄表面にするための表面処理を行う。図１３を参照して説明したように、ＳｉＣ基板１の一方側の表面はＳｉ原子から垂直に結合手が出た（０００１）Ｓｉ極性面となり（Ｓｉ極性面を有する表面の方向を矢印の指す方向とする）、他方側の面（裏面）は、（０００−１）Ｃ極性面となる（Ｃ極性面を有する表面の方向を矢印の指す方向と反対方向とする）。
この状態において、例えば酸素常圧雰囲気中１１５０℃で２時間酸化することにより、図１（Ｂ）に示すように、基板表面全面、すなわち３ａ（上面側）、３ｂ（下面側）、３ｃ（側面側）に酸化膜ＳｉＯ２を形成する。次に、図１（Ｃ）に示すように、酸化膜を形成した基板１ａ、１ｂの双方の基板同士を、（０００１）Ｓｉ面を同士が向き合う配置（矢印が指す方向が向き合う配置）で貼り合わせる。基板１ａ、１ｂを貼り合わせた後に、例えば、８００℃から１０００℃において数時間の熱処理を行うことにより強固なウェハ融着を行うことができる。この工程は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の作製で用いられるＤｉｒｅｃｔ Ｂｏｎｄｉｎｇ（ＳｉＯ２を介したＳｉウェハ同士の融着）と類似の物理的・化学的現象に基づく工程である。酸化膜の厚さは、融着条件を勘案して適切に設定する。条件によっては極めて薄い酸化膜、または、意図的に一方の基板だけに酸化膜を形成する融着条件とする場合もある。
上記工程に基づいて、図１（Ｃ）に示すように、（０００１）Ｓｉ面を同士が向き合う配置を有する基板（極性反転基板と呼ぶ）を作成することができる。上記工程と、ＳｉのＤｉｒｅｃｔ Ｂｏｎｄｉｎｇ工程との大きな違いは以下の通りである。すなわち、ＳｉＣはＳｉよりも高い耐熱性を持っているので、融着温度を１０００℃以上、例えば１４５０℃などのＳｉＯ２のガラス転移温度以上を用いることも可能である。このような高い温度を用いると、融着する前の融着する面の平坦性が多少悪くてもＳｉＯ２の流動により良好な融着を達成することができる。後述するようにＳｉＣの融着する面にあらかじめ各種デバイス構造を作成する場合には、ＳｉＣ融着面を完全に表面を平坦化することは困難であるため、このような高温での基板の融着方法は極めて有効となる。このような高温融着の利点を活かすためには、酸化膜厚はある程度厚い方が望ましい。
図２（Ａ）から図２（Ｄ）までは、本発明の第２の半導体製造技術の概略を示す図である。本発明の第２の半導体製造技術は、スマートカット技術を利用した技術である。図２（Ａ）に示すように、まず、２枚のＳｉＣ（０００１）基板８１ａ、８１ｂを準備する。次いで、Ｓｉ面（以下に説明する技術と結晶面が逆のパターンとして、全てＣ面に置き換えても、本技術を実現することができる）のウェハ表面に、酸化膜８３ａ・８３ｂをそれぞれ形成する。例えば、酸素常圧雰囲気中１１５０℃で２時間程度の酸化処理を行い表面に酸化膜を形成することにより、符号８０ａで示す構造（基板８１ａを含む））と符号８０ｂ（基板８１ｂを含む）で示す構造とが形成される。次いで、図２（Ｂ）に示すように、一方の基板８１ｂ（図１（Ｂ））の一表面近傍の深さ方向に浅い位置にピークを有するように（０００１）Ｓｉ極性面側に酸化膜８３ｂを通してＨ＋イオンを注入し、ＳｉＣ層８２内のある厚さ方向の領域にＳｉＣ絶縁層８２ａを形成する。これにより、厚さ方向にＨ＋イオンの濃度が異なる構造８２が形成される。この際、イオン注入によるイオンの注入深さとＨ＋イオンの濃度との関係に基づき、表面近傍はＨ＋イオンの濃度が低い領域８２ｃとなる。
次いで、図２（Ｃ）に示すように、一方の基板構造８２（図２（Ｂ）の８１ｂ）と他方の基板８１ａとを、両方の基板８１ａ・８２を、（０００１）Ｓｉ極性面が向き合う方向で酸化膜８４（８３ａ・８３ｂ）を介して配置して貼り合わせる。その後、８００℃から１０００℃で数時間の熱処理を行い、強固なウェハ融着を実現する。この際、図２（Ｄ）に示すように、Ｈ＋イオンを注入した部分（深さ方向の位置）８２ａにおいてウェハ（８１ｂの厚い領域）が自動的に剥離する。これにより、薄いＳｉＣ層８２ｃを基板８１ａ上に酸化膜８４を介して残すことができる。図１（Ｃ）と同様の極性反転基板を形成することもできる。
本発明の第２の半導体装置の製造方法によれば、Ｈ＋イオン注入の注入エネルギーにより分離箇所（深さ）を調整し設定することができるため、薄膜化・平坦化の工程を追加して行わなくても良い、或いは、薄膜化・平坦化の工程を追加して行うとしても研磨量を著しく低減することができるという利点がある。従って、研磨によって廃棄する必要がある基板材料（粉体など）を可能な限り少なくすることもでき、特にバルク作製に大きなコストと電力が必要なＳｉＣ基板を用いた製造プロセスにおいては、そのメリットが極めて大きい。
尚、上記第１のおよび第２の作製プロセスを行った後に、基板全面にわたって第１ＳｉＣ基板１ａもしくは基板８１ａを研磨して薄層化・平坦化することも可能であり、或いは、そもそも融着の前に第１ＳｉＣ基板１ａもしくは８１ａとして予め５０ミクロン以下に薄層化したものを利用することもできる。
以上の工程により完成した極性反転基板では、図１（Ｃ） ＳｉＣ（１ａ）／ＳｉＯ２（５）／ＳｉＣ（１ｂ）、図２（Ｄ） ＳｉＣ（８２ｃ）／ＳｉＯ２（８４）／ＳｉＣ（８３ａ）の構造を有しており、かつ、ＳｉＣ（１ａもしくは８２ｃ）とＳｉＣ（１ｂもしくは８３ａ）とで基板表面から見たＳｉＣの極性が異なるという特徴を有するこれらの基板を出発基板（テンプレート）として、以下に説明するように様々なデバイスを作成することができる。
以下、上記の第１の結晶技術を例にして、本発明の第１の実施の形態よる半導体製造技術について図面を参照しつつ説明を行う。図３（Ａ）から（Ｄ）までは、図１（Ｃ）に示す工程に続く工程を示す図である（ＳｉＯ２／ＳｉＯ２界面は省略している。）。まず、図３（Ａ）に示すように、ＳｉＯ２界面（５：図１（Ｃ））においてＳｉ−Ｏ−Ｓｉ結合を形成しＳｉＯ２表面同士が強固に融着した状態とする。次に、図３（Ｂ）に示すように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法などを用いて図３（Ａ）の表面側（上面側）から基板１ａの研磨を行い、基板１ａを薄膜１ａ’化する。この際、側壁ＳＷも同時に除去される。これにより、極性反転テンプレートが完成する（図３（Ｃ））。図３（Ｃ）に示す極性反転テンプレート構造は、ＳｉＣ／ＳｉＯ２／ＳｉＣの積層構造であり、かつ、ＳｉＯ２を挟んで両者のＳｉＣ１、１ａ’の極性が異なることを特徴とする。この構造は、極性に着目しなければＳｉＣを保持基板とした場合の、ＳｉＣｏｎＩｎｓｕｌａｔｏｒ（ＳｉＣｏＩ）と一見同様の構造に見えるが、極性に着目するとその目的において全く異なるものである。すなわち、一般的なＳｉＣｏＩでは、下地基板は単なる保持基板として用いられ、その表面の方位に特別な目的はない。また、保持基板を意図的に露出させ、かつ、以下に述べるように、その表面上に薄膜形成を行うという本発明に特有の概念を有していない。
まず、Ｓｉ極性面を保持させたい領域を開口する図示しないフォトマスクを形成し、例えば反応性イオンエッチング（ＲＩＥ）などの周知の半導体加工方法により開口領域のエッチングを行う。開口領域のエッチング深さは、上部層１ａ’の厚さと酸化膜３の厚さ以上行う。これにより、下部層１の表面（上面）を露出させることができる。図３（Ｄ）に示すように、マスクが施されなかった開口部分１５は（0001）Ｓｉ面１が露出し、フォトマスクが施された被覆部分１１は上部層が残っておりＣ面（中間層）１ａ’が残る。ここでフォトマスクを除去する。
次に、反応性イオンエッチングによるダメージを除去するための化学洗浄、ガスエッチングなどを必要に応じて行った後、例えば、ＩＩＩ族窒化物（ＧａＮ，ＡｌＮ）の結晶成長を行う。図４（Ｅ）に示すように、Ｓｉ極性面を有するＳｉＣ１上にＩＩＩ族窒化物、例えばＧａＮ層を成長することにより、Ｇａの結合手が垂直に延びるＧａ極性面を有するＧａＮ層１７を成長することができる。Ｓｉ極性面上に極性反転したＳｉＣ層１ａ’が残されている領域では、Ｎの結合手が垂直に延びるＮ極性面を有するＧａＮ１７ａを成長することができる。
次に、ＡｌＧａＮ層を基板表面に形成すると、Ｇａ極性面を有するＧａＮ層１７上にはＩＩＩ族極性面を有するＡｌＧａＮ層２１が、Ｎ極性面を有するＧａＮ層１７ａ上にはＮ極性面を有するＡｌＧａＮ層２１ａが形成される。このようにして、極性反転テンプレートのパターンニングにより、基板面内の任意の位置にＩＩＩ族極性面又は窒素極性面を有するＩＩＩ族窒化物結晶を形成することができる。
その後、イオン注入工程、電極形成（ソース／ドレイン電極３１ａ／３１ｂ、ゲート電極３１の形成）、エッチング工程、素子分離工程（素子分離領域２５の形成）などの一般的な半導体素子形成工程を行うことにより、図４（Ｆ）に示すように、異なる極性面を有するＡｌＧａＮ／ＧａＮ ＨＥＭＴ（高電子移動度トランジスタ）が単一基板に多数集積化された構造を有する集積回路を製造することができる。図４（Ｆ）に示すデバイス構造においては、素子分離領域（例えばトレンチ）２５により素子分離されたＨＥＭＴであって、ゲート電極３１と、ソース／ドレイン電極３１ａ／３１ｂとを有するＨＥＭＴが３個形成されている（実際の集積回路ではさらに多数のＨＥＭＴが形成される）。ここで、中央のＨＥＭＴと両側のＨＥＭＴとでは、ＡｌＧａＮ／ＧａＮ ＨＥＭＴが形成されるチャネル層を形成するＳｉＣの極性が異なっているという特徴を有している。
次に、本発明の第２の実施の形態による半導体装置の製造方法について説明を行う。本実施の形態は、上記第２の半導体製造技術（スマートカット技術）を使用する場合の例である。図２（Ｄ）に示すように、ＳｉＣ基板８１ａと、ＳｉＯ２層８４と、反転したＳｉＣ層８２ｃとの積層構造を作成することにより、本発明の第１の実施の形態における図３（Ｂ）と同様の構成を有する半導体構造が実現される。次いで、図３（Ｃ）に示すように、ＳｉＯ２側壁を除去し、次いで、図３（Ｄ）から図４（Ｅ）、図４（Ｆ）の工程を経て、第１の実施の形態と同様のデバイス構造を作成することができる。
次に、より具体的なデバイス構造の第１の具体例として、異なるしきい値をもつトランジスタの集積回路に関する応用例について図５を参照しつつ説明を行う。図５においては、トランジスタを用いた集積回路に例として、ＩＩＩ族窒化物のヘテロ接合、例えば、ＡｌｘＧａ１−ｘＮ／ＧａＮを用いたＨＥＭＴを例にして説明を行う。ＡｌｘＧａ１−ｘＮ／ＧａＮのヘテロ接合を用いたＨＥＭＴは、高周波デバイスやパワーデバイス、超高速デバイスに応用することでその特徴を生かすことができるため、これらのデバイスへの応用が期待される。
この構造のＨＥＭＴは、ｃ軸方向に結晶成長した多層構造を用いて作製されるのが一般的である。ＩＩＩ族窒化物は強いピエゾ分極や自発分極を有しており、これに基づいてＡｌＧａＮ/ＧａＮヘテロ界面に対するｃ軸の方向、[０００１]および[０００−１]に応じてＡｌＧａＮ/ＧａＮ界面へのキャリアの誘起が促進もしくは阻害される。すなわちトランジスタ特性という意味では、成長方向によりトランジスタのしきい値電圧が大きくシフトするという特徴を有する。
例えば、高周波パワートランジスタ応用を目的としてＨＥＭＴは、ＡｌＧａＮ/ＧａＮ界面のキャリアを少しでも多くすることが高性能化につながる。そこで、［０００１］方向の結晶面が用いられ、自発分極・ピエゾ分極によりキャリアの誘起を促進させる。一方、ＡｌＧａＮ/ＧａＮ ＨＥＭＴを用いて超高速論理回路などの集積回路を作製する場合には、同一基板上で、異なるしきい値電圧を持つＨＥＭＴを作成することができれば、回路設計の自由度が大幅に向上する。
従来の方法、すなわち、本発明の極性反転テンプレートを用いない場合は、ゲート電極材料を変化させることにより、しきい値電圧を変化させる方法を用いざるを得なかった。ゲート電極材料はリーク電流低減などの他の要求も同時に満たさねばならず、大きくしきい値電圧を変えることは難しい。
発明者は、ｃ軸を［０００１］とは反対方向の［０００−１］方向とすることにより、しきい値電圧を大きく変えることが可能である点に着目した。すなわち、上記の各実施の形態による結晶成長技術を用いると、基板面内である程度任意にＩＩＩ族窒化物の極性を変えることができる。従って、本実施の形態による結晶成長技術を用いることにより、複数のしきい値電圧を持つＩＩＩ族窒化物トランジスタの集積回路を１つの基板上において実現することができる。
上記の特徴を利用したデバイス構造の一例について図５を参照しつつ説明を行う。図５に示す中央側と右側（又は左側）とのそれぞれＩＩＩ族窒化物トランジスタ（Ｖｔｈ１とＶｔｈ２）とは、図５から明らかなようにＡｌＧａＮ層４７ｃ、４７ｄの下層のＧａＮチャネル層４６ｃ、４６ｄにおいて反対方向の結晶軸を持っており（上向きの矢印と下向きの矢印とで表される）、これに応じて、大きく異なるしきい値電圧Ｖｔｈを持つ。これらの素子の作製方法の一例について図６を参照しつつ説明する。図５の詳細については後述する。
図６（Ａ）に示すように、（０００１）面方位と（０００−１）面方位とを持つ第１のＳｉＣ基板４１と第２のＳｉＣ基板４４とを準備する。それぞれのＳｉＣ基板４１、４４を酸化することによりそれぞれの表面に酸化膜４３を形成し（図６（Ｂ））、２枚のＳｉＣ基板４１、４４を、上記第１又は第２の実施の形態による技術を用いて融着する（図６（Ｃ））。次いで、第１のＳｉＣ基板４１に相当する部分を研磨などにより薄層化する（図６（Ｄ）４４ａ）。次に、必要とする領域に応じて、フォトリソグラフィー法及び反応性イオンエッチング法などの公知の加工技術を用いて、第１のＳｉＣ基板４１上の薄層化された膜４４ａの一部領域４４’を除去し、薄層化された膜４４ａの一部の膜（領域）４４ｃを残す（図６（Ｅ））。これにより、ＳｉＣの（０００１）面４１と（０００−１）面４４ｃとが基板表面に例えば交互に形成された加工基板（図６（Ｅ））を作製することができる。
この加工基板上に、ＩＩＩ族窒化物の結晶成長に適切な表面洗浄、表面制御を施した後に、例えばＡｌＮバッファ層４５と、ＧａＮチャネル層４６と、ＡｌＧａＮバリア層４７とを含む層を順次結晶成長し（図６（Ｆ））、素子分離のためのエッチング工程や電極形成工程などの一般的なデバイスプロセスを順次行うことにより図５に示すような素子構造が完成する（図６（Ｇ）も同じ構造）。
ところで、ＩＩＩ族窒化物の成長には、場合によっては完全なＳｉＣ（０００１）や（０００−１）面ではなく、そこから数度のオフセット角を持った面を用いた方が良質な結晶成長を行うことができる場合がある。上記の説明においては、正確な（０００１）面、（０００−１）面を用いて成長した場合を例に挙げてきたが、場合によっては極性反転テンプレートの上に成長する薄膜がより良質になるように、ＳｉＣの面方位はそれぞれの面方位からずれ（オフセット）を意図的に持たせるようにしても良い。成長条件などの違いがあるため一概には言えないが、例えば、テンプレートの上にＩＩＩ族窒化物を成長する場合は、おおむね１０度以内のオフセット角が適切である。テンプレートの上にＳｉＣを成長する場合には、２〜９度が適切なオフセット角となる。
上述した図５は、図６を参照して説明した上記の工程によって作成したＡｌＧａＮ/ＧａＮヘテロ界面を有するＨＥＭＴ構造の一例を示す図である。図６に示すように、本実施の形態によるＡｌＧａＮ/ＧａＮヘテロ界面を有するＨＥＭＴ構造は、［０００１］ＳｉＣ基板４１上に、ＳｉＯ２層４３ｃとＳｉＣ極性反転層４４ｃとの積層構造が残っている領域と、この積層構造を除去した領域と、のそれぞれの領域上に形成したＨＥＭＴを有している。より詳細には、上記積層構造の形成された領域上におけるＡｌＮバッファ層４５ｃ/４５ｄと、ＡｌＧａＮ/ＧａＮチャネル層４７ｃ/４６ｃ（０００−１）と、上記積層構造の形成されていない領域上におけるＡｌＧａＮ/ＧａＮチャネル層４７ｄ/４６ｄ（０００１）との組み合わせを工夫することで、それぞれのＨＥＭＴのＶｔｈが、Ｖｔｈ１とＶｔｈ２のように異なるものとすることができる。
尚、一般に、集積回路においては、異なるしきい値を有するトランジスタを必要とし、これにより、回路設計の自由度が向上するとともに、低消費電力化にも有効である。従って、上記の技術を用いることで、異なるしきい値を有するＨＥＭＴを同一基板上に形成できる利点は極めて大きい。
尚、上記の例においては、ＩＩＩ族窒化物を用いたＨＥＭＴ構造について例示したが、同様の方法を用いることにより、ＩＩＩ族窒化物と同じく極性を有するＩＩ族酸化物を利用してデバイス構造を形成することが可能である。より具体的には、バリア層として、ＺｎｘＭｇ１−ｘＯ層やＺｎＯ層を用い、チャネル層にＺｎＯ層やＺｎｘＣｄ１−ｘＯ層などを用いると、界面にチャネルを形成することができるため、同様の結晶成長技術と半導体加工技術とを利用することで、しきい値電圧Ｖｔｈの異なるＨＥＭＴを同一基板上に形成することができる。
次に、本発明の第１の実施の形態の変形例よるＳｉＣ半導体装置及び半導体製造方法について説明を行う。本実施の形態による結晶成長技術は、ＩＩＩ族窒化物に限らず任意の材料にも応用が可能である。より具体的には、ＩＩ族酸化物（Ｚｎ、Ｍｇ、Ｃｄのいずれか一つ以上と酸素を含む物質）に適用できる。
ところで、分極反転基板を作製するに当たって、Ｓｉ極性面同士の接着とＣ極性面同士の接着の２通りが考えられる。いずれも、パターンニングにより、表面にはＳｉ極性とＣ極性を混在させることができるが、実際的にはＳｉ極性面同士の接着が望ましい。その理由は、Ｓｉ極性面は研磨速度が遅く、上部基板の薄膜化に多大な時間を要するからである。
これまでは、極性の制御を行うことを特徴とする技術について述べてきたが、さらに、一般化した技術として、結晶面、結晶方位の自在な制御という観点で本技術を拡張することができる。例えば図７に示すように、Ｓｉ極性面と無極性面（１１−２０）や（１―１００）の組み合わせも可能である。すなわち、図７に示す構造では、結晶面の異なる２つの基板同士を融着している。このような融着の組み合わせを用いることで、高性能集積デバイスを実現することができる。図７（Ａ）に示す構造では、（０００１）Ｓｉ極性面５１ａを有する基板と（１１−２０）面５１ｂを有する基板とを準備し、図７（Ｂ）に示すように、（０００１）Ｓｉ極性面５１ａを有する基板の裏面側と、（１１−２０）面５１ｂを有する基板の表面側とを中間層５３を挟んで上記と同様にして融着することができる。
次に、図８（Ｃ）に示すように、（１１−２０）面５１ｂと中間層５３とをある領域に関して除去する（図では左側の領域）。次いで、ＧａＮ層を成長すると、ＳｉＣ基板５１ａ上に、（０００１）Ｓｉ極性面のＧａＮ層５１ａ’が、ＳｉＯ２中間層５３上には（１１−２０）面のＧａＮ層５１ｂが形成される。（０００１）Ｓｉ極性面のＧａＮ層５１ｂと（１１−２０）面のＧａＮ層５１ｂ’との間の領域を除去し、図８（Ｄ）に示すように、それぞれのＧａＮ層５１ａ’、高濃度ｎ型ＧａＮ層５１ｂ’上に、ＡｌＧａＮ層５５と、ｎ型ＡｌＧａＮ層５１ｂ’とを形成し、次いで、ｎ型ＧａＮ層クラッド層６７と、ＧａＮ／ＩｎＧａＮ多重量子井戸層（ＭＱＷ）７１と、ｐ型ＧａＮ層クラッド層７３と、を形成する。右側の領域と左側の領域とを分離し、左側に領域には、ＡｌＧａＮ層５５上のソース／ドレイン電極５７／６３と、ゲート電極６１と、を形成しＦＥＴ（ＨＥＭＴ）が完成する。右側の領域には、高濃度ｎ型ＧａＮ層５１ｂ’とｐ型ＧａＮ層クラッド層７３との上にそれぞれ電極７７、７５を形成し、多重量子井戸構造のレーザ素子を形成することができる。
上述のように、Ｓｉ極性面上には高性能なＧａＮ系ＨＥＭＴを作製することができる。また、一方、無極性面上にはピエゾ分極が生じないので、電子と正孔の発光再結合確率が増大し高性能ＧａＮ系レーザを作製可能である。すなわち、極性面と無極性面とを持つテンプレート基板を用いることで、高性能電子デバイスと高性能光デバイスとをモノリシックに作ることが可能である。
次に、上記の技術のより具体的なデバイス構造の第２の具体例として、非線形光学素子の例について説明する。上記本実施の形態による半導体成長技術と半導体加工技術とを用いることにより、高性能な非線形光学素子などを実現することができる。その例として第２高調波発生素子を製造する例について図１１、図１２を参照しつつ説明を行う。本実施の形態の第２の具体例による非線形光学素子は、図１１（Ａ）及び図１１（Ｂ）に示すように、ＳｉＣ基板４１上に形成された非線形光学素子であって、ＡｌＧａＮからなるクラッド層４５・４７と、このクラッド層４５・４７により挟まれた高屈折率のＧａＮからなる光ガイド層４６とからなる。上述したように、本実施の形態による基板面内での自在な結晶方位制御技術を用いるにより、光の進行方向に対して周期的に結晶方位が変調を受けた構造を作製することができる。図１１（Ａ）に示すように、非線形光学素子に入射光ωで入射した基本波の光波は、光ガイド層４６に沿って進行し、周期的結晶方位の反転により疑似位相整合が達成され高効率の第２高調波の発生が達成され、出射光２ωが得られる。
上記非線形光学素子の製造方法の一例について図１２を参照しつつ説明を行う。まず、図１２（Ａ）に示すように、（０００１）面方位と（０００−１）面方位とを持つ第１のＳｉＣ基板４１と第２のＳｉＣ基板４４とを準備する。それぞれのＳｉＣ基板４１・４４を酸化処理して表面に酸化膜４３を形成し（図１２（Ｂ））、２枚のＳｉＣ基板を融着する（図１２（Ｃ））。
続いて第２のＳｉＣ基板４４に相当する部分を薄層化する（図１２（Ｄ）：４４ａ）。次に、必要とする周期的反転に対応して、リソグラフィー技術と反応性イオンエッチング技術とを用い、第２のＳｉＣ基板の薄層４４ａをストライプ状に加工し除去する。これにより、ＳｉＣの（０００１）面と（０００−１）面とが表面に交互に現れた基板を作製することができる（図１２（Ｅ）符号４４１と符号４４ｂ/４３ａとの領域）。
このようにして作成された基板上に、第１のクラッド層となるＡｌＧａＮ層４５ａと、光ガイド層となるＧａＮ層４６ａと、第２のクラッド層となるＡｌＧａＮ層４５ｃと、を成長する。これらのＩＩＩ族窒化物は、表面に露出したＳｉＣの面方位を受け継いで成長するために、空間的な周期的結晶軸の反転構造が達成できる。すなわち、第１の積層構造４３ａ/４４ｂ上には、第２の積層構造４５ａ/４６ａ/４７ａが形成され、第１の積層構造４３ａ/４４ｂが形成されていない領域上には、第３の積層構造４５ｂ/４６ｂ/４７ｂが形成される。最後に、基板面内方向である横方向の光閉じ込めを実現するためのストライプ構造をリソグラフィーと反応性イオンエッチングとを含む公知の加工技術を用いて形成し、非線形光学素子が完成する（図１２（Ｆ）、（Ｇ））。
ＩＩＩ族窒化物の成長において、場合によっては完全なＳｉＣ（０００１）やＳｉＣ（０００−１）面のみではなく、それから数度のオフセット角を持った面を用いた方が良質な結晶成長を行うことができる場合がある。従って、ＳｉＣの面方位はそれぞれの面方位から１０度以内のずれを持っていても良い。
また、ＳｉＣ（０００１）面と（０００−１）面上に、同時にＩＩＩ族窒化物を成長すると、ＩＩＩ族窒化物の成長プロセスが１回で済むために工程を簡素化省略することができるが、成長方法・条件によっては面極性によりＩＩＩ族窒化物の成長速度が大きく異なる場合がある。
この場合、結晶軸が反転する界面において、光ガイド、クラッド層および結晶成長表面の不連続が生じてしまうことがある。そこで、工程数は増加するが、このような問題を回避するために、まず一方の面方位に対する最適条件でＩＩＩ族窒化物を成長し、次に、他方の面方位に成長したＩＩＩ族窒化物をリソグラフィーなどにより選択的に除去した後にこの面方位に対する最適条件でＩＩＩ族窒化物を成長し、最後に表面に形成された余分なＩＩＩ族窒化物を除去することにより、段差の少ない構造を作製することが可能となる。
他の方法としては、上記のように第１のクラッド層となるＡｌＧａＮ層４５ａ，４５ｂを成長後に平坦化のためのプロセスを行い、引き続き、ガイド層、第２のクラッド層を各成長後に平坦化プロセスを導入する方法もある。平坦化は一般に研磨によって実現することができるため、平坦化後、次の層の成長前には研磨ダメージ層の除去も必要となる。ガイド層は薄いために、成長速度の差が大きくなければ、ガイド層成長後の平坦化工程を省略することも可能である。
尚、上記の実施例においても、ＩＩＩ族窒化物に代わり、同じく極性を持つＩＩ族酸化物を利用することも可能である。具体的には、クラッド層として、ＺｎｘＭｇ１−ｘＯやＺｎＯを用い、光ガイド層に、ＺｎＯやＺｎｘＣｄ１−ｘＯなどを用いると、光閉じ込め、極性反転による疑似位相整合を実現することができる。また、ＩＩＩ族窒化物に代わり、ＳｉＣを用いても疑似位相整合は可能である。但し、ＳｉＣは混晶の形成が困難であり、Ｓｉ１−ｘＣｘを用いた縦方向の光ガイド層を実現することが難しい。基板を除去することにより、空気もしくは他の低屈折率物質による光閉じ込めガイドを実現する必要がある。
また、結晶軸の変調としては、第１、第２ＳｉＣ基板として（０００１）、（０００−１）を使用する方法の他に、（１１−２０）、（１１−２０）面（但し両者の面内の結晶方位[0001]方向が互いに１８０°程度異なる）などを使用することもできる。この場合、面内の結晶方位は異なるものの、結晶成長する面自体は全く同一であるために、その上に成長する薄膜の成長速度の差がないため、成長速度の差に起因する段差の問題を完全に解消することができるという極めて大きなメリットを有する。結晶面は同じで、結晶面方位だけを任意に制御するというこの技術は、非線形光学素子の製造技術として極めて有効であるとともに、その他のあらゆるデバイスに応用することが出来る。テンプレート上への結晶成長が等価であるという特徴は、本実施の形態による技術を利用した構造のみで得られる特徴である。
但し、この場合でもＳｉＣテンプレートに最初から存在する段差の問題は解決しなければならない。そのための一つの方法としては、極力ＳｉＯ２層を薄くし、また、表面のＳｉＣ基板を極限まで薄く研磨する方法である。ＳｉＯ２層の厚さは、融着条件などの工夫により数ｎｍに低減することができる。また、ＳｉＯ２を用いない接着方法の採用も可能である。表面のSiCの薄膜化は、通常の研磨技術では研磨ムラのため限界があり、スマートカットなどの方法の利用が有効である。
尚、上記各実施の形態においては、極性面の異なる結晶をＳｉＯ２などの絶縁膜を介して熱により融着する技術を例にして説明したが、例えば、加熱処理とともに、又は加熱処理の代わりに金属膜材料などを用いて金属同士の合金反応、もしくはＳｉＣと金属との合金反応を利用して基板同士を接着することも可能である。もちろん、一般の接着剤を利用して接着する技術を値用しでもよい。但し、接着の強度が十分であること、金属や接着剤がその後のプロセスにおいて汚染源などにならないこと、その後のプロセスの熱に耐えうることなどの制限が課せられる。また、接着層などを一切用いず、機械的に互いを接しさせたSiCを極めて高温に保持して接着層なしで接着することも可能である。実現の容易さ、接着強度、耐熱性などを考えると、SiO2を介した接着がもっとも応用範囲が広い。
第１結晶面と第２結晶面とを接着する場合において、ＳｉＣ基板として、第１ＳｉＣ基板と第２ＳｉＣ基板との融着境界に存在するシリコン酸化膜の厚さの合計が、２００ｎｍ以下にすると、薄いためＳｉＣを熱酸化する工程で容易に酸化膜を形成出来る。また、ＳｉＯ２層が薄いことにより、テンプレート上に形成される段差を小さくする効果がある。
一方、第１ＳｉＣ基板と第２ＳｉＣ基板との融着境界に存在するシリコン酸化膜の厚さの合計が、１ミクロン以上にすると、マイクロマシン応用では、後にＳｉＯ２を除去して自立構造を作ることが可能になる、また、電子回路応用では、基板と表面のデバイス・配線との浮遊容量を低減することができ、高周波化・高速化の点で好ましい。すなわち、応用によってＳｉＯ２の厚さを調整することができる。
以下に、本実施の形態による技術のより具体的な応用例について説明する。
１）第１応用例：第１結晶面と第２結晶面とを接着する場合において、ＳｉＣ基板として、３Ｃ，４Ｈ，６Ｈ，１５Ｒのいずれかの構造を用いる。この際、第１結晶面と第２結晶面との少なくとも一方が、（０００１）Ｓｉ面(３Ｃの場合｛１１１｝Ｓｉ面)から８５度以内にあり、もう一方が（０００−１）Ｃ面(３Ｃの場合｛−１−１−１｝Ｃ面)から８５度以内にあることが好ましい。この際、第１結晶面がＳｉ極性面であり、第２結晶面がＣ極性面である場合と、第１結晶面がＣ極性面、第２結晶面がＳｉ極性面の場合と両方の場合がある。広義の意味で二種類の面極性を混在させる目的の構造となる。
２）第２応用例：第１結晶面と第２結晶面とを同一かほぼ同一の結晶面とする、但し、面内方向の結晶方位を異なったものとする。具体的には、結晶面の差は２０度以内、面方位の差は１０度以上であることが好ましい。例えば、両方とも（０００１）Ｓｉ極性面であるが、面内の方位[1-100]軸が例えば３０°ずらして接着する場合が含まれる。同一の面方位を用いることで、テンプレート上への結晶成長がどちらの領域でも等価になるようにし、成長条件が同一、または、いずれの領域でも最適な結晶成長条件で薄膜成長を行える状態を実現するものである。結晶面に対して、結晶成長速度や最適成長条件は緩やかに変化するために、両者の面は、全く同一でなくても２０度以内程度の差であれば、ほぼ同一と見なすことができる。一方、面内の方位の差は、目的とする機能に応じて決定される。例えば、上述の非線形光学素子では原理的には１８０度ちょうど回転させることが望ましい。
３）第３応用例：第１結晶面と第２結晶面とを接着する場合において、ＳｉＣ基板として、３Ｃ，４Ｈ，６Ｈ，１５Ｒのいずれかの結晶構造を用い、第１結晶面、第２結晶面のうちの少なくともいずれか一方の結晶面方位が、（０００１）Ｓｉ面(３Ｃの場合｛１１１｝Ｓｉ面)又は（０００−１）Ｃ面(３Ｃの場合｛−１−１−１｝Ｃ面)から３０度以内にあり、他方の結晶面が｛１１−２０｝面又は｛１−１００｝面(３Ｃの場合、｛１００｝又は｛１１０｝)から１５度以内にあるように構成する。これは、極性を持つ面（極性面）と極性を持たない面（無極性面）との組み合わせに該当する。上記実施例では、ＩＩＩ族窒化物のトランジスタ、発光デバイスを集積化する応用の例を挙げたが、例えば、センサーなどで、結晶面により、反応するガス種などが異なる場合、複数のセンサーを同一基板に集積する用途などにも活用出来る。
４）第４応用例：第１結晶面と第２結晶面とを接着する場合において、ＳｉＣ基板として、３Ｃ，４Ｈ，６Ｈ，１５Ｒのいずれかの結晶構造を用い、第１結晶面、第２結晶面の面方位が同一であり、その面方位は｛１１−２０｝面又は｛１−１００｝面（３Ｃの場合、）｛１００｝又は｛１１０｝）から１５度以内にあり、かつ、第１結晶面、第２結晶面の面内の結晶方位が１７０度以上異なるように構成する。同一の無極性面であり、面内の方位のみ異なるように構成した構造を有する。２）のより具体的な実施例となり、特に非線形光学素子や高機能マイクロマシン、圧電素子などの作製に有用である。
次に、本発明の第３の実施の形態による半導体装置の製造方法について図面を参照しつつ説明を行う。図１０は、本実施の形態による半導体装置の製造方法を示す図である。図１０（Ａ）に示すように、まず、（０００１）Ｓｉ極性面を有する第１のＳｉＣ基板２０１ａと第２のＳｉＣ基板２０１ｂとを準備する。第１の基板２０１ａには、半絶縁性（Semi-insulating, ＳＩ）の基板内にｎ＋領域２０２ａが形成されている。第２の基板２０１ｂは、ｎ＋導電性ＳｉＣ基板である。図１０（Ｂ）に示すように、第１の基板２０１ａと第２の基板２０１ｂとを、第１の基板２０１ａの表面上に第２の基板２０１ｂの表面が接する状態にしてやや厚めに中間層ＳｉＯ２２０３を形成して貼り付ける。
図１０（Ｃ）に示すように、第１の基板２０１ａ上の中間層２０３とＳｉＣ層２０５とを一部領域について選択的に除去することにより、この一部領域においてｎ＋領域２０２ａが露出する。次いで、ｎ＋領域２０２ａが形成されている領域を含み上記選択的な除去工程が行われた第１領域と（０００−１）Ｃ極性面を有するｎ＋−ＳｉＣ層２０５が形成されている第２領域とに第１及び第２のＡｌＮ層２１１・２１５をそれぞれ形成する（図１０（Ｄ））。第１領域に形成されるＡｌＮ層は第１領域の極性を、第２領域に形成されるＡｌＮ層は第２領域の極性を継承する。第１領域のｐ＋層２０２ａが露出した領域に第１電極２２１を、第１ＡｌＮ層２１１上に第２電極２２３ａを形成する。一方、第２領域においては、ＳｉＣ層２０５上に第３電極２３１を、第２ＡｌＮ層２１５上に第４電極２３３ｂを形成する。これにより、２つの電極が独立し、かつ、極性が反転したピエゾ素子を、ぞれぞれの領域に形成することができる（図１０（Ｅ））。尚、中間層であるＳｉＯ２層２０３は、基板２０１との間の絶縁層としても機能している。このように、融着前にあらかじめ融着する双方の面に構造を形成しておくことで、個々の素子からの電極引き出しや、トランジスタやダイオードなどデバイスの融着界面への埋め込みが可能になり、より、高機能な素子を実現することができる。
次に、本発明の第４の実施の形態による半導体装置の製造方法について図面を参照しつつ説明を行う。図９は、本実施の形態による半導体装置の製造方法を示す図である。図９（Ａ）に示すように、まず、（１１−２０）無極性面を有する第１のＳｉＣ基板４１ａと第２のＳｉＣ基板４１ｂとを準備する。図９（Ｂ）に示すように、第１の基板４１ａと第２の基板４１ｂとを、面内の結晶方位、具体的には[0001]軸方向が互いに180度異なるように中間層ＳｉＯ２４３を形成して融着する。必要に応じて第２ＳｉＣ基板４１ｂを薄層化する。
図９（Ｃ）に示すように、第１の基板４１ａ上の中間層４３と薄層化された第２ＳｉＣ基板４４とを一部領域について選択的に除去することにより、この領域において第１の基板表面、つまり（１１−２０）無極性面で[0001]軸が右向きが露出する。一方、除去しない部分は、同じく（１１−２０）無極性面ではあるが[0001]軸が左向きとなる。
図９（Ｄ）に示すように、この上に、ＳｉＣやIII族窒化物、II族酸化物などを成長することで、[0001]軸の方向を引き継いだ薄膜が成長する。この場合、どちらの方向でも、それぞれの面は同一の（１１−２０）面であるので、同一の結晶成長条件で、両方の領域に最適な結晶成長が行える。また、両方の領域で結晶成長速度が等しいという特徴がある。
導波路や面内方向の電気伝導を利用したデバイスにおいて、異なる結晶面上に作製した薄膜同士の連続性が重要となる。この連続性を保持するためには、図１２を参照しながら説明したように、研磨などによる表面の平坦化工程を必要に応じて行なえばよい。このような技術を利用した一実施例として、例えば一番最初の薄膜成長工程後に平坦化を行う例について、図１４を参照しながら説明する。図１４は、図１２から派生した工程の例を示す図である。図１２（Ａ）から図１２（Ｅ）までに対応する図１４（Ａ）から図１４（Ｅ）までの工程を行なった後に、図１４（Ｅ）に示す構造上に、図１４（Ｅ）で表面に存在する段差以上の膜厚を有する薄膜の堆積を行う。この薄膜材料としては、例えば、ＳｉＣ、ＡｌＮ、ＧａＮ、ＺｎＯなどの薄膜材料を用いてエピタキシャル成長を行なう。図では、ＳｉＣの場合を例に説明する。但し、デバイスの種類によっては、その他の物質のエピタキシャル成長もしくは配向性を持った多結晶堆積を利用しても良い。
図１４（Ｅ）に示す工程の後に、研磨、ＣＭＰ又は、イオンビームスパッタリングなどにより上記薄膜材料をエッチングして表面の平坦化を行うことにより、図１４（Ｇ）に示すような構造を得る。図１４（Ｅ）に示す構造は、ＳｉＣ４１表面に、ＳｉＯ２層４３ｃとＳｉＣ極性反転層４４ｃとの積層構造が残っている領域と、この積層構造を除去した領域と、それぞれの領域上に形成されたＳｉＣ８１を平坦化し、例えば(0001)面ＳｉＣ８１ｄと(000-1)面ＳｉＣ８１ｃとが平坦になる表面を形成する（図１４（Ｇ））。図１４（Ｇ）の時点で(0001)面ＳｉＣ８１ｄと(000-1)面ＳｉＣ８１ｃとの表面の高さがほぼそろっているため、この後の工程で、それぞれの結晶面上での成長速度がほぼ等しいような条件を有する薄膜堆積方法を使用して薄膜（ＡｌＧａＮ４５、ＧａＮ４６、ＡｌＧａＮ４７）を形成すれば、例えば、図１４（Ｈ）に示すように、ＡｌＧａＮ４５ａ、ＧａＮ４６ａ、ＡｌＧａＮ４７ａの積層構造と、これと導波方向に隣接するＡｌＧａＮ４５ｂ、ＧａＮ４６ｂ、ＡｌＧａＮ４７ｂの積層構造とで、段差の少ない導波路を備えたデバイスを作製することができる。
尚、図１４では第１、第２の結晶面として(0001)面と(000-1)面とを用いた例を挙げて説明したが、結晶面として両方とも(11-20)面などの(0001)面に対して垂直な面を用い、面内の結晶方位のみ変えて上記と同様の工程で素子を製造すると、薄膜堆積過程において原理的に両方の結晶面は同じであるため薄膜の成長速度差が生じず、自然と平坦化ができる（平坦化工程を省略又は簡単化できる）という観点で工程がシンプルになり極めて有効な方法となる。
また、平坦化工程が必要な図１４に示す場合であっても、図１４（Ｅ）の時点における表面段差は少なければ少ないほど良い。なぜなら、図１４（Ｅ）の構造において薄膜を成長する場合に、(0001)面と(000-1)面との両方の領域で成長した薄膜が接するまでには、縦方向だけでなく横方向にも成長が進む。それにより、実際には図１４（Ｈ）に示すようにストライプの幅が表面でも保存されるとは限らず、むしろ凸の部分では若干幅が広がるからである。尚、成長によるストライプの幅の変化を見込んで、図１４（Ｅ）で作製するストライプの幅を設計することも可能であるが、成長プロセスによる広がりは、各種成長条件に依存するパラメータであるため、段差を小さくして、薄膜堆積工程の開始後にすぐに両方の領域の薄膜が接するようにすることが望ましい。より詳細には、段差は、おおむねストライプ幅の１/１０以下に抑えるのが好ましい。
次に、他の実施例について図１５を参照しながら説明を行なう。図１５（Ａ）、（Ｂ）に示す素子は、ガイド層にＡｌＧａＮ５４６、クラッド層にＡｌＮ５４５・５４７を用いた、周期的分極反転構造を持つ非線形光学素子である。ガイド層に高いＡｌ組成を有するＡｌＧａＮ５４６を使用し、クラッド層にＡｌＮ５４５・５４７を使用することにより、バンド間遷移による吸収を抑制することができ、非線形光学素子をより短波長領域まで使用することできる。
尚、必要に応じて、クラッド層にＡｌＧａＮを使用したり、クラッド層、ガイド層にＩｎやＢなどを少量含ませた膜を用いることもできる。光の進行方向に関する一つの領域の長さは、目的とする非線形機能に応じて決まるが、おおむね0.1μm〜200μmとなる。周期数は数周期から数十周期、場合によっては数千周期とすることもできる。
尚、上記の図１１では、周期的分極反転をデバイス表面方向に対して行っていたが、図１５では、分極反転を面内で行っている。図１１，１５、いずれの場合でも、周期的分極反転による疑似位相整合の効果は得られるが、図１５では、後述するように、素子作製上の観点で非常に優れた特徴があり、結果として損失の少ない素子をより容易に作製することができる。
図１５に示す素子構造の製造方法について図１６を参照しながら説明する。上述のように、導波路の連続性を高精度に実現するために、結晶方位としては(0001)面に垂直な面を用いることが望ましい。このような面の候補としては、(1-100)や(11-20)などがあるが、ここでは(11-20)を用いた例について説明する。これまでに説明した方法（図１２参照）と同様の方法を用いて、酸化膜形成、融着、研磨による薄層化、パターンニング等の工程を行い、図１６（Ｅ）のような構造を作製する。尚、図１６において、白抜きの○に×印は、奥方向の矢印を示し、白抜きの○に点印は手前向きの矢印を示す。図１６（Ｅ）の構造の作製にあたっては、これまでに説明したように、酸化を用いないでＳｉＣ同士を直接融着する方法、研磨による薄層化ではなく、スマートカット技術などを用いても良い。図１６（Ｅ）において、手前向き矢印のＳｉＣ６４１上に、ＳｉＯ２６４３ａ/ＳｉＣ６４４ａの積層構造と、ＳｉＣ（１１-２０）面の露出した構造との基板表面に沿った方向への繰り返し構造が形成される。
図１２（Ｅ）に対応する図１６（Ｅ）の構造に対して、図１６（Ｅ）に示す段差以上の膜厚でＳｉＣもしくはＡｌＮのエピタキシャル成長を行い、その後に、機械研磨又は化学機械研磨などの方法により表面を平坦化する。その後、窒化物エピタキシャル成長により、ＡｌＮクラッド層６４５ａ・６４５ｂ、ＡｌＧａＮガイド層(活性層)６４６ａ・６４６ｂ、ＡｌＮクラッド層６４７ａ・６４７ｂを成長する。表面に露出する２種類の領域の結晶方位が等価であるため、結晶成長速度の差が存在せず、最初に研磨を行った精度と同等の精度で隣同士の領域の連続性が確保される。これにより、きわめて精度の高い光導波路が実現でき、導波路の不連続による光散乱損失を極限まで低下させた、高性能な非線形光学素子を製造し実現することができる（図１５参照）。
すなわち、図１６（Ｅ）、図１６（Ｇ）に示すように、第１の積層構造６４３ａ/６４４ｂ上には、第２の積層構造６４５ａ/６４６ａ/６４７ａが形成され、第１の積層構造６４３ａ/６４４ｂが形成されていない領域上には、第３の積層構造６４５ｂ/６４６ｂ/６４７ｂが形成される。最後に、基板面内方向である横方向の光閉じ込めを実現するためのストライプ構造をリソグラフィーと反応性イオンエッチングとを含む公知の加工技術を用いて形成し、非線形光学素子が完成する。
本発明は、ＩＩＩ族窒化物やＩＩ族酸化物を成長させて作製するデバイス以外にも、ＳｉＣのみで構成される半導体デバイスでも新機能、集積機能デバイスなどの実現へ利用することができる。また、本発明によれば、ＳｉＣ系の極性反転層を容易かつ精度良く作成することができる。特に、導波路型の非線形光学デバイス、Ｅ／Ｄ構成のＨＥＭＴ、マイクロマシン、素子間分離などの様々な分野に応用することができる。

Claims (32)

  1. 第１結晶面を有する第１ＳｉＣ基板と第２結晶面を有する第２ＳｉＣ基板とを準備する工程と、
    前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とを、前記第１結晶面の裏側の面と前記第２結晶面とが接するように接着を行う工程と、
    前記第１ＳｉＣ基板を面内の一部の領域で完全に除去し、接着後の基板表面に、第２ＳｉＣ基板の表面である前記第２結晶面を露出させる工程であって、基板表面に前記第１ＳｉＣ基板による第１結晶面と第２ＳｉＣ基板による第２結晶面が混在する構造を形成し、基板表面に現れた第１結晶面と第２結晶面との２種類の結晶面方位又は面内の結晶方位の少なくとも一方が異なるようにする工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 第１結晶面を有する第１ＳｉＣ基板と第２結晶面を有する第２ＳｉＣ基板とを準備する工程と、
    第１ＳｉＣ基板の第１結晶面の裏側の面に、裏面からある深さで濃度が最大になるように水素もしくは希ガスをイオン注入する工程と、
    前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とを、前記第１結晶面の裏側の面と前記第２結晶面とが接するように配置し熱処理により基板融着を行うとともに、前記注入原子濃度が最大になる近辺で自動的に剥離させる工程と、
    剥離後、前記第２ＳｉＣ基板に接着され、薄膜として第２ＳｉＣ表面に接着され残っている第１ＳｉＣ基板を面内の一部の領域において完全に除去し、接着後の基板表面に、第２ＳｉＣ基板の表面である第２結晶面を露出させる工程であって、基板表面に第１ＳｉＣ基板による第１結晶面と第２ＳｉＣ基板による第２結晶面が混在する構造を形成し、基板表面に現れた第１結晶面と第２結晶面との２種類の結晶面方位又は面内の結晶方位の少なくとも一方が異なるように露出させる工程と
    を有することを特徴とする半導体装置の製造方法。
  3. 前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とが互いに接する面の、両方又は一方に、シリコン酸化膜を形成する工程を行った後、前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とを、前記第１結晶面の裏側の面と前記第２結晶面とが互いに接するように配置し熱処理により基板融着を行う工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とが互いに接する面の両方又は一方に金属膜を形成する工程を行った後、前記第１ＳｉＣ基板と前記第２ＳｉＣ基板とを、前記第１結晶面の裏側の面と前記第２結晶面とが互いに接するように配置し熱処理により基板融着を行う工程を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  5. 前記第１結晶面と前記第２結晶面との結晶面の方位が５度以上異なることを特徴とする請求項１から４までのいずれか１項に記載の半導体装置の製造方法。
  6. 前記ＳｉＣ基板として、３Ｃ，４Ｈ，６Ｈ，１５Ｒのいずれかの構造を用い、前記第１結晶面と前記第２結晶面の一方が、（０００１）Ｓｉ面(３Ｃの場合｛１１１｝Ｓｉ面)から８５度以内にあり、もう一方が（０００−１）Ｃ面(３Ｃの場合｛−１−１−１｝Ｃ面)から８５度以内にあることを特徴とする請求項１から４までのいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１結晶面と前記第２結晶面との面方位が同一もしくはその差が２０度以下であり、かつ、面内方向の結晶方位の差が１０度以上であることを特徴とする請求項１から４までのいずれか１項に記載の半導体装置の製造方法。
  8. 前記ＳｉＣ基板として、３Ｃ，４Ｈ，６Ｈ，１５Ｒのいずれかの結晶構造を用い、前記第１結晶面、前記第２結晶面のうちの一方の結晶面方位が（０００１）Ｓｉ面(３Ｃの場合｛１１１｝Ｓｉ面)又は（０００−１）Ｃ面(３Ｃの場合｛−１−１−１｝Ｃ面)から３０度以内にあり、他方の結晶面が｛１１−２０｝面又は｛１−１００｝面(３Ｃの場合、｛１００｝又は｛１１０｝又は｛１−１０｝)から１５度以内にあることを特徴とする請求項１から４までのいずれか１項に記載の半導体装置の製造方法。
  9. 前記ＳｉＣ基板として、３Ｃ，４Ｈ，６Ｈ，１５Ｒのいずれかの結晶構造を用い、前記第１結晶面、前記第２結晶面の面方位が同一であり、その面方位は｛１１−２０｝面又は｛１−１００｝面（３Ｃの場合｛１００｝又は｛１１０｝又は｛１−１０｝）から１５度以内にあり、かつ、前記第１結晶面、前記第２結晶面の面内の結晶方位が５度以上異なることを特徴とする請求項１から４までのいずれか１項に記載の半導体装置の製造方法。
  10. 前記ＳｉＣ基板として、３Ｃ，４Ｈ，６Ｈ，１５Ｒのいずれかの結晶構造を用い、前記第１結晶面、前記第２結晶面の面方位が同一であり、その面方位は（０００１）Ｓｉ面(３Ｃの場合｛１１１｝Ｓｉ面)又は（０００−１）Ｃ面(３Ｃの場合｛−１−１−１｝Ｃ面)から３０度以内にあり、かつ、前記第１結晶面、前記第２結晶面の面内の結晶方位が３０度以上異なることを特徴とする１から４までのいずれか１項に記載の半導体装置の製造方法。
  11. 前記第１ＳｉＣ基板と第２ＳｉＣ基板との接着もしくは融着境界に存在するシリコン酸化膜の厚さの合計が、２００ｎｍ以下であることを特徴とする請求項１から１０までのいずれか１項に記載の半導体装置の製造方法。
  12. 前記第１ＳｉＣ基板と第２ＳｉＣ基板の接着もしくは融着境界に存在するシリコン酸化膜の厚さの合計が、１ミクロン以上であることを特徴とする請求項１から１０までのいずれか１項に記載の半導体装置の製造方法。
  13. 接着もしくは融着後に基板全面にわたり前記第１ＳｉＣ基板を薄層化もしくは平坦化する工程を含むことを特徴とする請求項１から１２までのいずれか１項に記載の半導体装置の製造方法。
  14. 前記第１ＳｉＣ基板として５０ミクロン以下に薄層化したものを利用することを特徴とする請求項１から１２までのいずれか１項に記載の半導体装置の製造方法。
  15. 予め、前記第１ＳｉＣ基板の第１結晶面の裏側の面と前記第２ＳｉＣ基板の第２結晶面の少なくともいずれか一方に、ある特定の構造を形成する工程を有することを特徴とする請求項１から１４までのいずれか１項に記載の半導体装置の製造方法。
  16. 前記第１結晶面と第２結晶面が表面に混在した構造を形成した後のＳｉＣ基板上に任意の薄膜成長を行い、前記ＳｉＣ基板の前記第１結晶面と前記第２結晶面上にそれぞれ異なる特徴を有する薄膜を形成する工程を有することを特徴とする請求項１から１５までのいずれか１項に記載の半導体装置の製造方法。
  17. 前記薄膜が、ＳｉＣ、もしくは、ＩＩＩ族窒化物、もしくはＩＩ族酸化物の、単結晶もしくは配向性を持つ多結晶であることを特徴とするとする請求項１６に記載の半導体装置の製造方法。
  18. 第１ＳｉＣ基板、第２ＳｉＣ基板として３Ｃ，４Ｈ，６Ｈ，１５Ｒ結晶構造のいずれかのＳｉＣ基板を用い、第１結晶面として（０００１）Ｓｉ面もしくは（０００−１）Ｃ面（３Ｃの場合には｛１１１｝Ｓｉ面もしくは｛−１−１−１｝Ｃ面、もしくはそこから３０度以内の結晶面を用い、第２結晶面として、｛１−１００｝もしくは｛１１−２０｝面（３Ｃの場合には｛１００｝もしくは｛１１０｝もしくは｛１−１０｝）もしくはそこから１５度以内の結晶面を用い、さらに前記第１結晶面上にＳｉＣもしくはIII-V族もしくはII-VI族半導体を用いたトランジスタもしくはダイオードを形成し、前記第２結晶面上にIII−Ｖ族もしくはＩＩ−ＶＩ族半導体を用いた発光ダイオード、レーザダイオードもしくはフォトダイオードを形成した、モノリシックデバイス。
  19. ＳｉＣの（０００１）Ｓｉ面もしくは（０００−１）Ｃ面もしくはそこから１０度以内の面を有する、半絶縁性もしくは第１導電型を有する基板内に第１導電型と異なる第２導電型の高濃度不純物領域が局所的に形成されている第１のＳｉＣ基板と第２のＳｉＣ基板とを準備する工程と、
    前記第１の基板と前記第２の基板とを、それぞれの表面が接するように接着する工程と、
    前記第１の基板の前記中間層と前記ＳｉＣ層とを選択的に除去することにより前記高濃度不純物領域の表面を露出させる工程と、
    ＩＩＩ族窒化物もしくはＩＩ族酸化物膜を形成し、前記第１の基板と前記第２の基板とのそれぞれの一部領域の前記堆積膜を除去し、この除去した領域と前記ＩＩＩ族窒化物もしくはＩＩ族酸化物膜上とにそれぞれ電極を形成する工程と
    を有する圧電デバイス、センサーデバイスもしくはマイクロマシンの製造方法。
  20. 第１の結晶面と第２の結晶面とが形成されたＳｉＣ基板と、
    該ＳｉＣ基板に形成され、前記第１の結晶面上に形成され該第１の結晶面の特性を引き継ぐ第１の下部クラッドと第１の活性層と第１の上部クラッド層とを有する第１の積層構造と、前記第２の結晶面上に形成され該第２の結晶面の特性を引き継ぐ第２の下部クラッドと第２の活性層と第２の上部クラッド層とを有する第２の積層構造と、が前記基板面内方向に交互に配置されたストライプ構造と、を有し、
    該第１結晶面と該第２結晶面との結晶面方位又は面内の結晶方位の少なくとも一方が異なることを特徴とする非線形光学素子。
  21. 第１の結晶面と第２の結晶面とが形成されたＳｉＣ基板と、
    該ＳｉＣ基板に形成され、前記第１の結晶面上に形成され該第１の結晶面の特性を引き継ぐ第１の層をチャネル層とする第１の電界効果トランジスタと、前記第２の結晶面上に形成され該第２の結晶面の特性を引き継ぐ第２の層をチャネル層とする第２の電界効果トランジスタ構造と、を有し、
    該第１結晶面と該第２結晶面との結晶面方位又は面内の結晶方位の少なくとも一方が異なることを特徴とする半導体装置。
  22. 前記第１結晶面と前記第２結晶面とが混在した表面構造が形成されたＳｉＣ基板に、薄膜成長を行い、その後に、表面の平坦化を行う工程を有することを特徴とする請求項１から１５までのいずれか１項に記載の半導体装置の製造方法。
  23. 前記薄膜を、前記ＳｉＣ基板表面に存在する段差以上の任意の膜厚だけ成長した後に平坦化することを特徴とする請求項２２に記載の半導体装置の製造方法。
  24. 前記薄膜が、ＳｉＣもしくはＩＩＩ族窒化物もしくはＩＩ族酸化物の、単結晶又は配向性を持つ多結晶であることを特徴とする請求項２２又は２３に記載の半導体装置の製造方法。
  25. 前記クラッド層と前記活性層との少なくともいずれか一方がＡｌを含む窒化物であることを特徴とする請求項２１に記載の半導体装置。
  26. 前記第１の結晶面および前記第２の結晶面が共に(0001)面に対して垂直な面であることを特徴とする請求項２１に記載の半導体装置。
  27. 請求項２1に記載の半導体装置の製造方法であって、
    前記ストライプ構造を構成する任意の薄膜成長後に、少なくとも１回以上の平坦化工程を有することを特徴とする製造方法。
  28. 第１の結晶面を有するＳｉＣ基板と、
    該ＳｉＣ基板に形成される融着層を介して、もしくは融着層を介さず直接形成される第２の結晶面を有するＳｉＣ層と、の平坦構造と、を有し、
    該第１結晶面と該第２結晶面との結晶面方位又は面内の結晶方位の少なくとも一方が異なることを特徴とする半導体装置。
  29. 第１の結晶面を有するＳｉＣ基板と、
    該ＳｉＣ基板上のある領域に形成され、融着層を介して、もしくは、融着層を介さず直接形成される、第２の結晶面を有するＳｉＣ層と、の積層構造を有する第２の構造と、を有し、
    該第１結晶面と該第２結晶面との結晶面方位又は面内の結晶方位の少なくとも一方が異なる特徴とを有することを特徴とする半導体装置。
  30. 第１の結晶面を有するＳｉＣ基板と、
    該ＳｉＣ基板表面に直接形成される第１の結晶面を有する第１の構造と、
    前記ＳｉＣ基板表面の前記第１の構造が形成されている領域とは異なる領域に形成される第２の構造であって、第２の結晶面を有するＳｉＣ層と、第２の結晶面を有する層と、の積層構造を有する第２の構造と、を有し、
    該第１結晶面と該第２結晶面との結晶面方位又は面内の結晶方位の少なくとも一方が異なることを特徴とする半導体装置。
  31. 前記ＳｉＣ極性反転層と前記第２の結晶面を有する層との間に設けられた融着層を備えることを特徴とする請求項３０に記載の半導体装置。
  32. 前記第１の構造と前記第２の構造とが形成された上面が平坦化されていることを特徴とする請求項３０に記載の半導体装置。
JP2007514524A 2005-04-18 2006-04-05 化合物半導体装置及び化合物半導体製造方法 Pending JPWO2006114999A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005119971 2005-04-18
JP2005119971 2005-04-18
PCT/JP2006/307205 WO2006114999A1 (ja) 2005-04-18 2006-04-05 化合物半導体装置及び化合物半導体製造方法

Publications (1)

Publication Number Publication Date
JPWO2006114999A1 true JPWO2006114999A1 (ja) 2008-12-18

Family

ID=37214627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007514524A Pending JPWO2006114999A1 (ja) 2005-04-18 2006-04-05 化合物半導体装置及び化合物半導体製造方法

Country Status (4)

Country Link
US (1) US20090072243A1 (ja)
JP (1) JPWO2006114999A1 (ja)
TW (1) TW200710927A (ja)
WO (1) WO2006114999A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178495A (ja) * 2011-02-28 2012-09-13 Renesas Electronics Corp 半導体装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762771B2 (ja) * 2006-03-31 2011-08-31 古河電気工業株式会社 波長変換素子及び光モジュール
JP2008170710A (ja) * 2007-01-11 2008-07-24 Sumitomo Electric Ind Ltd 波長変換装置
EP2108062A2 (en) * 2007-01-22 2009-10-14 Element Six Limited Diamond electronic devices including a surface and methods for their manufacture
US20100072485A1 (en) * 2007-03-26 2010-03-25 Kyoto University Semiconductor device and semiconductor manufacturing method
TW200914653A (en) * 2007-08-24 2009-04-01 Sumco Corp Semiconductor wafer and its manufacturing method
JP5227667B2 (ja) * 2008-06-06 2013-07-03 ローム株式会社 ＧａＮ系半導体素子
JP2010008574A (ja) * 2008-06-25 2010-01-14 Sumitomo Metal Mining Co Ltd 光パラメトリック発振波長変換装置
JP5562696B2 (ja) * 2009-03-27 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5640325B2 (ja) * 2009-04-30 2014-12-17 富士通株式会社 化合物半導体装置
KR20120023016A (ko) * 2009-05-11 2012-03-12 스미토모덴키고교가부시키가이샤 반도체 장치
CA2761430A1 (en) * 2009-05-11 2010-11-18 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and semiconductor device
JP5170572B2 (ja) * 2009-05-25 2013-03-27 国立大学法人福井大学 波長変換装置
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US8269931B2 (en) * 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
WO2011092893A1 (ja) * 2010-01-26 2011-08-04 住友電気工業株式会社 炭化珪素基板の製造方法
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
US8822817B2 (en) 2010-12-03 2014-09-02 The Boeing Company Direct wafer bonding
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US8946864B2 (en) * 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
JP5853648B2 (ja) * 2011-11-30 2016-02-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
KR20130076314A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 파워소자 및 이의 제조방법
EP2801860A4 (en) * 2012-01-06 2015-08-19 Chinese Acad Physics Inst NON-LINEAR OPTICAL DEVICE MANUFACTURED USING 4H SILICON CARBIDE CRYSTAL
GB2507512A (en) * 2012-10-31 2014-05-07 Ibm Semiconductor device with epitaxially grown active layer adjacent a subsequently grown optically passive region
JP6106419B2 (ja) * 2012-12-12 2017-03-29 昭和電工株式会社 ＳｉＣ基板の製造方法
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates
JP6381639B2 (ja) * 2013-07-08 2018-08-29 エフィシエント パワー コンヴァーション コーポレーション 窒化ガリウムデバイスにおける分離構造及び集積回路
US9373691B2 (en) * 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
JP2015126024A (ja) * 2013-12-25 2015-07-06 株式会社豊田自動織機 半導体基板および半導体基板の製造方法
US9735305B2 (en) * 2015-09-21 2017-08-15 International Business Machines Corporation Monolithically integrated fluorescence on-chip sensor
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP6778577B2 (ja) * 2016-10-07 2020-11-04 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
WO2018151189A1 (ja) * 2017-02-16 2018-08-23 信越化学工業株式会社 化合物半導体積層基板及びその製造方法、並びに半導体素子
JP2018182306A (ja) * 2017-04-17 2018-11-15 浜松ホトニクス株式会社 光半導体素子、及び光半導体素子の駆動方法
JP6824112B2 (ja) * 2017-05-15 2021-02-03 株式会社東芝 導波素子、発光装置及び導波素子の製造方法
IT201700070601A1 (it) * 2017-06-23 2018-12-23 Laser Point S R L Rilevatore veloce di radiazione elettromagnetica.
IT201700070606A1 (it) * 2017-06-23 2018-12-23 Laser Point S R L Rilevatore di radiazione elettromagnetica.
US10332876B2 (en) * 2017-09-14 2019-06-25 Infineon Technologies Austria Ag Method of forming compound semiconductor body
JP6984578B2 (ja) * 2018-11-29 2021-12-22 日本電信電話株式会社 トランジスタの作製方法
CN112164672B (zh) * 2020-09-09 2023-07-11 广东省科学院半导体研究所 一种衬底剥离方法
WO2022210402A1 (ja) * 2021-03-31 2022-10-06 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63102353A (ja) * 1986-10-20 1988-05-07 Fujitsu Ltd 半導体装置
JP3276146B2 (ja) * 1990-03-30 2002-04-22 株式会社デンソー 半導体装置及びその製造方法
JPH0590117A (ja) * 1991-09-27 1993-04-09 Toshiba Corp 単結晶薄膜半導体装置
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
JPH09127352A (ja) * 1995-10-30 1997-05-16 Hitachi Ltd 半導体装置およびその製造方法
US5802232A (en) * 1996-02-16 1998-09-01 Bell Communications Research, Inc. Bonded structure with portions of differing crystallographic orientations, particularly useful as a non linear optical waveguide
JP5007006B2 (ja) * 2001-09-28 2012-08-22 一般財団法人ファインセラミックスセンター Ｓｏｉ基板およびその製造方法
JP2003282845A (ja) * 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178495A (ja) * 2011-02-28 2012-09-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
TW200710927A (en) 2007-03-16
WO2006114999A1 (ja) 2006-11-02
US20090072243A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JPWO2006114999A1 (ja) 化合物半導体装置及び化合物半導体製造方法
US20100072485A1 (en) Semiconductor device and semiconductor manufacturing method
JP5679494B2 (ja) 窒化物半導体構造及びその作製方法
US20230333316A1 (en) Photonic devices
JP5681937B2 (ja) 半導体素子およびその製造方法
WO2011027871A1 (ja) 半導体基板、電界効果トランジスタ、集積回路、及び半導体基板の製造方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
JP2003046081A (ja) 半導体素子
KR101422300B1 (ko) 복합 기판 및 이를 위한 제조 방법
JP2018046258A (ja) 光集積回路装置及びその製造方法
JP6525554B2 (ja) 基板構造体を含むｃｍｏｓ素子
CN102107852A (zh) 半导体纳米结构和制造方法及其应用
CN109801930B (zh) 异质半导体结构及其制造方法
JP2008518484A (ja) 高出力半導体デバイスのための半導体構造体の作成方法
JP5205729B2 (ja) 半導体レーザ装置及びその製造方法
JP5299805B2 (ja) トランジスタ
JP6870813B2 (ja) Ｍｏｓ型光変調器及びその製造方法
JP4656888B2 (ja) 基板の分割方法
US8163576B2 (en) Nitride semiconductor device having a silicon-containing layer and manufacturing method thereof
WO2022107270A1 (ja) 半導体構造および電界効果トランジスタの作製方法
WO2023223375A1 (ja) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
JP4792757B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
TW202347520A (zh) 高電子遷移率電晶體及製造其之方法
US20200185329A1 (en) Heterogeneous integrated circuit for short wavelengths
JP6006158B2 (ja) 光変調導波路の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206