Nothing Special   »   [go: up one dir, main page]

JPS6376378A - Field-effect transistor - Google Patents

Field-effect transistor

Info

Publication number
JPS6376378A
JPS6376378A JP61222522A JP22252286A JPS6376378A JP S6376378 A JPS6376378 A JP S6376378A JP 61222522 A JP61222522 A JP 61222522A JP 22252286 A JP22252286 A JP 22252286A JP S6376378 A JPS6376378 A JP S6376378A
Authority
JP
Japan
Prior art keywords
source
conjugated polymer
thin film
drain
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61222522A
Other languages
Japanese (ja)
Inventor
Akira Tsumura
顯 津村
Yuji Hizuka
裕至 肥塚
Torahiko Ando
虎彦 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61222522A priority Critical patent/JPS6376378A/en
Publication of JPS6376378A publication Critical patent/JPS6376378A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To obtain a stable operation and reduce a leakage of electricity so that an electric current between a source electrode and a drain electrode can be drastically changed by a gate voltage by causing a semiconductor layer to form an organic thin film having a specific thickness which is composed of pi-conjugated polymer, when conductivity of the above semiconductor layer serving as a current path between the source and drain electrodes is controlled by the gate voltage through an insulating thin film. CONSTITUTION:A metal film 2 that functions as a gate electrode, an insulating thin film 3, an organic thin film that is composed of pi-conjugated polymer and has a thickness of 1000 Angstrom or less, thereby performing the task as a semiconductor layer 4, as well as the metal film 6 that functions as respective electrodes of source and drain are formed on a substrate. In view of the ease of the film formation and composition, pi-conjugated polymer having a five-membered heterocyclic ring is in wide use. Among them in particular, it is preferable to have pi-conjugated polymer exhibited by I and II expressions and it is still more desirable for it to use polythiophene and poly (3-methylthiophene) from the practical point of view. Thus, the above measure makes it possible to obtain a stable operation and reduce a leakage of electricity and furthermore change drastically an electric current between source and drain electrodes by means of a gate voltage.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、有機半導体を用いた電界効果型トランジス
タ(以下、FET素子と略称する)に関するものである
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a field effect transistor (hereinafter abbreviated as FET element) using an organic semiconductor.

〔従来の技術〕[Conventional technology]

π−共役系高分子は化学構造の骨格が共役二重結合や共
役三重結合から成っており、π−電子軌道の重なりによ
って形成される価電子帯と伝導帯およびこれを隔てる禁
制帯から成るバンド構造を有しているものと考えられて
いる。禁制帯幅は材料によって異なるが、殆どのπ−共
役系高分子では1.5〜4eVの範囲にある。このため
にπ−共役系高分子は、それ自身では絶縁体である。し
かし、化学的方法、電気化学的方法、物理的方法等によ
って価電子帯から重子を抜き去ったり(酸化)。
The chemical structure of π-conjugated polymers consists of a conjugated double bond or a conjugated triple bond, and a band consisting of a valence band and a conduction band formed by overlapping π-electron orbits, and a forbidden band separating these bands. It is thought that it has a structure. The forbidden band width varies depending on the material, but is in the range of 1.5 to 4 eV for most π-conjugated polymers. For this reason, the π-conjugated polymer itself is an insulator. However, deuterons can be removed from the valence band (oxidation) by chemical methods, electrochemical methods, physical methods, etc.

または、伝導帯に電子を注入(還元)すること(以下、
ドーピングという)によって電荷を運ぶキャリヤー(担
体)が生じるものと簡単には説明されている。この結果
、ドーピングの量を制御することによって、電導度は絶
縁体領域から金属領域の幅広い範囲にわたって変えるこ
とが可能である。ドーピングが酸化反応の時に得られる
高分子はp型、還元反応の場合にはn型になる。これは
無機半導体における不純物添加の場合に似ている。
Alternatively, injecting (reducing) electrons into the conduction band (hereinafter referred to as
It is simply explained that carriers that carry charges are generated through doping (called doping). As a result, by controlling the amount of doping, the conductivity can be varied over a wide range from the insulator region to the metal region. When doping is an oxidation reaction, the polymer obtained becomes p-type, and when doping is a reduction reaction, it becomes n-type. This is similar to the case of impurity addition in inorganic semiconductors.

このためにπ−共役系高分子を半導体材料として用いた
半導体素子を作製することができる。
For this reason, a semiconductor element using a π-conjugated polymer as a semiconductor material can be manufactured.

具体的には、ポリアセチレンを用いたショットキー型接
合素子fジャーナル オブ アプライドフイジクス(J
、 Appl、 Phys、)第62巻、第369頁。
Specifically, a Schottky-type junction element using polyacetylene f Journal of Applied Physics (J
, Appl, Phys, Volume 62, Page 369.

1981年刊行、特開昭56−147486号公報等)
、ポリピロール系共役系高分子を用いたショットキー型
接合素子(特開昭59−68760号公報等)が知られ
ている。また、無機半導体であるn−Cd5とp型ポリ
アセチレンとを組み合わせたヘテロ接合素子が報告され
ているり、 Appl、 Phys、第51巻、第42
52頁、1980年刊行)。π−共役系高分子同志を組
み合わせた接合素子としては、p型およびn型ポリアセ
チレンを用いたpnホモ接合素子が知られている(アプ
ライド フィジクス レターズ(Appl、 Phys
、 Lett、 )第38巻、第18頁、1978年刊
行)。また、ポリアセチレンとポリ(N−メチルピロー
ル)からなるヘテロ接合素子が報告されている( J、
Appl、 Phys、第58巻、第1279頁。
Published in 1981, Japanese Patent Application Publication No. 147486/1986, etc.)
, a Schottky type junction element using a polypyrrole-based conjugated polymer (Japanese Unexamined Patent Publication No. 59-68760, etc.) is known. In addition, a heterojunction device combining the inorganic semiconductor n-Cd5 and p-type polyacetylene has been reported, Appl, Phys, Vol. 51, No. 42.
52 pages, published in 1980). As a junction element combining π-conjugated polymers, a pn homojunction element using p-type and n-type polyacetylene is known (Applied Physics Letters (Appl, Phys.
, Lett, Volume 38, Page 18, published in 1978). In addition, a heterojunction device consisting of polyacetylene and poly(N-methylpyrrole) has been reported (J,
Appl, Phys, Volume 58, Page 1279.

1986年刊行)。(Published in 1986).

一方、π−共役系高分子を半導体層として用いたFET
素子としてはポリアセチレン(J、Appl。
On the other hand, FET using π-conjugated polymer as a semiconductor layer
The element is polyacetylene (J, Appl.

第54巻、第3256頁、1988年刊行)、ポリ(N
−メチルピロール)(ポリマー プリプリンッジャパン
(Polymer Preprints、 Japan
) 、第34巻第4号第917頁、1985年刊行)お
よびポリチオフェン(ポリマー ブリプリンッ ジャパ
ン(Polymer Preprints、 Japa
n)第35巻第3号第609頁、1986年刊行)を用
いたものが知られている。
Volume 54, page 3256, published in 1988), Poly(N
-Methylpyrrole) (Polymer Preprints, Japan
), Vol. 34, No. 4, p. 917, published in 1985) and polythiophene (Polymer Preprints, Japan).
n) Vol. 35, No. 3, p. 609, published in 1986) is known.

第6図は、従来のポリアセチレンを用いたFET素子の
断面図である。
FIG. 6 is a cross-sectional view of a conventional FET element using polyacetylene.

図において、(1)は基板となるガラス、(2)はゲー
ト電極となるアルミニウム膜、(3)は絶縁薄膜となる
プリシロキサン膜、(4)は半導体層として働くポリア
セチレン膜(厚さ:約290OA ) 、 (5)およ
び(6)はそれぞれソース電極とドレイン電極となる金
膜である。
In the figure, (1) is the glass substrate, (2) is the aluminum film that will be the gate electrode, (3) is the prisiloxane film that will be the insulating thin film, and (4) is the polyacetylene film that will be the semiconductor layer (thickness: approx. 290OA), (5) and (6) are gold films serving as a source electrode and a drain electrode, respectively.

次に動作について説明する。ソース電極(5)とドレイ
ン電極(6)の間に電圧をかけるとポリアセチレン膜(
4)を通してソース電極(5)とドレイン電極(6)間
に電流が流れる。このとき、ガラス基板(1)上に設け
られかつ絶縁薄膜(3)によりポリアセチレン膜(4)
と隔てられたゲート電極(2)に電圧を印加すると電界
効果によってポリアセチレン膜(4)の電導度を変える
ことができ、したがってソース・ドレイン間の電流を第
6図に示すように制御することができる。(J、 Ap
pl、 Phys、、第54巻、第3255頁、198
8年刊行)第6図は従来のFET素子のゲート電圧ov
、−avおよびavにおけるソース・ドレイン間電圧間
によるソース・ドレイン間電流(μA)変化を示す特性
図であり、図において、(1) 、 !2)および(3
)は、各々ゲート電圧−av、 ov、および8vにお
ける上記特性で、横軸はソース・ドレイン間電圧(至)
、縦軸はソース・ドレイン間電流(μA)である。この
変化は絶縁薄膜(3)に近接するポリアセチレン膜(4
)内の空乏層の幅がゲート電極(2)に印加する電圧に
よって変化し実効的なホール(正孔)のチャネル断面積
が変化するためと考えられている。しかし、このFET
素子では、素子特性上の問題よりも、ポリアセチレン自
身が空気中で酸素および水分によって急激に劣化するた
めに、素子自身の安定性が極めて乏しいのが実状である
Next, the operation will be explained. When a voltage is applied between the source electrode (5) and the drain electrode (6), the polyacetylene film (
4), a current flows between the source electrode (5) and the drain electrode (6). At this time, a polyacetylene film (4) is provided on the glass substrate (1) and is formed by an insulating thin film (3).
When a voltage is applied to the gate electrode (2) separated from the polyacetylene film (4), the electrical conductivity of the polyacetylene film (4) can be changed by the electric field effect, and the current between the source and drain can therefore be controlled as shown in Figure 6. can. (J, Ap
pl, Phys, Volume 54, Page 3255, 198
Figure 6 shows the gate voltage ov of a conventional FET element.
, -av and av are characteristic diagrams showing changes in source-drain current (μA) depending on the source-drain voltage, and in the figure, (1), ! 2) and (3)
) are the above characteristics at gate voltages -av, ov, and 8v, respectively, and the horizontal axis is the source-drain voltage (to).
, the vertical axis is the source-drain current (μA). This change is caused by the polyacetylene film (4) adjacent to the insulating thin film (3).
It is thought that this is because the width of the depletion layer in ) changes depending on the voltage applied to the gate electrode (2), and the effective hole channel cross-sectional area changes. However, this FET
The actual situation is that the stability of the element itself is extremely poor, because polyacetylene itself rapidly deteriorates due to oxygen and moisture in the air, rather than problems with element characteristics.

第7図は、ポリ(N−メチルピロール)またはポリチオ
フェンを半導体層とするFET素子の断面図を示す。図
において、(3)は絶縁薄膜となる酸化シリコン、(4
)は半導体層として働くポリ(N−メチルピロール)膜
またはポリチオフェン膜、(5)および(6)は、それ
ぞれソース電極とドレイン電極となる金膜、(7)は基
板兼ゲート電極となるp型シリコンである。この場合に
おいても半導体層(4)を通してソース電極(5)とド
レイン電極(6)の間に流れる電流(電導塵)をゲート
電極に印加する電圧で制御できる。
FIG. 7 shows a cross-sectional view of an FET element whose semiconductor layer is poly(N-methylpyrrole) or polythiophene. In the figure, (3) is silicon oxide which becomes an insulating thin film, (4)
) is a poly(N-methylpyrrole) film or polythiophene film that serves as a semiconductor layer, (5) and (6) are gold films that serve as the source and drain electrodes, respectively, and (7) is a p-type film that serves as the substrate and gate electrode. It's silicon. Even in this case, the current (conductive dust) flowing between the source electrode (5) and the drain electrode (6) through the semiconductor layer (4) can be controlled by the voltage applied to the gate electrode.

第3図はポリマー ブリプリンッ ジャパン(Poly
mer Preprints、 Japan第35巻第
3号第609頁、1986年刊行)に示されている従来
の、半導体層にポリチオフェンを用いたFET素子の、
ゲート電圧−50,−40,−80,−20,−10オ
よびOvにおけるソース・ドレイン間電圧(ト)による
ソース・ドレイン間電流(mA)変化を示す特性図であ
り、(3)ないしく8)は、各ゲート電圧−50V、−
40V、−80V。
Figure 3 shows Polymer Bripurin Japan (Polymer Bripurin Japan)
mer Preprints, Japan Vol. 35, No. 3, p. 609, published in 1986), a conventional FET element using polythiophene as a semiconductor layer,
It is a characteristic diagram showing the change in source-drain current (mA) depending on the source-drain voltage (T) at gate voltages -50, -40, -80, -20, -10 Ov, and (3) or 8) is each gate voltage -50V, -
40V, -80V.

−20V、−10V、 GVにおける特性で、横軸はソ
ース・Fl/イン間電圧(至)、縦軸はソース・ドレイ
ン間電流(mA)である。
In the characteristics at -20V, -10V, and GV, the horizontal axis is the source-Fl/in voltage (total), and the vertical axis is the source-drain current (mA).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、これらポリアセチレン、ポリ(N−メチ
ルピロール)およびポリチオフェンを半導体層として用
いたFET素子ではソース・ドレイン間の電導塵をゲー
トから印加する電圧によってそれ程大きく変えることは
できず、実用上の観点から、特性の改善が求められてい
た。特に、ゲート電圧がOvの時にソース・ドレイン間
電流がソース・ドレイン間電圧の増加と共に増えるとい
った、いわゆるリーフ電流が、これら素子をスイッチン
グ素子として用いる場合には、特に問題となっていた。
However, in FET devices using these polyacetylene, poly(N-methylpyrrole), and polythiophene as semiconductor layers, the conductive dust between the source and drain cannot be changed significantly by the voltage applied from the gate, and from a practical point of view. , improvements in characteristics were required. In particular, so-called leaf current, in which the source-drain current increases as the source-drain voltage increases when the gate voltage is Ov, has been a problem when these devices are used as switching devices.

すなわち、ゲート電圧を印加した時と、OVの間でのソ
ース・ドレイン間電流の比(スイッチング比)が低くな
り実用上は大きな問題となっていた。
That is, the ratio of the source-drain current (switching ratio) between when the gate voltage is applied and when the voltage is applied becomes low, which is a big problem in practice.

この発明はかかる問題点を解決するためになされたもの
で、安定に作動し、リーク電流を少なくすることができ
、それによりゲート電圧によってソース・ドレイン間電
流を大幅に変えることができる電界効果型トランジスタ
を得ることを目的とする。
This invention was made to solve these problems, and is a field-effect type that operates stably, reduces leakage current, and can significantly change the source-drain current depending on the gate voltage. The purpose is to obtain transistors.

〔問題点を解決するための手段〕[Means for solving problems]

この発明の電界効果型トランジスタは、ソース電極とド
レイン電極間の電流通路である半導体層の電導塵を絶縁
薄膜を介してゲート電圧によって制御するものにおいて
、上記半導体層が、π−共役系高分子から成る厚さ10
00Å以下の有機薄膜であることを特徴とするものであ
る。
The field-effect transistor of the present invention is one in which conductive dust in a semiconductor layer, which is a current path between a source electrode and a drain electrode, is controlled by a gate voltage through an insulating thin film, wherein the semiconductor layer is composed of a π-conjugated polymer. thickness consisting of 10
It is characterized by being an organic thin film with a thickness of 00 Å or less.

〔作用〕[Effect]

トランジスター動作で必要な箇所は、ソースとドレイン
電極間で、しかも、ゲート絶縁膜近傍の半導体層だけで
あり残りの半導体層は単なる抵抗体として作用している
だけと考えられる。その結果、ゲート電圧によって制御
できる電流に上乗せして、絶えず上記抵抗体を通しての
漏れ電流が流れてしまう。そこでこの発明では、トラン
ジスター動作として余分な部分を半導体層全体の膜厚を
薄くすることによって除去しようとする。
It is thought that the only part necessary for transistor operation is the semiconductor layer between the source and drain electrodes and near the gate insulating film, and the remaining semiconductor layer simply acts as a resistor. As a result, a leakage current constantly flows through the resistor in addition to the current that can be controlled by the gate voltage. Therefore, in the present invention, an attempt is made to remove the excess portion for transistor operation by reducing the thickness of the entire semiconductor layer.

〔実施例〕〔Example〕

第1図に、この発明の一実施例のFET素子の断面図を
示す。図中、(1)は基板であり、(2)は基板(1)
上に設けられたゲート[極として働く金属膜、(3)は
絶縁薄膜、(4)は半導体層として働く厚さ1000八
以下のπ−共役系高分子から成る有機薄膜、(5)およ
び(6)はそれぞれソースおよびドレイン電極として作
用する金属膜である。
FIG. 1 shows a sectional view of an FET element according to an embodiment of the present invention. In the figure, (1) is the substrate, and (2) is the substrate (1).
The gate provided on the top [metal film serving as a pole, (3) is an insulating thin film, (4) is an organic thin film made of a π-conjugated polymer with a thickness of 1000 mm or less and serving as a semiconductor layer, (5) and ( 6) are metal films that act as source and drain electrodes, respectively.

ここでこの発明に用いる材料としては以下に述べるもの
がある。
Here, the materials used in this invention include those described below.

基板(1)は絶縁性の材料であればいずれも使用可能で
あり、具体的には、ガラス、アルミナ焼結体やポリイミ
ドフィルム、ポリエステルフィルムなどの各種絶縁性プ
ラスチック等が使用可能である。
Any insulating material can be used for the substrate (1), and specifically, various insulating plastics such as glass, alumina sintered body, polyimide film, and polyester film can be used.

ゲート電極として働く金属膜(2)およびソースとドレ
インとして働く金属膜(5) 、 (6)としては金、
白金。
The metal film (2) serving as the gate electrode and the metal films (5) and (6) serving as the source and drain are gold,
platinum.

クロム、パラジウム、アルミニウム、イソジウムなどの
金属や、錫酸化イソジウム、イソジウム・錫酸化物(I
TO)等が用いるのが一般的であるが。
Metals such as chromium, palladium, aluminum, isodium, isodium tin oxide, isodium/tin oxide (I
TO) etc. are commonly used.

勿論これらの材料に限られる訳ではなく、また、これら
の材料を2種以上用いてゲート電極として使用しても差
し支えない。ここで金属膜を設ける方法としては、蒸着
、スパツコリング、めっき。
Of course, the material is not limited to these materials, and two or more of these materials may be used for the gate electrode. Here, methods for providing the metal film include vapor deposition, spacing, and plating.

CVD成長等の方法がある。There are methods such as CVD growth.

第1図に示すこの発明の一実施例のFET素子において
は、p型シリコンやn型シリコンをゲート電極(2)と
基板(1)を兼ねて用いることができる。
In the FET element of one embodiment of the present invention shown in FIG. 1, p-type silicon or n-type silicon can be used for both the gate electrode (2) and the substrate (1).

この場合には、基板(1)を省略することができる。In this case, the substrate (1) can be omitted.

また、この場合にはp型シリコンやn型シリコンの体積
固有抵抗率は半導体層として用いるπ−共役系高分子の
それよりも小さい事が実用上好ましい。更に、ゲー)[
極として導電性の有機系高分子を用いても差し支えない
。また使用目的に応じゲート電極(2)と基板(1)を
兼ね、ステンレス板、銅板等の金属板を用いることも可
能である。
Further, in this case, it is practically preferable that the specific volume resistivity of p-type silicon or n-type silicon is smaller than that of the π-conjugated polymer used as the semiconductor layer. In addition, game) [
A conductive organic polymer may be used as the electrode. Further, depending on the purpose of use, it is also possible to use a metal plate such as a stainless steel plate or a copper plate to serve both as the gate electrode (2) and the substrate (1).

また絶縁薄膜(3)としては絶縁性のものであれば、無
機、有機のいずれの材料でも使用可能であり、一般的に
は酸化シリコン(SiOr)、窒化シリコン。
Further, as the insulating thin film (3), any inorganic or organic material can be used as long as it is insulating, and silicon oxide (SiOr) and silicon nitride are generally used.

酸化アルミニウム、ポリエチレン、ポリビニルカルバゾ
ール、ポリフェニレンスルフィド、ポリパラキシレンな
どが用いられる。これら絶縁膜の作製方法としてはCV
D法、プラズマCVD法、蒸着法、スピンコーティング
法、クラスターイオンビーム蒸着法等があるがいずれも
使用可能である。
Aluminum oxide, polyethylene, polyvinylcarbazole, polyphenylene sulfide, polyparaxylene, etc. are used. The method for manufacturing these insulating films is CV
There are D method, plasma CVD method, vapor deposition method, spin coating method, cluster ion beam deposition method, etc., and any of them can be used.

更に、LB単分子累積法も用いることができる。Furthermore, the LB single molecule accumulation method can also be used.

また、p型シリコンやn型シリコンをゲート電極(2)
と基板(1)を兼ねて用いる場合には、絶縁薄膜(3)
としてはシリコンの熱酸化法等によって得られる酸化シ
リコン膜が好んで用いられる。
In addition, p-type silicon or n-type silicon is used as the gate electrode (2).
When used as the substrate (1), the insulating thin film (3)
As the material, a silicon oxide film obtained by a silicon thermal oxidation method or the like is preferably used.

この発明で使用するπ−共役系高分子は、π−共役系高
分子ならばいずれも使用可能であり、具体的にはポリピ
ロール、ポリ(N−置換ピロール)。
The π-conjugated polymer used in this invention can be any π-conjugated polymer, specifically polypyrrole and poly(N-substituted pyrrole).

ぼり(2,4−二置換ピロール)、ポリチオフェン、ポ
リ(3−置換チオフェン)、ポリ(8,4−二置換チオ
フェン)、ポリアニリン、ポリアズレン、ポリピレン、
ポリカルバゾール、ポリ(N−n換カルバゾール)、ポ
リセレノフェン、ポリフラン、ポリベンゾチオフェン、
ポリ(フェニレンビニレン)、ポリベンゾフラン、ポリ
(ハラフェニレン)、ポリインドール、ポリイソチオフ
ェン、ポリピリダジン、ポリジアセチレン類、グラファ
イト高分子類等が挙げられるが、勿論これらに限られる
ものではない。しかし、FETの特性、成膜性および合
成の容易さから複素五員環を有するπ−共役系高分子が
好んで用いられるが、その中でも一般式 (式中、XはSおよび0原子の内の一種、R1およびR
2は−H、−CH,、−0CR,、−C2H,および−
0C2H5基の内の一種、nは整数である)で示される
もの、および一般式 (式中、RIおよびR2は−H、−CH,、−0CR,
、−C2H。
Bori (2,4-disubstituted pyrrole), polythiophene, poly(3-substituted thiophene), poly(8,4-disubstituted thiophene), polyaniline, polyazulene, polypyrene,
Polycarbazole, poly(N-n substituted carbazole), polyselenophene, polyfuran, polybenzothiophene,
Examples include poly(phenylenevinylene), polybenzofuran, poly(halapenylene), polyindole, polyisothiophene, polypyridazine, polydiacetylenes, graphite polymers, etc., but are not limited to these, of course. However, from the viewpoint of FET characteristics, film formability, and ease of synthesis, π-conjugated polymers having a five-membered heterocyclic ring are preferred; one type of R1 and R
2 is -H, -CH,, -0CR,, -C2H, and -
one of the 0C2H5 groups, n is an integer), and those represented by the general formula (wherein RI and R2 are -H, -CH,, -0CR,
, -C2H.

および−QC2H,基の内の一種、R3は−H,−CH
3゜一種、nは整数である。)で示されるものが特に好
まれ、更にポリチオフェンおよびポリ(8−メチルオフ
エン)が実用上の観点から多用される。
and -QC2H, one of the groups, R3 is -H, -CH
3゜Type, n is an integer. ) are particularly preferred, and polythiophene and poly(8-methyloffene) are often used from a practical standpoint.

尚、これらπ−共役系高分子はFET素子の安定性およ
び特性の観点から極めて優れた材料である。
Note that these π-conjugated polymers are extremely excellent materials from the viewpoint of stability and characteristics of FET devices.

これらπ−共役系高分子から成る有機薄膜の作製方法と
しては、通常の高分子合成法で得られるπ−共役系高分
子を、スピンコーティング、蒸着法。
The method for producing organic thin films made of these π-conjugated polymers includes spin coating and vapor deposition of π-conjugated polymers obtained by ordinary polymer synthesis methods.

ディッピング法等で設けるものや、あらかじめ触媒を塗
布したところにモノマーガスを導入して得る方法やCV
D法、光CVD法、更に化学酸化重合法や電気化学的重
合法等があるが、勿論これらに限られるものではない。
Those provided by dipping method, methods obtained by introducing monomer gas into a place where a catalyst has been applied in advance, and CV
D method, photo-CVD method, chemical oxidation polymerization method, electrochemical polymerization method, etc., but are not limited to these methods.

又、モノマーを水またはグリセリン等のサブフェイズ上
に展開させて単分子膜や累積膜とし、基板上に堆積させ
るLB法を用いることもできる。この時には、基板上に
堆積させる前に重合させる方法や、堆積後重合させる方
法によりπ−共役系高分子から成る有機薄膜を得ること
ができる。しかし、成膜性、作製の容易さ等の観点から
電気化学的重合法が好んで用いられる。
Alternatively, it is also possible to use the LB method in which a monomer is developed on a subphase of water or glycerin to form a monomolecular film or a cumulative film, and the film is deposited on a substrate. At this time, an organic thin film made of the π-conjugated polymer can be obtained by polymerizing the polymer before depositing it on the substrate or by polymerizing it after the deposition. However, an electrochemical polymerization method is preferably used from the viewpoint of film formability, ease of production, and the like.

π−共役系高分子は、ドーピング処理を施さなくても、
電導度は低いものの一般的にはp型の半導体としての性
質は有している。しかし、FET素子の特性の向上のた
めに、しばしばドーピング処理が行われる。このドーピ
ングの方法としては化学的方法と物理的方法がある(工
業材料、第34巻、第4号、第55頁、 1986年刊
行)。前者には(1)気相からのドーピング、 (if)液相からのドーピング。
π-conjugated polymers can be used without doping treatment.
Although its conductivity is low, it generally has properties as a p-type semiconductor. However, doping treatment is often performed to improve the characteristics of FET devices. Methods for this doping include chemical methods and physical methods (Kogyo Zasei, Vol. 34, No. 4, p. 55, published in 1986). The former includes (1) doping from the gas phase and (if) doping from the liquid phase.

(1)[気化学的ドーピング、および 噌光開始ドーピング 等の方法があり、後者ではイオン注入法があり、いずれ
も使用可能である。しかし、操作性、およびドーピング
量の制御性の観点から電気化学的ドーピング法が好んで
用いられる。しかも、電気化学的ドーピングでは、π−
共役系高分子が電気化学的重合法によって得られる場合
には、重合後、同じ装置でドーピング量をコントロール
することができるという利点を有する。
(1) [There are methods such as vapor chemical doping and photo-initiated doping, and the latter includes ion implantation, both of which can be used. However, an electrochemical doping method is preferably used from the viewpoint of operability and controllability of the doping amount. Moreover, in electrochemical doping, π−
When a conjugated polymer is obtained by electrochemical polymerization, it has the advantage that the amount of doping can be controlled using the same equipment after polymerization.

例えば電解重合法で上記厚さxoooX以下のπ−共役
系高分子から成る有機薄膜を形成するには、上記π−共
役系高分子に相当するモノマーおよび支持電解質を有機
溶媒または水、または水と有機溶媒との混合溶媒に溶か
し反応溶液とし、上記第1図のこの発明の一実鹿例のF
ET素子の作製ではソース電極(5)およびドレイン電
極(6)の少なくとも片方を作用電極とし、例えば白金
などの対極との間に電流を通じて重合反応を起こさせて
作用電極上およびその近傍上に所望のπ−共役系高分子
を析出させ、ソース電極(5)およびドレイン電極(6
)間をπ−共役系高分子でつなぎ、析出したπ−共役系
高分子から成る有機薄膜をよく洗浄した後、乾燥すると
いう方法を用いる。電気化学的重合法によってπ−共役
系高分子から成る有機薄膜の膜厚を制御するには、合成
時に流す全クーロン量を制御する事によって比較的容易
に達成できる。π−共役系高分子から成る有機薄膜を電
気化学的重合法で得る時には、その殆どが酸化重合であ
るために支持電解質のアニオンがドーピングされている
ので、FET素子として浸れた特性を得る目的で、ドー
ピング量の調整を行っても良く、場合によっては、殆ど
脱ドーピングする場合もある。電気化学的重合法で得ら
れるポリチオフェン、およびポリ(8−メチルチオフェ
ン)の厚さ1000λ以下の膜は特にFET素子の半導
体層としての特性が優れているので、この合成法が好ん
で用いられる。
For example, in order to form an organic thin film made of a π-conjugated polymer having a thickness of xoooX or less using an electrolytic polymerization method, a monomer corresponding to the π-conjugated polymer and a supporting electrolyte are mixed with an organic solvent, water, or water. Dissolve in a mixed solvent with an organic solvent to make a reaction solution, and prepare the F of one example of this invention shown in Fig. 1 above.
In the production of an ET device, at least one of the source electrode (5) and the drain electrode (6) is used as a working electrode, and a current is caused to occur between it and a counter electrode such as platinum to cause a polymerization reaction on the working electrode and its vicinity. π-conjugated polymer is deposited to form a source electrode (5) and a drain electrode (6).
) is connected with a π-conjugated polymer, and the precipitated organic thin film made of the π-conjugated polymer is thoroughly washed and then dried. Controlling the thickness of an organic thin film made of a π-conjugated polymer by electrochemical polymerization can be achieved relatively easily by controlling the total amount of coulombs flowing during synthesis. When organic thin films made of π-conjugated polymers are obtained by electrochemical polymerization, most of them are oxidatively polymerized and are doped with supporting electrolyte anions. , the amount of doping may be adjusted, and in some cases, most of the doping may be removed. Polythiophene and poly(8-methylthiophene) films obtained by electrochemical polymerization with a thickness of 1000λ or less have particularly excellent properties as semiconductor layers of FET devices, so this synthesis method is preferably used.

なお、上記のようにして得られるこの発明の実施例に係
わる半導体層は1oooA以下でなければならない。即
ち100 GA以上ではFET素子の特性が低下するた
め良くない。
Note that the semiconductor layer according to the embodiment of the present invention obtained as described above must have a thickness of 1 oooA or less. That is, if it exceeds 100 GA, the characteristics of the FET element will deteriorate, which is not good.

さて、電気化学的重合法で用いられる有機溶媒としては
、支持9解質および上記モノマーを溶解させるものなら
何でもよく、例えばアセトニトリル、ニトロベンゼン、
ベンゾニトリル、ニトロメタン、N、N−ジメチルホル
ムアミド(DMF)ジメチルスルホキシド(DMSO)
 、ジクロロメタン。
Now, the organic solvent used in the electrochemical polymerization method may be any solvent that can dissolve the supporting 9 solute and the above monomers, such as acetonitrile, nitrobenzene,
Benzonitrile, nitromethane, N,N-dimethylformamide (DMF) dimethyl sulfoxide (DMSO)
, dichloromethane.

テトラヒドロフラン、エチルアルコールおよびメチルア
ルコール水等の極性溶媒が単独又は2皿以上の混合溶媒
として用いられる。支持電解質としては酸化電位および
還元電位が高く、電解重合時にそれ自身が酸化又は還元
反応を受けず、かつ溶媒中に溶解させることによって溶
液に電導性を付与することの物質であり、例えば、過塩
素酸テトラアルキルアンモニウム塩、テトラアルキルア
ンモニウムテトラフルオロボレート塩、テトラアルキル
アンモニウムへキサフルオロホスフェート塩。
Polar solvents such as tetrahydrofuran, ethyl alcohol, and methyl alcohol water are used alone or as a mixed solvent of two or more. The supporting electrolyte is a substance that has high oxidation potential and reduction potential, does not itself undergo oxidation or reduction reactions during electrolytic polymerization, and imparts conductivity to the solution by dissolving it in a solvent. Tetraalkylammonium chlorate salts, tetraalkylammonium tetrafluoroborate salts, tetraalkylammonium hexafluorophosphate salts.

テトラアルキルアンモニウムパラトルエンスルホネート
塩および水酸化ナトリウム等が用いられるが、勿論2種
以上を併用しても構わない。
Tetraalkylammonium paratoluenesulfonate salt, sodium hydroxide, and the like are used, but two or more of them may of course be used in combination.

以上は、この発明の一実施例である第1図のFET素子
において、π−共役系高分子から成る有機薄膜を電気化
学的重合法にて作製する場合について説明したが、FE
T素子の構造によっては、電気化学的型合法以外の他の
成膜法を用いてFET素子を作製する方が良い場合もあ
る。このようにして得られるこの発明の一実施例のFE
T素子はスイッチング素子や大面積液晶表示素子の駆動
回路として有用である。
The above has described the case where an organic thin film made of a π-conjugated polymer is produced by electrochemical polymerization in the FET device shown in FIG. 1, which is an embodiment of the present invention.
Depending on the structure of the T element, it may be better to fabricate the FET element using a film forming method other than the electrochemical method. FE of an embodiment of the present invention thus obtained
The T element is useful as a switching element or a driving circuit for a large area liquid crystal display element.

以下、実施例によりこの発明の詳細な説明するが、勿論
、この発明はこれらの実施例に限定されるものではない
EXAMPLES Hereinafter, the present invention will be explained in detail with reference to Examples, but of course the present invention is not limited to these Examples.

実施例1 6S/c!rLなる電導度を有する厚さ880μm の
n型シリコン板(3,0crnx 8.0cIrL)の
両面に熱酸化法で8000A厚の酸化シリコン膜を設け
た。次に、片面にポジ型レジストを用いて、ソース電極
とドレイン電極となるべきパターン(各有効面積0.2
tl’1FLX0.4a;チャネルとなるべきギャップ
:5μm)を描き、その後、真空蒸着法にてクロム膜を
20OA設け。
Example 1 6S/c! Silicon oxide films with a thickness of 8000 A were provided by thermal oxidation on both sides of an 880 μm thick n-type silicon plate (3.0 crn x 8.0 cIrL) having a conductivity of rL. Next, use a positive resist on one side to form patterns that will become the source and drain electrodes (each with an effective area of 0.2
tl'1FLX0.4a; Gap to become a channel: 5 μm) was drawn, and then a chromium film of 20 OA was formed by vacuum evaporation.

更にその上に金膜300A設けた後、レジストを除去し
てソース電極とドレイン電極を形成した。このソース電
極とドレイン電極に銀ペーストでリードをとり、接点部
をエポキシ樹脂にて固定した。
Furthermore, after providing a gold film 300A thereon, the resist was removed to form a source electrode and a drain electrode. Leads were provided to the source and drain electrodes using silver paste, and the contact portions were fixed using epoxy resin.

r5rnlのアセトニトリル中に2.2′−ジチオフェ
ン(0,15,F)、過塩素酸テトラエテルアンモニウ
ム(o、ssiを溶解させ、これを反応溶液とした。
2,2'-dithiophene (0,15,F) and tetraethelammonium perchlorate (o,ssi) were dissolved in r5rnl of acetonitrile, and this was used as a reaction solution.

上記、シリコン板上のソース電極およびドレイン電極を
作用電極とし、対極として白金板(1ffiX 2(m
)を用い、参照電極として5EC(飽和カロメルt 極
)を使用し、反応溶液中にこれらを浸した。窒素ガス雰
囲気下で作用電極を陽極として対極との間に一定電流C
1ooμA/m )を8分間流し、作用電極上、すなわ
ち、ソース電極およびドレイン電極上と両電極間の酸化
シリコン上を完全に約50OA厚のポリチオフェン薄膜
で被覆した。
The above source and drain electrodes on the silicon plate were used as working electrodes, and the platinum plate (1ffiX 2 (m
), and 5EC (saturated calomel t electrode) was used as a reference electrode, and these were immersed in the reaction solution. A constant current C is applied between the working electrode as the anode and the counter electrode in a nitrogen gas atmosphere.
10 μA/m 2 ) was applied for 8 minutes to completely cover the working electrode, that is, the source and drain electrodes and the silicon oxide between the two electrodes, with a polythiophene thin film having a thickness of about 50 OA.

次に、作用電極の電位をポテンショスタットで、SEC
に対して+〇、4vに4時間設定して、p型ドーピング
状態にあるポリチオフェンを電気化学的に脱ドーピング
を行なった後、アセトニトリルで2度洗浄後、減圧下で
乾燥し、これを試料lとする。
Next, the potential of the working electrode is set to SEC with a potentiostat.
After electrochemically dedoping the polythiophene in the p-type doping state by setting the voltage to +○ and 4V for 4 hours, the polythiophene in the p-type doping state was washed twice with acetonitrile and dried under reduced pressure. shall be.

このようにして設けたポリチオフェンが被覆していない
シリコン板の他面の酸化シリコンを紙ヤスリで一部(0
,5Cnt)除去し、インジウム−ガリウムでn型シリ
コンとオーム性接触をとり、ここからリードをとり出し
エポキシ樹脂で接点部固定し、このリード線を通じ、n
型シリコンがゲート電極として作用するようにした。
With sandpaper, remove a portion of the silicon oxide on the other side of the silicon plate that is not covered with the polythiophene prepared in this way.
, 5Cnt), make ohmic contact with the n-type silicon using indium-gallium, take out the lead from this, fix the contact part with epoxy resin, and connect the n-type silicon through this lead wire.
The molded silicon acts as a gate electrode.

以上のようにして第1図に示した構造のこの発明の一実
施例のFET素子を試作した。この実施例では第1図中
(1)と(2)がn型シリコンで構成され、基板兼ゲー
ト電極であり、(3)が絶縁薄膜として働く酸化シリコ
ン、(4)が半導体層であるポリチオフェン膜、(5ン
および(6)がそれぞれ金膜により被覆されたクロム膜
から成るソースtg極とドレイン電極である。
As described above, an FET element according to an embodiment of the present invention having the structure shown in FIG. 1 was fabricated. In this example, (1) and (2) in FIG. 1 are composed of n-type silicon, which serves as the substrate and gate electrode, (3) is silicon oxide, which acts as an insulating thin film, and (4) is polythiophene, which is a semiconductor layer. Films (5) and (6) are the source tg electrode and drain electrode, respectively, which are made of a chromium film covered with a gold film.

実施例2 実施例1と同様に膜厚約600λのポリチオフェン膜を
作製した後に、作用電極の電位をポテンショスタットで
SCHに対してOVに4時間設定してp型ドーピング状
態にあるポリチオフェンを電気化学的に脱ドーピングを
行った後、アセトニトリルで2度洗浄後、減圧下で乾燥
しこれを試料2とする。
Example 2 After producing a polythiophene film with a thickness of approximately 600λ in the same manner as in Example 1, the potential of the working electrode was set to OV with respect to SCH using a potentiostat for 4 hours, and polythiophene in a p-type doped state was electrochemically After performing dedoping, the sample was washed twice with acetonitrile and dried under reduced pressure, and this was designated as sample 2.

比較例1 ポリチオフェンを合成する際に、一定電流(100μA
Aガ)を8分間流し、ポリチオフェン膜の膜厚を約14
0OAにした以外は実施例1と同様の方法でFET素子
を作製しこれを比較試料1とする。
Comparative Example 1 When synthesizing polythiophene, a constant current (100 μA
A) was flowed for 8 minutes to reduce the thickness of the polythiophene film to approximately 14
A FET element was prepared in the same manner as in Example 1 except that the OA was changed to 0OA, and this was used as Comparative Sample 1.

比較例2 ポリチオフェンを合成する際に、一定電流(100μA
/7)を10分間流し、ポリチオフェン膜の膜厚を約1
80OAにした以外は実施例2と同様の方法でFET素
子を作製しこれを比較試料2とする。
Comparative Example 2 When synthesizing polythiophene, a constant current (100 μA
/7) for 10 minutes to reduce the thickness of the polythiophene film by approximately 1.
A FET element was manufactured in the same manner as in Example 2 except that the current was 80OA, and this was designated as Comparative Sample 2.

第2図は、この発明と従来とを比較するためのソース・
ドレイン間電圧−50Vにおけるゲート1圧(至)によ
るソース・ドレイン間電流(至)変化を示す特性図であ
る。図中、横軸はゲート電圧閉を、縦軸はソース・ドレ
イン間電流囚を表わす。図中、(II−1) は上記試
料2の特性、(ll−2>は比較試料2の特性である。
Figure 2 is a source for comparing this invention and the conventional method.
FIG. 3 is a characteristic diagram showing a change in source-drain current (to) depending on gate voltage (to) at a drain-to-drain voltage of -50V. In the figure, the horizontal axis represents the gate voltage, and the vertical axis represents the source-drain current. In the figure, (II-1) is the characteristic of Sample 2, and (II-2> is the characteristic of Comparative Sample 2).

第2図から明らかなように、半導体層であるがリチオフ
ェンの膜厚が約500^である試料2においては、ゲー
ト電圧がOvの時に流れるソース・ドレイン間電流(リ
ーク電流)は膜厚が約1400′Aであるポリチオフェ
ン膜を有する比較試料2に比べ大幅に減少している。そ
の結果、ゲート電圧によって変調できるソース・ドレイ
ン間電流も約8桁と大きく変化させることができた。
As is clear from Fig. 2, in sample 2, which is a semiconductor layer and has a film thickness of about 500^, the source-drain current (leakage current) that flows when the gate voltage is Ov depends on the film thickness. This is significantly reduced compared to Comparative Sample 2, which has a polythiophene film, which is about 1400'A. As a result, the source-drain current, which can be modulated by the gate voltage, could be varied by about 8 orders of magnitude.

第3図(a)および(b)は、各々上記試料1および比
較試料1のソース・ドレイン間電圧によるソース・ドレ
イン間電流変化を示す特性図である。図中、(9)ない
し側は各々試料lを用いて、ゲート電圧−60V、 −
50V、−40V、−80V、 −20V、 −10V
 (7)時の特性、αQないしく財)は各々比較試料1
を用いて、ゲート電圧−50V、−40V%−[)V、
−20V、−10V(7)時の特性である。図において
、横軸はソース・ドレイン間電圧、縦軸はソース・ドレ
イン間電流である。
FIGS. 3(a) and 3(b) are characteristic diagrams showing changes in source-drain current depending on source-drain voltage for Sample 1 and Comparative Sample 1, respectively. In the figure, (9) and side are each using sample 1, gate voltage -60V, -
50V, -40V, -80V, -20V, -10V
(7) Characteristics of time, αQ or goods) are each comparative sample 1
Using gate voltage -50V, -40V% - [)V,
These are the characteristics at -20V and -10V (7). In the figure, the horizontal axis is the source-drain voltage, and the vertical axis is the source-drain current.

第4図は、この発明と従来とを比較するためのソース・
ドレイン間電圧が一80vの時のゲート電によるソース
・ドレイン間電流変化を示す特性図である。図中(1−
1’)は試料1の特性、(I−2)は比較試料1の特性
であり、横軸はソース・ドレイン間電圧(至)、縦軸は
ソース・ドレイン間電流囚である。
Figure 4 shows the source for comparing this invention and the conventional one.
FIG. 3 is a characteristic diagram showing changes in source-drain current due to gate voltage when the drain-to-drain voltage is 180V. In the figure (1-
1') is the characteristic of sample 1, (I-2) is the characteristic of comparative sample 1, the horizontal axis is the source-drain voltage (total), and the vertical axis is the source-drain current.

上記第3図および第4図から明らかなように、半導体層
として約50OA厚のポリチオフェンを有する試料1で
は、約180OA厚のポリチオフェンを半導体層に有す
る比較試料1に比べて大幅にリーク電流を減少させ、か
つまた、ゲート電圧の変化によってソース・ドレイン間
電流を変化させることができた。
As is clear from Figures 3 and 4 above, Sample 1, which has polythiophene with a thickness of about 50 OA as a semiconductor layer, has significantly reduced leakage current compared to Comparative Sample 1, which has polythiophene with a thickness of about 180 OA in its semiconductor layer. In addition, the source-drain current could be changed by changing the gate voltage.

また、実施例1および2で得た試料は空気中に1ケ月放
置後も安定に作動した。
Further, the samples obtained in Examples 1 and 2 operated stably even after being left in the air for one month.

〔発明の効果〕〔Effect of the invention〕

以上説明したとおり、この発明はソース電極とドレイン
電極間の電流通路である半導体層の電導度を絶縁薄膜を
介してゲート電圧によって制御するものにおいて、上記
半導体層が、π−共役系高分子から成る厚さ1000Å
以下の有機薄膜であることを特徴とするものを用いるこ
とにより、安定に作動し、リーク電流を少なくすること
ができ、それによりゲート電圧によってソース・ドレイ
ン間電流を大幅に変えることができる電界効果型トラン
ジスタを得ることができる。
As explained above, the present invention is a device in which the conductivity of a semiconductor layer, which is a current path between a source electrode and a drain electrode, is controlled by a gate voltage via an insulating thin film, in which the semiconductor layer is made of a π-conjugated polymer. thickness of 1000Å
By using the following organic thin films, it is possible to operate stably and reduce leakage current, and as a result, the field effect that allows the source-drain current to be changed significantly depending on the gate voltage. type transistor can be obtained.

【図面の簡単な説明】 第1図はこの発明の一実施例のFET素子の断面図、第
2図および第4図はこの発明と従来を比較するためのゲ
ート電圧(7)によるソース・ドレイン間YU流(3)
変可を示す特性図、第3図(a)および(b)は各々こ
の発明の一実施例のFET素子および比較試料のソース
・ドレイン間電圧によるソース・ドレイン間電流変化を
示す特性図、第5図は従来のFET素子の断面図、第6
図は従来のFET素子のソース・ドレイン間電圧による
ソース・ドレイン間電流変化を示す特性図、第7図は従
来のFET素子の断面図、第3図は、従来のFET素子
のソース・ドレイン間SiJ圧によるソース・ドレイン
間電流変化を示す特性図である。 図において、(2)はゲート[極、(3)は絶縁簿膜、
(4)は半導体層、(5)はソース電極、(6)はドレ
イン電極である。 なお、各図中同一符号は同−又は相当部分を示す。
[Brief Description of the Drawings] Fig. 1 is a cross-sectional view of an FET element according to an embodiment of the present invention, and Figs. 2 and 4 are cross-sectional views of the FET device according to the gate voltage (7) for comparing the present invention and the conventional device. Between YU style (3)
FIGS. 3(a) and 3(b) are characteristic diagrams showing changes in source-drain current due to source-drain voltage of an FET element according to an embodiment of the present invention and a comparative sample, respectively. Figure 5 is a cross-sectional view of a conventional FET element, and Figure 6 is a cross-sectional view of a conventional FET element.
The figure is a characteristic diagram showing the change in source-drain current depending on the source-drain voltage of a conventional FET element, Figure 7 is a cross-sectional view of a conventional FET element, and Figure 3 is a characteristic diagram showing the source-drain current change of a conventional FET element. FIG. 3 is a characteristic diagram showing changes in source-drain current due to SiJ pressure. In the figure, (2) is the gate [pole], (3) is the insulating film,
(4) is a semiconductor layer, (5) is a source electrode, and (6) is a drain electrode. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (7)

【特許請求の範囲】[Claims] (1)ソース電極とドレイン電極間の電流通路である半
導体層の電導度を絶縁薄膜を介してゲート電圧によつて
制御するものにおいて、上記半導体層が、π−共役系高
分子から成る厚さ1000Å以下の有機薄膜であること
を特徴とする電界効果型トランジスタ。
(1) In a device in which the conductivity of a semiconductor layer, which is a current path between a source electrode and a drain electrode, is controlled by a gate voltage via an insulating thin film, the thickness of the semiconductor layer made of a π-conjugated polymer. A field effect transistor characterized by being an organic thin film of 1000 Å or less.
(2)π−共役系高分子が複素五員環を有する特許請求
の範囲第1項記載の電界効果型トランジスタ。
(2) The field effect transistor according to claim 1, wherein the π-conjugated polymer has a five-membered heterocyclic ring.
(3)複素五員環を有するπ−共役系高分子が、一般式 ▲数式、化学式、表等があります▼ (式中、XはSおよびO原子の内の一種、R_1および
R_2は−H、−CH、−OCH、−C_2H_5およ
び−OC_2H_5基の内の一種、nは整数で示される
ものである特許請求の範囲第2項記載の電界型トランジ
スタ。
(3) A π-conjugated polymer having a five-membered heterocyclic ring has a general formula ▲ Numerical formula, chemical formula, table, etc. ▼ (In the formula, X is one of S and O atoms, R_1 and R_2 are -H , -CH, -OCH, -C_2H_5 and -OC_2H_5 groups, n being an integer, the field type transistor according to claim 2.
(4)複素五員環を有するπ−共役系高分子が一般式 ▲数式、化学式、表等があります▼ (式中、R_1およびR_2は−H、−CH_■、−O
CH_■、−C_2H_5および−OC_2H_5基の
内の一種、R_■は−H、−CH_■、−C_2H_5
、−C_■H_7、▲数式、化学式、表等があります▼
および▲数式、化学式、表等があります▼基の内の一種
、nは整数) で示されるものである特許請求の範囲第2項記載の電界
効果型トランジスタ。
(4) A π-conjugated polymer having a five-membered heterocyclic ring has a general formula ▲ There are mathematical formulas, chemical formulas, tables, etc. ▼ (In the formula, R_1 and R_2 are -H, -CH_■, -O
One of the groups CH_■, -C_2H_5 and -OC_2H_5, R_■ is -H, -CH_■, -C_2H_5
, -C_■H_7, ▲There are mathematical formulas, chemical formulas, tables, etc.▼
and ▲ a mathematical formula, a chemical formula, a table, etc. ▼ one of the groups, n is an integer) The field-effect transistor according to claim 2.
(5)複素五員環を有するπ−共役系高分子がポリチオ
フェンである特許請求の範囲第3項記載の電界効果型ト
ランジスタ。
(5) The field effect transistor according to claim 3, wherein the π-conjugated polymer having a five-membered hetero ring is polythiophene.
(6)複素五員環を有するπ−共役系高分子がポリ(3
−メチルチオフェン)である特許請求の範囲第3項記載
の電界効果型トランジスタ。
(6) A π-conjugated polymer having a five-membered heterocyclic ring is poly(3
-methylthiophene) according to claim 3.
(7)有機薄膜を電気化学的重合法によつて得る特許請
求の範囲第1項ないし第6項の何れかに記載の電界効果
型トランジスタ。
(7) A field effect transistor according to any one of claims 1 to 6, wherein the organic thin film is obtained by an electrochemical polymerization method.
JP61222522A 1986-09-18 1986-09-18 Field-effect transistor Pending JPS6376378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61222522A JPS6376378A (en) 1986-09-18 1986-09-18 Field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61222522A JPS6376378A (en) 1986-09-18 1986-09-18 Field-effect transistor

Publications (1)

Publication Number Publication Date
JPS6376378A true JPS6376378A (en) 1988-04-06

Family

ID=16783747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61222522A Pending JPS6376378A (en) 1986-09-18 1986-09-18 Field-effect transistor

Country Status (1)

Country Link
JP (1) JPS6376378A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990008402A1 (en) * 1989-01-10 1990-07-26 Mitsubishi Denki Kabushiki Kaisha Fet transistor and liquid crystal display device obtained by using the same
US5017975A (en) * 1988-07-15 1991-05-21 Matsushita Electric Industrial Co., Ltd. Organic electronic device with a monomolecular layer or multi-monomolecular layer having electroconductive conjugated bonds
JPH04133351A (en) * 1990-09-25 1992-05-07 Res Dev Corp Of Japan Electronic element using oligothiophene
US5206525A (en) * 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
JPH06177380A (en) * 1992-07-30 1994-06-24 Nec Corp Field-effect transistor and manufacture thereof
JPH07221313A (en) * 1994-02-03 1995-08-18 Nec Corp Field-effect transistor
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
US7432525B2 (en) 2001-12-25 2008-10-07 Sharp Kabushiki Kaisha Transistor and display device including the transistor
US7498084B2 (en) 2001-09-05 2009-03-03 Sharp Kabushiki Kaisha Macromolecular structure, functional device having the same, transistor, and display apparatus using the same
US7585933B2 (en) 2002-07-18 2009-09-08 Sharp Kabushiki Kaisha Dendritic polymer and electronic device element employing the polymer
JP2010028123A (en) * 2000-11-28 2010-02-04 Merck Patent Gmbh Field effect transistor and material/method for manufacturing it

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114465A (en) * 1981-12-26 1983-07-07 Nippon Telegr & Teleph Corp <Ntt> High molecular semiconductor field effect transistor and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114465A (en) * 1981-12-26 1983-07-07 Nippon Telegr & Teleph Corp <Ntt> High molecular semiconductor field effect transistor and manufacture thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017975A (en) * 1988-07-15 1991-05-21 Matsushita Electric Industrial Co., Ltd. Organic electronic device with a monomolecular layer or multi-monomolecular layer having electroconductive conjugated bonds
US5892244A (en) * 1989-01-10 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Field effect transistor including πconjugate polymer and liquid crystal display including the field effect transistor
US6060333A (en) * 1989-01-10 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Method of making a liquid crystal display including a field effect transistor
WO1990008402A1 (en) * 1989-01-10 1990-07-26 Mitsubishi Denki Kabushiki Kaisha Fet transistor and liquid crystal display device obtained by using the same
US6060338A (en) * 1989-01-10 2000-05-09 Mitsubishi Denki Kabushiki Kaisha Method of making a field effect transistor
US5206525A (en) * 1989-12-27 1993-04-27 Nippon Petrochemicals Co., Ltd. Electric element capable of controlling the electric conductivity of π-conjugated macromolecular materials
JPH04133351A (en) * 1990-09-25 1992-05-07 Res Dev Corp Of Japan Electronic element using oligothiophene
JPH06177380A (en) * 1992-07-30 1994-06-24 Nec Corp Field-effect transistor and manufacture thereof
JPH07221313A (en) * 1994-02-03 1995-08-18 Nec Corp Field-effect transistor
JP2010028123A (en) * 2000-11-28 2010-02-04 Merck Patent Gmbh Field effect transistor and material/method for manufacturing it
US7498084B2 (en) 2001-09-05 2009-03-03 Sharp Kabushiki Kaisha Macromolecular structure, functional device having the same, transistor, and display apparatus using the same
US7432525B2 (en) 2001-12-25 2008-10-07 Sharp Kabushiki Kaisha Transistor and display device including the transistor
US7585933B2 (en) 2002-07-18 2009-09-08 Sharp Kabushiki Kaisha Dendritic polymer and electronic device element employing the polymer
US7687598B2 (en) 2002-07-18 2010-03-30 Sharp Kabushiki Kaisha Dendrimer and electronic device element employing the same

Similar Documents

Publication Publication Date Title
US5107308A (en) Field-effect transistor
JP2813428B2 (en) Field effect transistor and liquid crystal display device using the field effect transistor
JP2984370B2 (en) Thin field effect transistor
Tsumura et al. Polythiophene field-effect transistor: Its characteristics and operation mechanism
US6621098B1 (en) Thin-film transistor and methods of manufacturing and incorporating a semiconducting organic material
US6060338A (en) Method of making a field effect transistor
JP5913107B2 (en) Organic semiconductor material, organic semiconductor composition, organic thin film, field effect transistor, and manufacturing method thereof
EP2910556A1 (en) Novel condensed polycyclic aromatic compound and use thereof
JPS6376378A (en) Field-effect transistor
JP4951834B2 (en) Thin film transistor
KR101462526B1 (en) Organic semiconductor meterial, field-effect transistor, and manufacturing method thereof
JPH10135481A (en) Device consisting of thin film transistor
JPH01259563A (en) Field effect transistor
JPS6314472A (en) Field-effect transistor
JP2002026336A (en) Device equipped with bipolar semiconductor film
CA2675188A1 (en) Semiconducting polymers
JPS6314471A (en) Field-effect transistor
Cho et al. Solid cross linked-poly (ethylene oxide) electrolyte gate dielectrics for organic thin-film transistors
JPH07221313A (en) Field-effect transistor
JPH01259564A (en) Field effect transistor
KR100750525B1 (en) Field effect transistor
JPS6285467A (en) Field effect transistor
JP2004103638A (en) Organic transistor element
JPH07249775A (en) Field effect transistor
JPS6231174A (en) Field effect transistor