JPS63246020A - チユ−ナ− - Google Patents
チユ−ナ−Info
- Publication number
- JPS63246020A JPS63246020A JP62080734A JP8073487A JPS63246020A JP S63246020 A JPS63246020 A JP S63246020A JP 62080734 A JP62080734 A JP 62080734A JP 8073487 A JP8073487 A JP 8073487A JP S63246020 A JPS63246020 A JP S63246020A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- oscillator
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビ、ラジオ、無線機等のチューナーに関
するものである。
するものである。
従来より、スーパーヘテロダイン方式のチューナーは、
ＬＣ共振回路を用いた局部発振器を使用していた。
ＬＣ共振回路を用いた局部発振器を使用していた。
チ瓢−す−の小型化が進み、ワンチップのＦＭチューナ
ーが出現している今日においても、局部発振器用の共振
用ＬＣ回路だけは外付けせざるを得す、最後まで問題と
して残っていた。また、完全モノリンツク化するために
局部発振器を単なるＣＭＯＳインバータリングで構成す
ると充分に高い周波数が得られず、周波数を上げようと
すれば消費電流が大きくなってしまうと言う問題があっ
た。
ーが出現している今日においても、局部発振器用の共振
用ＬＣ回路だけは外付けせざるを得す、最後まで問題と
して残っていた。また、完全モノリンツク化するために
局部発振器を単なるＣＭＯＳインバータリングで構成す
ると充分に高い周波数が得られず、周波数を上げようと
すれば消費電流が大きくなってしまうと言う問題があっ
た。
本発明は、局部発振器にインバータリングを用い、その
消費電流波形を局発信号として動作し、モノリシック化
とＬＣ部品の削減を目的とするものである。
消費電流波形を局発信号として動作し、モノリシック化
とＬＣ部品の削減を目的とするものである。
このような問題に対し１本発明のチューナーは、奇数個
のＣＭＯＳインバータをリング状に直列接続したインバ
ータリング発振器と前記インバータリング発振器の電源
に直列接続したインピーダンス素子とを有し、前記イン
ピーダンス素子の端子ヱ正に現れる脈動電流周波数を局
部発振周波数として出力することにより外付ＬＣ回路を
不要とした局部発振器を備えたことを特徴とするもので
ある。
のＣＭＯＳインバータをリング状に直列接続したインバ
ータリング発振器と前記インバータリング発振器の電源
に直列接続したインピーダンス素子とを有し、前記イン
ピーダンス素子の端子ヱ正に現れる脈動電流周波数を局
部発振周波数として出力することにより外付ＬＣ回路を
不要とした局部発振器を備えたことを特徴とするもので
ある。
第１図は、本発明のチ具−す−の一実施例を示す回路ブ
ロック図である。１はアンテナ、２はＲＦ増幅器、６は
混合回路、２０はＩＰフィルター、４は中間周波増幅器
、５は本発明の特徴点である局部発振器、６はＤ／Ａコ
ンバータ、７はメモリーである。アンテナ１からのＲＦ
周波数信号は、ＲＦ増幅器２で増幅され、更に混合回路
６で局部発振器５からの局発信号と混合されて中間周波
数信号（以降、ＩＦ倍信号言う。）となり、ＩＦフィル
ター２０を通って、最後に中間周波増幅器４により増幅
されて出力される。このＩＰ倍信号検波回路（図示せず
）によってビデオ信号その他に変換される。
ロック図である。１はアンテナ、２はＲＦ増幅器、６は
混合回路、２０はＩＰフィルター、４は中間周波増幅器
、５は本発明の特徴点である局部発振器、６はＤ／Ａコ
ンバータ、７はメモリーである。アンテナ１からのＲＦ
周波数信号は、ＲＦ増幅器２で増幅され、更に混合回路
６で局部発振器５からの局発信号と混合されて中間周波
数信号（以降、ＩＦ倍信号言う。）となり、ＩＦフィル
ター２０を通って、最後に中間周波増幅器４により増幅
されて出力される。このＩＰ倍信号検波回路（図示せず
）によってビデオ信号その他に変換される。
局発周波数はＤ／Ａコンバータ６からのチューニング電
圧Ｖｃによりコントロールされ、前記Ｄ／Ａコンバータ
６は外部操作可能なメモリー７からの周波数データに従
って電圧Ｖｃを出力する。
圧Ｖｃによりコントロールされ、前記Ｄ／Ａコンバータ
６は外部操作可能なメモリー７からの周波数データに従
って電圧Ｖｃを出力する。
本発明の特徴点である前記局部発振器５は、インバータ
リング発振器５１と、前記インバータリング発振器５１
の動作電流を前記ＶｃＫ従って制限するために前記イン
バータリング発振器５１の電源に直列接続した電流制御
ＦＥＴ５２と、前記電流制御ＦＥ７５２のドレイン端子
に現れる脈動電圧から余計な周波数成分を取り除（バン
ドパスフィルター５６と増幅器５４により構成されてい
る。
リング発振器５１と、前記インバータリング発振器５１
の動作電流を前記ＶｃＫ従って制限するために前記イン
バータリング発振器５１の電源に直列接続した電流制御
ＦＥＴ５２と、前記電流制御ＦＥ７５２のドレイン端子
に現れる脈動電圧から余計な周波数成分を取り除（バン
ドパスフィルター５６と増幅器５４により構成されてい
る。
第２図は前記脈動電圧の発生メカニズムを説明するため
の略図である。第２図（ａ）は、５段の場合のインバー
タリング発振器５１の構成図であり、インバータ１１〜
１５をリング状に接続して構成されているが、各々のゲ
ート容量等により寄生容量Ｃ１〜Ｃ５も存在する形とな
っている。
の略図である。第２図（ａ）は、５段の場合のインバー
タリング発振器５１の構成図であり、インバータ１１〜
１５をリング状に接続して構成されているが、各々のゲ
ート容量等により寄生容量Ｃ１〜Ｃ５も存在する形とな
っている。
第２図（ｂ）は、各インバータの出力電圧な■１〜ｖ５
とした時のタイムチャート図である。インバータのｐｃ
ｈ、ｌ’Ｊｃｈ両方のＦＥＴを一瞬貫通するいわゆる貫
通電流が前記寄生容量Ｃ１〜Ｃ５の充放電電流に比べて
非常に小さい場合、このインバータリング発振器５１の
動作電流は、Ｎｃ ｈ ＦＥＴがＯＮになるタイミング
で流れることになるので、第２図（ｂ）に示すＩｄのよ
うな形になる。この電流が前記電流制御ＦＥＴ５２に流
れるとドレイン端子電圧も前記Ｉｄと同様の形となり、
その周波数はインバータリング発振周波数の丁度５倍と
なる。
とした時のタイムチャート図である。インバータのｐｃ
ｈ、ｌ’Ｊｃｈ両方のＦＥＴを一瞬貫通するいわゆる貫
通電流が前記寄生容量Ｃ１〜Ｃ５の充放電電流に比べて
非常に小さい場合、このインバータリング発振器５１の
動作電流は、Ｎｃ ｈ ＦＥＴがＯＮになるタイミング
で流れることになるので、第２図（ｂ）に示すＩｄのよ
うな形になる。この電流が前記電流制御ＦＥＴ５２に流
れるとドレイン端子電圧も前記Ｉｄと同様の形となり、
その周波数はインバータリング発振周波数の丁度５倍と
なる。
この場合、脈動電流を電圧として取り出すために周波数
調整用のＦＥＴを兼用したが、高周波で比較的高いイン
ピーダンスを持つ素子であれば良く、単なる抵抗やＩＣ
内に渦巻状にアルミ配線を巻いたインダクターを使って
も良い。
調整用のＦＥＴを兼用したが、高周波で比較的高いイン
ピーダンスを持つ素子であれば良く、単なる抵抗やＩＣ
内に渦巻状にアルミ配線を巻いたインダクターを使って
も良い。
なお、前記寄生容量Ｃ１〜Ｃ５を非常に小さくするか、
或は前記貫通電流を太き（すれば丁度１０倍の周波数が
得られる。
或は前記貫通電流を太き（すれば丁度１０倍の周波数が
得られる。
第３図は、本発明の別の実施例を示す回路ブロック図で
ある。第１図と異なる部分は局部発振器５００回路構成
と、局部発振周波数をＰＬＬ方式によりて制御するため
の可変分周回路８と水晶発振回路９と７工イズ検出回路
１０とを追加したことである。前記フェイズ検出回路１
０は、前記可変分周回路８からの信号と前記水晶発振回
路９からの信号とを比較して周波数が一致するようにそ
の出力信号Ｖｃをコントロニルする一般的構成となって
いる。局部発振器５０は、インバータリング発振器５１
の発振信号を波形整形する波形整形回路５５を備えてい
るため、局部発振周波数の５分の１の周波数を出力する
よう構成されていることになる。これにより、可変分周
回路８の構成は超高速である必要が無（なり、ＣＭＯＳ
ブリップ７０ツブによる構成が可能となる。
ある。第１図と異なる部分は局部発振器５００回路構成
と、局部発振周波数をＰＬＬ方式によりて制御するため
の可変分周回路８と水晶発振回路９と７工イズ検出回路
１０とを追加したことである。前記フェイズ検出回路１
０は、前記可変分周回路８からの信号と前記水晶発振回
路９からの信号とを比較して周波数が一致するようにそ
の出力信号Ｖｃをコントロニルする一般的構成となって
いる。局部発振器５０は、インバータリング発振器５１
の発振信号を波形整形する波形整形回路５５を備えてい
るため、局部発振周波数の５分の１の周波数を出力する
よう構成されていることになる。これにより、可変分周
回路８の構成は超高速である必要が無（なり、ＣＭＯＳ
ブリップ７０ツブによる構成が可能となる。
このように、本発明によれば、ＣＭＯ８では従来得られ
なかった高い周波数の信号を得ることが出来るほか、従
来外付していたＬＣ共振回路が要らな（なり、さらにプ
リスケーラ−（超高速固定分周器）の機能も有するため
、従来大きな電流を消費していた局部発振用バッファー
とプリスケーラ−も不要となるなど革命的効果があり、
チューナーの小型化に貢献する。
なかった高い周波数の信号を得ることが出来るほか、従
来外付していたＬＣ共振回路が要らな（なり、さらにプ
リスケーラ−（超高速固定分周器）の機能も有するため
、従来大きな電流を消費していた局部発振用バッファー
とプリスケーラ−も不要となるなど革命的効果があり、
チューナーの小型化に貢献する。
図面は本発明の実施例を示し、第１図はチーーナーの構
成を示す回路ブロック図、第２図（ａ）は５段の場合の
インバータリング発振器の回路図、第２図（ｂ）は各イ
ンバータの出力電圧をｖ１〜■５とした時のタイムチャ
ート図、第３図は、他の実施例を示す回路ブロック図で
ある。 ２・・・・・・ＲＦ増幅器、 ６・・・・・・混合回路、 ５．５０・・・・・・局部発振器、
成を示す回路ブロック図、第２図（ａ）は５段の場合の
インバータリング発振器の回路図、第２図（ｂ）は各イ
ンバータの出力電圧をｖ１〜■５とした時のタイムチャ
ート図、第３図は、他の実施例を示す回路ブロック図で
ある。 ２・・・・・・ＲＦ増幅器、 ６・・・・・・混合回路、 ５．５０・・・・・・局部発振器、
Claims (1)
- 奇数個のＣＭＯＳインバータをリング状に直列接続した
インバータリング発振器と前記インバータリング発振器
の電源に直列接続したインピーダンス素子とを有し、前
記インピーダンス素子の端子電圧に現れる脈動電流周波
数を局部発振周波数として出力する局部発振器を備えた
ことを特徴とするチューナー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62080734A JPS63246020A (ja) | 1987-03-31 | 1987-03-31 | チユ−ナ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62080734A JPS63246020A (ja) | 1987-03-31 | 1987-03-31 | チユ−ナ− |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63246020A true JPS63246020A (ja) | 1988-10-13 |
Family
ID=13726612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62080734A Pending JPS63246020A (ja) | 1987-03-31 | 1987-03-31 | チユ−ナ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63246020A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0430493A2 (en) * | 1989-11-27 | 1991-06-05 | Seiko Instruments Inc. | Signal processor |
| KR100404395B1 (ko) * | 2001-09-24 | 2003-11-03 | 엘지이노텍 주식회사 | 수신 장치 |
| JP2007081982A (ja) * | 2005-09-15 | 2007-03-29 | Ntt Electornics Corp | クロック再生回路 |
-
1987
- 1987-03-31 JP JP62080734A patent/JPS63246020A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0430493A2 (en) * | 1989-11-27 | 1991-06-05 | Seiko Instruments Inc. | Signal processor |
| EP0430493A3 (en) * | 1989-11-27 | 1991-11-27 | Seiko Instruments Inc. | Signal processor |
| KR100404395B1 (ko) * | 2001-09-24 | 2003-11-03 | 엘지이노텍 주식회사 | 수신 장치 |
| JP2007081982A (ja) * | 2005-09-15 | 2007-03-29 | Ntt Electornics Corp | クロック再生回路 |
| JP4531667B2 (ja) * | 2005-09-15 | 2010-08-25 | Ｎｔｔエレクトロニクス株式会社 | クロック再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183332B2 (ja) | テレビチューナ、チューナｉｃ、テレビチューナの制御方法 | |
| JPS63242030A (ja) | 広帯域周波数シンセサイザ受信機 | |
| US4052673A (en) | Combined controlled oscillator and frequency multiplier | |
| JP2007081593A (ja) | 発振器、ｐｌｌ回路および受信機、送信機 | |
| TW200419914A (en) | Voltage-controlled oscillator presetting circuit | |
| US7432769B2 (en) | Oscillator circuit | |
| JPS63246020A (ja) | チユ−ナ− | |
| EP1505731A1 (en) | Direct conversion tuner capable of receiving digital television signals in UHF band and VHF band | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| JP3610257B2 (ja) | テレビジョン信号受信チューナー | |
| JPS63246021A (ja) | チユ−ナ− | |
| JP3798078B2 (ja) | 同調制御方式 | |
| Hadjizada et al. | TV and TVSAT mixer-oscillator PLL ICs | |
| US7352412B2 (en) | Miniaturized television tuner and television receiver including the same | |
| US5986482A (en) | Input circuit of counter circuit, and integrated circuit for frequency synthesizer using the same | |
| JP2000299646A (ja) | ダブルコンバージョンチューナ | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JPH05227052A (ja) | シンセサイザ受信機 | |
| JPS62107529A (ja) | バンド切換機能を有する固定分周器を内蔵した電子チユ−ナ | |
| JP3381175B2 (ja) | 受信機 | |
| JPH10163897A (ja) | ラジオ受信機 | |
| JPH10135786A (ja) | Ｔｖ受信用チューナ装置およびｐｌｌ−ｉｃ | |
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JPH0345021A (ja) | 通信装置 | |
| JPS61281627A (ja) | 受信機 |