JPS63227087A

JPS63227087A - 半導体発光装置

Info

Publication number: JPS63227087A
Application number: JP62060158A
Authority: JP
Inventors: Kazuhiro Tanaka; 一弘田中; Masaaki Kuno; 正明久野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-03-17
Filing date: 1987-03-17
Publication date: 1988-09-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕埋込み型半導体レーザであり、表面が平坦で高抵抗な埋
込み層をストライプ状発光領域の外側にそれぞれ複数個
形成して寄生容量を低減する。

〔産業上の利用分野〕

本発明は埋込み型半導体レーザに係り、特に漏れ電流の
抑制および表面平坦化ができかつ寄生容量を低減した埋
込み型半導体レーザの構造に関する。

〔従来の技術〕

光通信が実用期を迎え、さらに、超高速大容量の光通信
システムが望まれている。光源である半導体レーザには
、従来特性のすぐれた埋込みへテロ構造（ＢＨ）が用い
られてきた。これは発光領域の両わきをｐ−ｎ接合を有
する半導体層で埋込んだものである。しかし、この構造
は、埋込み層の寄生容量が大きいため超高速変調（７２
Ｇｂ／　ｓ　）が困難である・そこで、近年埋込み層に
高抵抗半導体層を用いて寄生容量を減らした半導体レー
ザが開発されてきた。

第５図はこのような目的で我々が先に開示した埋込み型
半導体レーザの例を示す（特願昭６０−５７８７０号明
細書参照）。

同図中、１はｎ形基板、２はｎ形りラッド層、３は活性
層、４はｐ形りラッド層、５はｐ′″形コンタクト層、
６は絶縁膜、７はｎ側電極、８はｐ側電極、９は高抵抗
層であり、発光領域は高抵抗層９に挾まれたストライプ
状領域である。この半導体レーザは発光領域の両側の溝
に高抵抗層９を埋め込み成長したものであり、これによ
って寄生容量を１０ｐ下前後に低減している。

〔発明が解決しようとする問題点〕

上記の如く、第５図に示した半導体レーザでは寄生容量
がまだ残っており、これをさらに小さくすることが望ま
しい。第５図の構造での寄生容量は、高抵抗層９の容量
、絶縁膜６の容量、発光９■域の外側の活性層３の容量
などがあるが、１０ｐＦの容量の主体は高抵抗層９の外
側の絶縁膜６の容量と活性層３の容量との直列容量であ
る。これを低減させるには、発光領域のみを残して、残
りの部分をすべて高抵抗層にすればよいが、選択成長性
のすぐれたＶＰＥ法で埋込み成長を行なうと平坦なウェ
ハ表面が得られないという欠点があり、埋込高抵抗層は
溝形状である必要がある。

〔問題点を解決するための手段〕

上記問題点を解決するために、本発明は、第５図に示す
半導体レーザの発光領域を狭む高抵抗層のさらに外側に
も高抵抗層を形成する。

すなわち、本発明は、半導体基板上に、１導電型のクラ
ッド層、活性層及び反対導電型のクラッド層の各層を順
に含む半導体層が形成され、該半導体層のストライプ状
発光領域の両側のそれぞれに表面における幅が１０μｍ
以下の逆メサ形状をなす複数の溝が少なくとも前記活性
層より深く設けられ、該複数の溝が高抵抗成長層により
埋込まれてなることを特徴とする半導体発光装置にある
。

また、本発明の好ましい態様によれば、発光領域の両側
のそれぞれの複数の溝が発光領域を除いて逆メサの底部
において相互に連通して半導体層が基板から分離され、
かつその連通した複数の溝が高抵抗成長層により埋込ま
れてなることによって、寄生容量がさらに低減される。

〔作　用〕

従来の活性層の外側の活性層による容量と比べて本発明
による高抵抗層の容量は数十分の−と小さいので、全体
としての寄生容量は本発明により大きく低減する。これ
らの容量と、おのおの直上の絶縁膜の容量とを直列に合
成した容量がそれぞれ寄生容量となるが、高抵抗層を用
いれば、これも数分の１となり、全体としての寄生容量
は大きく低減する。

〔実施例〕

第１図に本発明の実施例の半導体レーザを示す。

同図中、第５図の従来例と同じ部分は同じ参照数字で示
す。図に見られる如く、この実施例では、第５図の例と
同様に、発光領域１０の両側の逆メサ形状をなすストラ
イプ状の溝に高抵抗層９が埋め込まれると共に、その外
側に高抵抗層９と同じ形状の溝が多数形成され、これら
の溝にも高抵抗層１１が埋め込まれている。このように
、高抵抗層９．１１が発光領域１０の両側に多数形成さ
れることによって、第５図の例の活性Ｎ３による容量の
多くが高抵抗Ｎｌｌの容量に置き換えられるため、半導
体レーザ全体の寄生容量は、例えば、１ｏｐＦ’から３
ｐＦ程度に減少する。

このような半導体レーザの製造は第５図の例すなわち特
願昭６０−５７８７０号明細書に開示した方法と基本的
に同じ方法で実施することが可能である。

但し、第２図に示す如く、基板１上に各半導体層２〜５
を成長した後、溝１２を多数形成する点が異なる。その
ために、ｐ１形コンタクト層５上のレジスト層１３を多
数の溝にあわせてパターニングする。溝１２の形状、寸
法はすべて同一でよく、例えば幅（最上部）８μｍ、深
さ５μｍとする。

溝１２への高抵抗層９．１１の埋め込みは、上記明細書
に詳細に記載されている如くクロライドＶＰＥ法を用い
ると、埋込み高抵抗１ｍ！９　、１１の表面が平坦にな
り好ましい。

第３図は本発明のもう１つの実施例を示す。この実施例
においても、発光領域１０の両側にそれぞれ多数のスト
ライプ溝が形成され、それに高抵抗層９．１５が形成さ
れている点は第１図の実施例と同じであるが、これらの
溝９，１５は発光領域１０を除いて相互に溝の底が連通
している点が第１図の実施例と異なる。この実施例の溝
も第１図の実施例の溝と形状は略同−であるが、溝の底
部が連通しているので、第１図の実施例と比べて溝の間
の間隔が小さくなり、その分だけ活性層３による容量も
低下するので、全体としての寄生容量も第１図の実施例
よりは低減される。例えば、第１図の実施例の寄生容量
を３ｐＦとすると２．５ｐＦ程度に低減される。

この実施例の特徴はストライプ状溝の底が連通している
ことであり、そのために溝の間に存在するストライ、ブ
状の半導体部分は基板Ｉあるいは２より分離され、浮上
した状態で存在する。このような構造は第４図に示すよ
うなパターンのマスクを用いて半導体層をエツチングす
ることによって形成することができる。第３図（断面図
）において、発光領域工０の幅ａを５μｍ、その両側の
溝の幅すを８μｍ、溝と溝の間の幅Ｃを３μｍ、発光領
域の両側以外の溝の幅ｄを６μｍとすると、第４図（平
面図）において、これらの幅に対応するストライプ状の
パターン１６〜１９を形成し、かつそのストライブ方向
に例えば距離ｉ’　＝　１．５　ｔ＠の間隔でストライ
ブ状のパターン１７〜１９を結ぶそれらと直角方向のパ
ターン２０を例えば幅ｗ＝３μｍで形成する。このとき
、基板表面を（１００）面、ストライブ状パターン１６
〜１９を＜０１１＞方向、パターン２０が（ＯＩＴ）方
向にする。そしてＢｒとエタノールでエツチングすると
、＜０１１＞方向のパターン１６〜１９の下方は第３図
に示す如く、逆メサ形断面の半導体部分を残すようにエ
ツチングが進行して、ついには両隣の溝の底部が連通ず
るに至る。しかし、＜０１１＞方向のパターン２０の下
方は、エツチングによってメサ形断面の半導体部分が残
るので、ストライプ状パターン１８が基板から分離され
てもこれらをその分離されたままの状態で支持するよう
に働く。こうして、溝の底部が相互に連通した多数の溝
が形成される。

この後、特願昭６０−５７８７０号明細書に開示したク
ロライドＰＶＥ法で高抵抗層９，１５を溝内に選択成長
させると、溝を埋めた高抵抗層９．１５の表面は平坦で
ある。溝の幅すとｄを変えたのは、発光領域の両側の溝
は底部の片方は他の溝と連通していないので、この形状
の相異を考慮して溝内が平坦に埋められるまでの時間を
一致させるためである。

こうして底が連通した多数の溝を高抵抗層で埋めた後、
電極等を形成し、そして半導体ウェハをスクライブして
例えば３００μｍＸ３００　μｍ程度の半導体レーザチ
ップを得る。こうして形成されたチップには、一般的に
は、第４図のパターン２０の下方に形成された半導体領
域は存在しない。

〔発明の効果〕

本発明によれば、半導体レーザの寄生容量を大きく低減
できる効果があり、かつ高抵抗埋込層により漏れ電流を
抑え、あるいは平坦な表面ゆえにプロセスやマウント（
特にヒートシンクのマウント）を容易にするなどの利点
が保持されている。

なお、本発明の半導体レーザで電極面積を小さくできれ
ば、寄生容量をさらに小さくできることはいうまでもな
い。

【図面の簡単な説明】

第１図は実施例の半導体レーザの断面図、第２図は第１
図の半導体レーザの製造工程要部の断面図、第３図は別
の実施例の半導体レーザの断面図、第４図は第３図の半
導体レーザの製造に用いるマスクパターンの平面図、第
５図は先行例の半導体レーザの断面図である。 ■・・・基板、　　　　　２・・・ｎ形りラッド層、３
・・・活性層、　　　　４・・・ｐ形りラッド層、５・
・・ｐ゛形コンタクト層、６・・・絶縁膜、　　　　７・・・ｎ側電極、８・・・
ｐ側電極、　　　９・・・高抵抗層、１０・・・発光領
域、　　　１１・・・高抵抗層、１２・・・溝、　　　
　　　１３・・・レジスト、１５・・・高抵抗層、１６〜１９・・・レジスト（＜ＯＩ　Ｎ方向）、２０・
・・レジスト（＜０１１＞方向）。

Claims

【特許請求の範囲】１、半導体基板上に、１導電型のクラッド層、活性層及
び反対導電型のクラッド層の各層を順に含む半導体層が
形成され、該半導体層のストライプ状発光領域の両側のそれぞれに
表面における幅が１０μｍ以下の逆メサ形状をなす複数
の溝が少なくとも前記活性層より深く設けられ、該複数の溝が高抵抗成長層により埋込まれてなることを
特徴とする半導体発光装置。２、前記発光領域の両側のそれぞれの複数の溝が前記発
光領域を除いて前記逆メサの底部において相互に連通し
て前記半導体層が前記基板から分離され、かつ該連通し
た複数の溝が高抵抗成長層により埋込まれてなる特許請
求の範囲第１項記載の半導体発光装置。