JPS62283644A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62283644A JPS62283644A JP12650386A JP12650386A JPS62283644A JP S62283644 A JPS62283644 A JP S62283644A JP 12650386 A JP12650386 A JP 12650386A JP 12650386 A JP12650386 A JP 12650386A JP S62283644 A JPS62283644 A JP S62283644A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor chip
- bumps
- leads
- screen printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000011347 resin Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 claims abstract description 22
- 238000007650 screen-printing Methods 0.000 claims abstract description 16
- 238000003825 pressing Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 24
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229920001187 thermosetting polymer Polymers 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に係り、特に半導体
チップの実装方法におけるバンプの製造方法と、このバ
ンプとリードとの接続方法に関するものである。
チップの実装方法におけるバンプの製造方法と、このバ
ンプとリードとの接続方法に関するものである。
第３図はバンプとリードを利用した半導体チ・ノブの実
装例を示す断面図である。この図で、１は能動機能を持
つ半導体チップ、２はこの半導体チップ１上に所定のパ
ターンで形成されたパッド（外部電極）、３は前記パッ
ド２上に形成されたパップ（突起電極）で、この上にリ
ード４が電気的・機織的に接続され、半導体チップ１の
能動機能を取り出すようになっている。
装例を示す断面図である。この図で、１は能動機能を持
つ半導体チップ、２はこの半導体チップ１上に所定のパ
ターンで形成されたパッド（外部電極）、３は前記パッ
ド２上に形成されたパップ（突起電極）で、この上にリ
ード４が電気的・機織的に接続され、半導体チップ１の
能動機能を取り出すようになっている。
第４図（ａ）〜（ｄ）に従来のバンプの形成工程を概略
的に示す。
的に示す。
まず、第４図（ａ）に示すように、所定のパターンでパ
ッド２が形成された半導体チップ１上全面にバンプ下地
金属３′をスパッタリングする。次に、第４図（ｂ）に
示すように、′メッキ用のレジス１・膜５を全面に塗布
した後、パッド２上にこのパッド２と同寸法のスルーホ
ール６を形成する。次いで、第４図（ｃ）に示すように
、電解メッキを行い、メッキ金属７を形成する。この場
合、メッキ液に浸っている導通部はレジスト膜５で被わ
れていないスルーホール６の部分のみであるので、結果
的にメッキされるのはパッド２上のみとなる。
ッド２が形成された半導体チップ１上全面にバンプ下地
金属３′をスパッタリングする。次に、第４図（ｂ）に
示すように、′メッキ用のレジス１・膜５を全面に塗布
した後、パッド２上にこのパッド２と同寸法のスルーホ
ール６を形成する。次いで、第４図（ｃ）に示すように
、電解メッキを行い、メッキ金属７を形成する。この場
合、メッキ液に浸っている導通部はレジスト膜５で被わ
れていないスルーホール６の部分のみであるので、結果
的にメッキされるのはパッド２上のみとなる。
次に、第４図（ｄ）に示すように、レジスｌ−膜５を除
去し、バンプ下地金属３′をエゾチングすることによっ
てバンプ３が完成する。
去し、バンプ下地金属３′をエゾチングすることによっ
てバンプ３が完成する。
第５図（ａ）〜（ｅ）に第４図で形成したバンプ３とリ
ード４の接続方法（以下この接続をボンデ、ボンデと記
す）を概念的に示す。まず、第５図（ａ）に示すように
、バンプ３とリード４の位置合せを行う。次に、第５図
（ｂ）に示すように、ある温度に加熱したツール８を各
リード４に均等に接触するように一定時間、一定圧力で
押し付ける。その結果、第５図（Ｃ）に示すように、バ
ンプ３とリード４が共晶または拡散によって接合され、
すなわち、電気的・機械的にボンディングされることに
なる。
ード４の接続方法（以下この接続をボンデ、ボンデと記
す）を概念的に示す。まず、第５図（ａ）に示すように
、バンプ３とリード４の位置合せを行う。次に、第５図
（ｂ）に示すように、ある温度に加熱したツール８を各
リード４に均等に接触するように一定時間、一定圧力で
押し付ける。その結果、第５図（Ｃ）に示すように、バ
ンプ３とリード４が共晶または拡散によって接合され、
すなわち、電気的・機械的にボンディングされることに
なる。
以上述べたような構造を持つバンプ３とリード４とのボ
ンデ、ボンデを行えば、半導体チップ１の持つ能動機能
をリード４に取り出すことが可能となる。したがって、
例えば外部端子と電気的に配線されているパッド２を有
する絶縁基板上に、前記リード４を何らかの形式２例え
ば半田共晶などの方法により接続することによって半導
体チップ１の能動機能を外部端子によって取り出すこと
のできる半導体素子として取り扱うことが可能となる。
ンデ、ボンデを行えば、半導体チップ１の持つ能動機能
をリード４に取り出すことが可能となる。したがって、
例えば外部端子と電気的に配線されているパッド２を有
する絶縁基板上に、前記リード４を何らかの形式２例え
ば半田共晶などの方法により接続することによって半導
体チップ１の能動機能を外部端子によって取り出すこと
のできる半導体素子として取り扱うことが可能となる。
このように、従来のバンプ製造工程は工程数が多く、繁
雑であった。また第６図に示すように、ボンディング時
に半導体チップ１とツール８が平行になっていない場合
、部分的にリード４とパップ３のボンディングが行われ
ないという問題点があった。
雑であった。また第６図に示すように、ボンディング時
に半導体チップ１とツール８が平行になっていない場合
、部分的にリード４とパップ３のボンディングが行われ
ないという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、バンブ製造工程を減少し、スループッ１−
を向上させるとともに、確実なボンデ、（ングが実現で
きる半導体装置の製造方法を得ることを目的とする。
れたもので、バンブ製造工程を減少し、スループッ１−
を向上させるとともに、確実なボンデ、（ングが実現で
きる半導体装置の製造方法を得ることを目的とする。
この発明に係る半導体装置の製造方法は、パッドが所要
のパターンで形成された半導体チップの一主面上に、前
記パッドと同位置、同寸法のスクリーン印刷用マスクを
位置合せし、その上から熱硬化性である導電性樹脂をス
クリーン印刷した後、スクリーン印刷用マスクを除去し
、半導体チップ上に形成された導電花樹ｎθのパターン
上面を半導体チップと平行になるように平面板で押し付
は均一な高さのバンプを形成した後、前記バンプ上に熱
処理によってリードを接続するものである。
のパターンで形成された半導体チップの一主面上に、前
記パッドと同位置、同寸法のスクリーン印刷用マスクを
位置合せし、その上から熱硬化性である導電性樹脂をス
クリーン印刷した後、スクリーン印刷用マスクを除去し
、半導体チップ上に形成された導電花樹ｎθのパターン
上面を半導体チップと平行になるように平面板で押し付
は均一な高さのバンプを形成した後、前記バンプ上に熱
処理によってリードを接続するものである。
この発明においては、バンプ材質を導電性樹脂としたた
めに、スクリーン印刷によるバンプの形成が可能となる
ことからバンブ工程数が減少し、 −スルーブツトが向
上する。またバンプとリードのボッディングを熱処理に
よって行うので、確実な接続ができろ。
めに、スクリーン印刷によるバンプの形成が可能となる
ことからバンブ工程数が減少し、 −スルーブツトが向
上する。またバンプとリードのボッディングを熱処理に
よって行うので、確実な接続ができろ。
第１図（ａ）〜、（ｄ）はこの発明の一実施例を示すバ
ンプ形成方法の工程図である。まず、第１図（ａ）に示
すように、半導体チップ１の一主面上に形成されたパッ
ド２と同位置、同寸法のスクリーン印刷用マスク９を半
導体チップ１のパッド２上に位置合せする。次に、第１
図（ｂ）に示すように、導電性例１１旨１０をスクリー
ン印刷し、その後、第１図（Ｃ）に示すように、スクリ
ーン印刷用マスク９を除去した後、半導体チップ１と平
面板１１とが平行になるように導電性樹脂１０を押し付
は成熱処理することによって、第１図（ａ）に示すよう
に、均一な高さのバンプ１００を得ることができる。
ンプ形成方法の工程図である。まず、第１図（ａ）に示
すように、半導体チップ１の一主面上に形成されたパッ
ド２と同位置、同寸法のスクリーン印刷用マスク９を半
導体チップ１のパッド２上に位置合せする。次に、第１
図（ｂ）に示すように、導電性例１１旨１０をスクリー
ン印刷し、その後、第１図（Ｃ）に示すように、スクリ
ーン印刷用マスク９を除去した後、半導体チップ１と平
面板１１とが平行になるように導電性樹脂１０を押し付
は成熱処理することによって、第１図（ａ）に示すよう
に、均一な高さのバンプ１００を得ることができる。
第２図（ａ）〜（Ｃ）にこの発明により得られたバンプ
１００とリード４のボンデ゛、（ング方法の概略図を示
す。第２図（ａ）に示すように、バンプ１００とリード
４との位置合せを行う。次に、第２図（ｂ）に示すよう
に、゛バンプ１００の高さが均一であるので全てのバン
プ１００とリード４を接触させる。したがって、全ての
パン、プ１００とリード４が接触することになる。この
状態で熱処理を行えばバンプ１００を構成する導電性樹
脂１０は熱硬化性であるので、バンプ１００とリード４
は電気的・機械的に接続されることになる。
１００とリード４のボンデ゛、（ング方法の概略図を示
す。第２図（ａ）に示すように、バンプ１００とリード
４との位置合せを行う。次に、第２図（ｂ）に示すよう
に、゛バンプ１００の高さが均一であるので全てのバン
プ１００とリード４を接触させる。したがって、全ての
パン、プ１００とリード４が接触することになる。この
状態で熱処理を行えばバンプ１００を構成する導電性樹
脂１０は熱硬化性であるので、バンプ１００とリード４
は電気的・機械的に接続されることになる。
このようなバンブ構成およびボンディング方法によれば
、バンプ１００に導電性樹脂１０を用いているため電気
的に接続されていることになり、またバンプ高さをそろ
えて成熱処理し、バンプ１００とリード４の接触を行っ
てから本熱処理しているため、機械的にも接合されてい
ることになり、半導体デツプ１の能動機能をリード４に
よって確実に取り出すことができる。
、バンプ１００に導電性樹脂１０を用いているため電気
的に接続されていることになり、またバンプ高さをそろ
えて成熱処理し、バンプ１００とリード４の接触を行っ
てから本熱処理しているため、機械的にも接合されてい
ることになり、半導体デツプ１の能動機能をリード４に
よって確実に取り出すことができる。
なお、上記実施例では、バンプ高さをそろえで成熱処理
しているが、バンプ高さをそろえながら成熱処理しても
よい。また粘度の充分高い導電性樹脂を用いることによ
って成熱処理を省略してもよい。
しているが、バンプ高さをそろえながら成熱処理しても
よい。また粘度の充分高い導電性樹脂を用いることによ
って成熱処理を省略してもよい。
この発明は以上説明したとおり、所定のパターンでパッ
ドが形成されｒコ能動機能を備えた半導体チップの一主
面上に、このパッドと同位置、同寸法のスクリーン印刷
用マスクを位置合せし、その上から導電性樹脂をスクリ
ーン印刷し、次に、スクリーン印刷用マスクを除去した
後、導電性Ｖ１４詣の上面を平面板で押し付けて半導体
チップと平行で、かつ均一な高さを有するバンプを形成
し、さらに前記バンブ上に熱処理によりリードを接続す
るようにしたので、バンプを形成ず石工程数が減少する
とともに、スフレープ・−）ｌ・が向上する効果がある
。またバンプ高さが均一であり、バンプとリードの接続
にツールを用いないため、従来のように部分的に接続不
良が発生することもない等の効果を有するものである。
ドが形成されｒコ能動機能を備えた半導体チップの一主
面上に、このパッドと同位置、同寸法のスクリーン印刷
用マスクを位置合せし、その上から導電性樹脂をスクリ
ーン印刷し、次に、スクリーン印刷用マスクを除去した
後、導電性Ｖ１４詣の上面を平面板で押し付けて半導体
チップと平行で、かつ均一な高さを有するバンプを形成
し、さらに前記バンブ上に熱処理によりリードを接続す
るようにしたので、バンプを形成ず石工程数が減少する
とともに、スフレープ・−）ｌ・が向上する効果がある
。またバンプ高さが均一であり、バンプとリードの接続
にツールを用いないため、従来のように部分的に接続不
良が発生することもない等の効果を有するものである。
第１図（ａ）〜（ｄ）はこの発明の一実施例の工程を示
す断面図、第２図（ａ）〜（ｅ）はこの発明におけろリ
ードの接続工程を示す断面図、第３図はバンプとリード
を用いた半導体チップの実装状態を示す断面図、第４図
（ａ）〜（ｄ）は従来のバンプの形成工程を示す断面図
、第５図は従来のリードの接続工程を示す図、第６図は
従来のリードの接続不良状態を示す断面図である。 図において、１は半導体チップ、２はパッド、９はスク
リーン印刷用マスク、１０は導電性樹脂、１１は平面板
、１０ｏはバンプである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 乙 第４図 第５図 ム 第６図 手続補正書（自発） い １、事件の表示 ｎ願昭６１−１２６５０３ 号２
、発明の名称 半導体装置の製造方法３、補正をす
る者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の欄２発明の詳細な説明の欄２
図面の簡単な説明の欄および図面６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）明細書第５頁１２行の「平面板」を、［導電性樹
脂をはしくように表面処理を施した平面板」と補正する
。 （３）同じく第６頁１１行の「平面板」を、「導電性樹
脂をはじくように表面処理を施した平面板」と補正する
。 （４）同じ（第６頁１３行の「第１図（ａ）」を、「第
１図（ｄ）」と補正する。 （５）同じく第８頁７行の「平面板」を、「導電性樹脂
をはじくように表面処理を施した平面板」と補正する。 （６）同じく第９頁２行の「第５図」を、「第５図（ａ
）〜（Ｃ）」と補正する。 （７）第５図（ｂ）を別紙のように補正する。 以 上 ２、特許請求の範囲 能動機能をもつ半導体チップと、前記半導体チップの能
動機能を取り出すために前記半導体チップの一主面上に
設けたバンプと、前記バンプと電気的・ｍ械的に接続さ
れるリードとからなる半導体装置の製造工程において、
所定のパターンでパッドが形成された半導体チップの一
主面上に前記パッドと同位置、同寸法のスクリーン印刷
用マスクを位置合せする工程、前記半導体チップのパッ
ド上に選択的にスクリーン印刷法により導電性樹脂を塗
布し、この導電性樹胞表面を導電性樹脂をはじ（ように
表面処理を施した平面板で押し付けて前記半導体チップ
と平行で、かつ同一高さを有するバンプを形成する工程
、前記バンプとリードとを位置合せした後、前記バンプ
とリードとを熱処理により接続する工程を含むことを特
徴とする半導体装置の製造方法。
す断面図、第２図（ａ）〜（ｅ）はこの発明におけろリ
ードの接続工程を示す断面図、第３図はバンプとリード
を用いた半導体チップの実装状態を示す断面図、第４図
（ａ）〜（ｄ）は従来のバンプの形成工程を示す断面図
、第５図は従来のリードの接続工程を示す図、第６図は
従来のリードの接続不良状態を示す断面図である。 図において、１は半導体チップ、２はパッド、９はスク
リーン印刷用マスク、１０は導電性樹脂、１１は平面板
、１０ｏはバンプである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第２図 第３図 乙 第４図 第５図 ム 第６図 手続補正書（自発） い １、事件の表示 ｎ願昭６１−１２６５０３ 号２
、発明の名称 半導体装置の製造方法３、補正をす
る者 代表者志岐守哉 ４、代理人 ５、補正の対象 明細書の特許請求の範囲の欄２発明の詳細な説明の欄２
図面の簡単な説明の欄および図面６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）明細書第５頁１２行の「平面板」を、［導電性樹
脂をはしくように表面処理を施した平面板」と補正する
。 （３）同じく第６頁１１行の「平面板」を、「導電性樹
脂をはじくように表面処理を施した平面板」と補正する
。 （４）同じ（第６頁１３行の「第１図（ａ）」を、「第
１図（ｄ）」と補正する。 （５）同じく第８頁７行の「平面板」を、「導電性樹脂
をはじくように表面処理を施した平面板」と補正する。 （６）同じく第９頁２行の「第５図」を、「第５図（ａ
）〜（Ｃ）」と補正する。 （７）第５図（ｂ）を別紙のように補正する。 以 上 ２、特許請求の範囲 能動機能をもつ半導体チップと、前記半導体チップの能
動機能を取り出すために前記半導体チップの一主面上に
設けたバンプと、前記バンプと電気的・ｍ械的に接続さ
れるリードとからなる半導体装置の製造工程において、
所定のパターンでパッドが形成された半導体チップの一
主面上に前記パッドと同位置、同寸法のスクリーン印刷
用マスクを位置合せする工程、前記半導体チップのパッ
ド上に選択的にスクリーン印刷法により導電性樹脂を塗
布し、この導電性樹胞表面を導電性樹脂をはじ（ように
表面処理を施した平面板で押し付けて前記半導体チップ
と平行で、かつ同一高さを有するバンプを形成する工程
、前記バンプとリードとを位置合せした後、前記バンプ
とリードとを熱処理により接続する工程を含むことを特
徴とする半導体装置の製造方法。
Claims (1)
- 能動機能を持つ半導体チップと、前記半導体チップの
能動機能を取り出すために前記半導体チップの一主面上
に設けたバンプと、前記バンプと電気的・機械的に接続
されるリードとからなる半導体装置の製造工程において
、所定のパターンでパッドが形成された半導体チップの
一主面上に前記パッドと同位置、同寸法のスクリーン印
刷用マスクを位置合せする工程、前記半導体チップのパ
ッド上に選択的にスクリーン印刷法により導電性樹脂を
塗布し、この導電性樹脂表面を平面板で押し付けて前記
半導体チップと平行で、かつ同一高さを有するバンプを
形成する工程、前記バンプとリードとを位置合せした後
、前記バンプとリードとを熱処理により接続する工程を
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12650386A JPS62283644A (ja) | 1986-05-31 | 1986-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12650386A JPS62283644A (ja) | 1986-05-31 | 1986-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62283644A true JPS62283644A (ja) | 1987-12-09 |
Family
ID=14936819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12650386A Pending JPS62283644A (ja) | 1986-05-31 | 1986-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62283644A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274041A (ja) * | 1988-09-09 | 1990-03-14 | Toshiba Corp | 電子部品の電極形成方法 |
| JPH02150031A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | はんだバンプの形成方法 |
| US5196371A (en) * | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
| WO1995005675A1 (en) * | 1993-08-17 | 1995-02-23 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US6110760A (en) * | 1998-02-12 | 2000-08-29 | Micron Technology, Inc. | Methods of forming electrically conductive interconnections and electrically interconnected substrates |
| US7152957B2 (en) * | 2002-12-18 | 2006-12-26 | Canon Kabushiki Kaisha | Recording device board having a plurality of bumps for connecting an electrode pad and an electrode lead, liquid ejection head, and manufacturing method for the same |
-
1986
- 1986-05-31 JP JP12650386A patent/JPS62283644A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0274041A (ja) * | 1988-09-09 | 1990-03-14 | Toshiba Corp | 電子部品の電極形成方法 |
| JPH02150031A (ja) * | 1988-11-30 | 1990-06-08 | Fujitsu Ltd | はんだバンプの形成方法 |
| US6138348A (en) * | 1989-12-18 | 2000-10-31 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| EP0506859B1 (en) * | 1989-12-18 | 1996-05-22 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
| US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US5879761A (en) * | 1989-12-18 | 1999-03-09 | Polymer Flip Chip Corporation | Method for forming electrically conductive polymer interconnects on electrical substrates |
| US5918364A (en) * | 1989-12-18 | 1999-07-06 | Polymer Flip Chip Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US5196371A (en) * | 1989-12-18 | 1993-03-23 | Epoxy Technology, Inc. | Flip chip bonding method using electrically conductive polymer bumps |
| WO1995005675A1 (en) * | 1993-08-17 | 1995-02-23 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US6110760A (en) * | 1998-02-12 | 2000-08-29 | Micron Technology, Inc. | Methods of forming electrically conductive interconnections and electrically interconnected substrates |
| US6143639A (en) * | 1998-02-12 | 2000-11-07 | Micron Technology, Inc. | Methods of forming electrically conductive interconnections and electrically interconnected substrates |
| US6509256B2 (en) | 1998-02-12 | 2003-01-21 | Micron Technology, Inc. | Methods of forming electrically conductive interconnections and electrically interconnected substrates |
| US7152957B2 (en) * | 2002-12-18 | 2006-12-26 | Canon Kabushiki Kaisha | Recording device board having a plurality of bumps for connecting an electrode pad and an electrode lead, liquid ejection head, and manufacturing method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120116373A (ko) | 반도체 장치의 제조 방법 | |
| JPH10209625A (ja) | 基板上にはんだを形成する方法および装置 | |
| JP2001168128A (ja) | 半導体装置の製造方法 | |
| JPH0864938A (ja) | チップ型電子部品の接続方法 | |
| JPS62283644A (ja) | 半導体装置の製造方法 | |
| JPH06151506A (ja) | フリップチップ実装用基板の電極構造 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP4062305B2 (ja) | 半導体装置の製造方法 | |
| JPH04171949A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| JPH0883799A (ja) | はんだバンプの形成方法 | |
| JPH10112474A (ja) | 半導体装置、半導体装置の製造方法、接点の形成方法、および電子装置の製造方法 | |
| JPH04323838A (ja) | 半導体素子の実装方法 | |
| JP2000164774A (ja) | 半導体装置及びその製造方法 | |
| JPH0917824A (ja) | 電子回路装置およびその製造方法 | |
| JPH05251505A (ja) | Ｉｃチップのエリアテープへの接続方法 | |
| JPH0510365Y2 (ja) | ||
| JPS63227029A (ja) | 半導体装置の製造方法 | |
| KR0169818B1 (ko) | 반도체 소자의 마이크로 범프 제조방법 | |
| JP2001358252A (ja) | 半導体装置 | |
| JP2000049192A (ja) | フリップチップ方式の素子実装方法 | |
| JPH01295433A (ja) | バンプの製法 | |
| JPS60226155A (ja) | フイルムキヤリアの製造方法 | |
| JP2000022340A (ja) | 多層配線基板および電子ユニット | |
| JPH03104133A (ja) | 半導体装置 |