Nothing Special   »   [go: up one dir, main page]

JPS62281360A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62281360A
JPS62281360A JP12393086A JP12393086A JPS62281360A JP S62281360 A JPS62281360 A JP S62281360A JP 12393086 A JP12393086 A JP 12393086A JP 12393086 A JP12393086 A JP 12393086A JP S62281360 A JPS62281360 A JP S62281360A
Authority
JP
Japan
Prior art keywords
lsi chip
resin
wiring
wiring substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12393086A
Other languages
English (en)
Inventor
Tetsuo Kawakita
哲郎 河北
Hiroaki Fujimoto
博昭 藤本
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP12393086A priority Critical patent/JPS62281360A/ja
Publication of JPS62281360A publication Critical patent/JPS62281360A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は、マイクロコンピュータ−やゲートアレイ等の
電極数が多くかつ電極ピッチの小さいＬＳＩチップの電
極と配線基板の電極との接続方法に関するものである。
従来の技術 従来例を第２図とともに説明する。まず第２図（ａ）に
示しだように、セラミック、ガラス等よりなる配線基板
１１の、のちにＬＳＩチップの電極と接触する配線１２
を含んで、ＬＳＩチップを固着する部分に、エポキシ、
シリコーン等の樹脂１３を塗布する。次に第２図中）に
示すように、電極部がＬＳＩチップの素子形成表面より
高い構造を有したＬＳＩチップ１４を、ＬＳＩチップの
電極１５と配線基板１１上の導体配線１２とを位置合せ
二配線基板１１に加圧ツール１６を用いて押し当てる。
このとき、樹脂１３は、ＬＳＩチップ１４の電極１６に
も付着し、ＬＳＩチップ１４の周辺にまで広がる。次に
、樹脂１３を硬化し、加圧を解除することにより、第２
図（Ｃ）に示すようにＬＳＩチップ１４が配線基板１１
に固着され、ＬＳＩチツブ１４の電極１６と導体配線１
２とが接触した状態が保持され、電気的な接続を得るも
のである。
樹脂１３の硬化方法は、配線基板１１にガラス等の透明
な基板を用いた場合には、樹脂１３に紫外線硬化型樹脂
を用い、配線基板１１のＬＳＩチップ１４を搭載してい
ない反対面から紫外線を照射し、硬化させる。この様に
、従来例では、ＬＳＩチップ１４の電極部１６と配線基
板１１の配線１２の接触のみで電気的な接続を行なって
いることを特徴としている為、多電極、狭ピツチ電極を
有したＬＳＩチップに適した方法であるが、次に示す基
板に固着されている為、接着強度が強く、ＬＳＩチップ
交換時には、導体配線の損傷が生じたりして交換が困難
である。
（２）ＬＳＩチップと導体配線が形成された絶縁基板と
全固着する方法として、ＬＳＩチップの全面に樹脂を形
成するため、多量の樹脂を必要とし、コストが高くつく
。
（３）１討熱性を向上させるためにフィラーの入った樹
脂を用いると、ＬＳＩチップの電極と導体配線の間にフ
ィラーが残り、信頼性を低下させる。
（４）配線基板に樹脂を塗布する際に、配線部分も樹脂
で覆われる為、不透明な樹脂を用いた場合には、配線と
ＬＳＩチップとの位置合せが困難である。
（６）紫外線硬化を樹脂を用いた場合、配線基板に不透
明なものを用いたときには紫外線を透過しないため、Ｌ
ＳＩチップと配線基板と間隙部分にある樹脂を硬化させ
ることが困難となる。
本発明は、これら従来の問題点を解決し、接続部の信頼
性を高め、コスト削減を図り、樹脂及び配線基板の選択
の幅を広げようとするものである。
問題点を解決するための手段 本発明は、ＬＳＩチップと配線基板上に形成された導体
配線とを位置合せした後に加圧し、ＬＳＩチップの端面
に形成した樹脂によってＬＳＩチップを配線基板に固着
する半導体素子の製造方法である。
作　　用 本発明は、ＬＳＩチップと配線基板上に形成された導体
配線とを位置合せし、加圧した後に、ＬＳＩチップの端
面にのみ樹脂を形成し、ＬＳＩチップを配線基板に固着
するため、接続部の信頼性が高まり、コスト削減になる
と同時に、樹脂及び配線基板の選択の幅を広げることが
可能となる。
実施例 本発明の一実施例を第１図とともに説明する。
まず第１図（ａ）に示すように、ガラス、セラミック。
樹脂等よりなる配線基板１上に形成された導体配線２に
、ＬＳＩチップ４の電極６と導体配線２′とを位置合せ
し、加圧ツールｅを用いて配線基板１にＬＳＩチップ４
を押し当てる。このとき、配線基板１の導体配線２′と
ＬＳＩチップ４の電極６とはすでに電気的な接続がとら
れている。配線基板１の厚みは、０．７〜２．０−程度
である。導体配線２は、Ａｕ　、　Ａｌｌ　、　Ｉ　Ｔ
ｏ　、　Ｃｕであり、その厚みは、０．７〜６０μｍで
ある。このとき、ＬＳＩチップ４の電極６は、導体配線
２′と良好な接続を得る為、蒸着、メッキ等により電標
６の周囲の保護膜より突き出した構造としておく。蒸着
、メッキ等を行なわない場合には、ＬＳＩチップ４の電
極５の部分の保護膜の開孔部の寸法を電極５の寸法より
大きくし、Ａ１等で形成されている電極６の厚みを保護
膜より厚くしておくことにより、容易に保護膜より突び
出した構造の電極６を得ることができる。蒸着を行う場
合には、Ｃｒ／Ｃｕ／Ａｕ　、　Ｔ　ｉ／Ｐｄ／Ａｕ等
の構成とする。またメッキの場合には、Ｃｒ／Ｃｕ／Ａ
ｕ。
Ｔｉ／Ｐｄ／Ｘｕ等の蒸着を行った後にＡｕ等のメッキ
を行う。電極６の厚みは、０．７〜２０μｍ程度である
。
次に第１図（ｂ）に示す様に、加圧状態のままＬＳＩチ
ップ４の端面にアルリル、シリコーン、エポキシ等の紫
外線硬化型樹脂３を塗布する。配線基板１とＬＳＩチッ
プ４との間隙部分は、０．７〜２０μｍ程度であるので
、樹脂３に粘度の高いものを選択すれば樹脂の形成領域
＝ｉＬＳＩチップの端面だけにおさえることができる。
そして、次に、配線基板１のＬＳＩチップ４を搭載しで
ある面から紫外線を照射することにより数秒で硬化する
ことができる。樹脂３の塗布方法は、ディスペンサー等
の方法を用いる。ＬＳＩチップ４の厚みは、０．２〜０
．５工程度あるので、この部分に形成される樹脂によっ
て電気的な接続を得る為の接着強度は十分に確保できる
。
次に、第１図（Ｃ）に示すように、加圧ツールを除去し
、加圧を解除することにより、ＬＳＩチップ４の電極６
と、導体配線２′とが接触した状態で保持され、電気的
な接続が得られる。なお、この実施例は樹脂３に紫外線
硬化型のものを用いたが、熱硬化型の樹脂でもよく、こ
の場合には、加圧ツール６により加熱し、硬化させる。
あるいは、また常温硬化型の樹脂であっても良い。
発明の効果 本発明では、ＬＳＩチップ端面に塗布した樹脂の接着力
だけでＬＳＩチップと配線基板を固着するため、次に示
すような効果がある。
（１）従来例では、配線基板にガラス等の透明な基板を
用い、配線基板とＬＳＩチップ間の紫外線硬化型樹脂を
配線基板のＬＳＩチップが搭載されていない面から紫外
線を照射し、硬化させていたが、本発明では、紫外線照
射を配線基板のＬＳＩチップを搭載しである面から行う
ため、配線基板が不透明であってもよいので、配線基板
の選択の自由度が大きくなる。
（２）ＬＳＩチップは、配線基板にその端面に形成され
た、樹脂のみで固着されている為、交換時には、配線に
損傷を与えることなく容易に交換でき、マルチチップ化
への対応が可能である。
（３）塗布される樹脂の景は、ＬＳＩチップの端面のみ
であるから、従来例の約り程度の量でよく、コスト削減
が可能である。
（４）　ＬＳＩチップの電極と導体配線との電気的な接
続は、樹脂を塗布する前に、加圧ツールを用いて行う為
、その隙はほとんどない。よって耐熱性を向上させるた
めに樹脂にフィラー含有タイプを用いても、従来のよう
に、ＬＳＩチップの電極と導体配線との間にフィラーが
残ることもなく、信頼性の高い接続を得ることができる
。
（６）従来例では、配線基板のＬＳＩチップを固着する
部分に樹脂を塗布した後に、ＬＳＩチップの電極と配線
基板上の導体配線との位置合せを行なっていたため、樹
脂が透明でないと、その位置合せが困難であるといった
欠点があった。
しかし、本発明では、ＬＳＩチップの電極と導体配線の
位置合せを行なった後に、樹脂を塗布するために樹脂に
よる位置合せへの影響は全くない。よって樹脂に不透明
なものを用いることもでき、樹脂の選択を幅広く行うこ
とができる。
【図面の簡単な説明】
第１図は本発明の一実施例の半導体装置の製造工程別の
断面図、第２図は従来の半導体装置の製造工程の断面図
である。 １・・・・・・配線基板、２，２′・・・・・・導体配
線、３・・・・・・樹脂、４・・・・・・ＬＳＩチップ
、ｅ・・・・・・加圧ツール。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名１−
配線基板

Claims (3)

    【特許請求の範囲】
  1. （１）絶縁基板上に形成された導体配線と半導体素子の
    電極とを位置合せて、加圧する工程、前記半導体素子の
    端面及び前記端面近傍であって前記半導体素子と前記絶
    縁基板との間隙部分に樹脂を形成する工程、次いで前記
    樹脂を硬化せしめ、加圧を取り去る工程とからなり、前
    記半導体素子と前記絶縁基板を固着することを特徴とす
    る半導体装置の製造方法。
  2. （２）半導体素子の電極が突起電極よりなることを特徴
    とする特許請求の範囲第１項記載の半導体装置の製造方
    法。
  3. （３）半導体素子の電極の表面が金よりなることを特徴
    とする特許請求の範囲第１項記載の半導体装置の製造方
    法。
JP12393086A 1986-05-29 1986-05-29 半導体装置の製造方法 Pending JPS62281360A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12393086A JPS62281360A (ja) 1986-05-29 1986-05-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12393086A JPS62281360A (ja) 1986-05-29 1986-05-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62281360A true JPS62281360A (ja) 1987-12-07

Family

ID=14872864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12393086A Pending JPS62281360A (ja) 1986-05-29 1986-05-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62281360A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237426A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体実装方法
EP0321238A2 (en) * 1987-12-17 1989-06-21 Matsushita Electric Industrial Co., Ltd. Electrode connecting method
JPH01175745A (ja) * 1987-12-29 1989-07-12 Matsushita Electric Ind Co Ltd 半導体装置
EP0389756A2 (en) * 1989-02-02 1990-10-03 Matsushita Electric Industrial Co., Ltd. Method of assembling semiconductor devices
JPH03173436A (ja) * 1989-12-01 1991-07-26 Matsushita Electric Ind Co Ltd 半導体装置
EP0595298A1 (en) * 1992-10-28 1994-05-04 Matsushita Electronics Corporation A semiconductor device having a hollow around a gate electrode and a method for producing the same
US5316610A (en) * 1991-12-26 1994-05-31 Matsushita Electric Industrial Co., Ltd. Bonding apparatus
JP2002208652A (ja) * 2001-01-09 2002-07-26 Namics Corp 中空構造の電子デバイス及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170944A (ja) * 1984-02-16 1985-09-04 Casio Comput Co Ltd 半導体装置と基板の取付方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170944A (ja) * 1984-02-16 1985-09-04 Casio Comput Co Ltd 半導体装置と基板の取付方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237426A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体実装方法
EP0321238A2 (en) * 1987-12-17 1989-06-21 Matsushita Electric Industrial Co., Ltd. Electrode connecting method
JPH01160028A (ja) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd 電極の接続方法
JPH01175745A (ja) * 1987-12-29 1989-07-12 Matsushita Electric Ind Co Ltd 半導体装置
US5037780A (en) * 1989-02-02 1991-08-06 Matsushita Electric Industrial Co., Ltd. Method for attaching semiconductors to a transparent substrate using a light-curable resin
EP0389756A2 (en) * 1989-02-02 1990-10-03 Matsushita Electric Industrial Co., Ltd. Method of assembling semiconductor devices
JPH03173436A (ja) * 1989-12-01 1991-07-26 Matsushita Electric Ind Co Ltd 半導体装置
US5316610A (en) * 1991-12-26 1994-05-31 Matsushita Electric Industrial Co., Ltd. Bonding apparatus
EP0595298A1 (en) * 1992-10-28 1994-05-04 Matsushita Electronics Corporation A semiconductor device having a hollow around a gate electrode and a method for producing the same
US5536971A (en) * 1992-10-28 1996-07-16 Matsushita Electronics Corporation Semiconductor device having a hollow around a gate electrode and a method for producing the same
US5559046A (en) * 1992-10-28 1996-09-24 Matsushita Electronics Corporation Semiconductor device having a hollow around a gate electrode and a method for producing the same
JP2002208652A (ja) * 2001-01-09 2002-07-26 Namics Corp 中空構造の電子デバイス及びその製造方法
JP4575601B2 (ja) * 2001-01-09 2010-11-04 ナミックス株式会社 中空構造の電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
JPS62281360A (ja) 半導体装置の製造方法
US20090026589A1 (en) Semiconductor device and method of manufacturing the same
JP2806348B2 (ja) 半導体素子の実装構造及びその製造方法
JPH0777227B2 (ja) 半導体装置の製造方法
JPS62132331A (ja) 半導体装置の製造方法
JP2903697B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JPH01173733A (ja) 半導体装置の製造方法
JPH09306934A (ja) チップ型半導体装置の製造方法
JP2797650B2 (ja) 半導体素子の実装方法
JP2663649B2 (ja) マルチチップ実装方法
JP2780499B2 (ja) 半導体装置の実装方法
JP2532825B2 (ja) 半導体装置の製造方法
KR960001811A (ko) 이방성 도전 접착제를 사용한 집적회로 실장 방법
JPH012331A (ja) 半導体装置の製造方法
JPH01160029A (ja) 半導体装置
JPH084101B2 (ja) 半導体装置の製造方法
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
JPS62252946A (ja) 半導体装置の製造方法
JPH0482240A (ja) 半導体装置の製造方法
JP2827565B2 (ja) 半導体装置の製造方法
JP2532720B2 (ja) 回路基板及び半導体装置
JP3031134B2 (ja) 電極の接続方法
JPS63240036A (ja) 半導体装置の製造方法
JPS63227029A (ja) 半導体装置の製造方法
JPH0671027B2 (ja) 半導体素子の実装方法