Nothing Special   »   [go: up one dir, main page]

JPS62266989A - Highly efficient encoder - Google Patents

Highly efficient encoder

Info

Publication number
JPS62266989A
JPS62266989A JP61110096A JP11009686A JPS62266989A JP S62266989 A JPS62266989 A JP S62266989A JP 61110096 A JP61110096 A JP 61110096A JP 11009686 A JP11009686 A JP 11009686A JP S62266989 A JPS62266989 A JP S62266989A
Authority
JP
Japan
Prior art keywords
circuit
block
dynamic range
bit length
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61110096A
Other languages
Japanese (ja)
Other versions
JPH0832028B2 (en
Inventor
Tetsujiro Kondo
哲二郎 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61110096A priority Critical patent/JPH0832028B2/en
Publication of JPS62266989A publication Critical patent/JPS62266989A/en
Publication of JPH0832028B2 publication Critical patent/JPH0832028B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)

Abstract

PURPOSE:To attain a high compression without producing the deterioration in a restored picture such as a block distortion by performing a variable length encoding by a non-linear characteristic matching to the visual characteristic of a human being. CONSTITUTION:A blocking circuit 2 converts an input digital TV signal into a signal succeeding evely block of an unit for encoding. A dynamic range detection circuit 3 detects a dynamic range DR and a minimum value MIN every block. A subtraction circuit 4 inputs picture element data PD and forms picture element data PDI in which the minimum value MIN is removed. A bit length decision circuit 6 decides the bit length Nb considering the visual characteristic of the human being correspondingly to the range DR. A quantization circuit 5 quantized the data PDI by the bit length Nb. A framing circuit 7 inputs an encoding code DT, the range DR and the minimum value MIN as addition codes to apply the processing for an error correction encoding to the code DT and the addition codes, adds a synchronizing signal to from transmission data and transmits to a trasnsmission path through an output terminal 8.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルテレビジョン信号等の画像デー
タの1画素当たりの平均ビット数を圧縮する高能率符号
化装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a high-efficiency encoding device that compresses the average number of bits per pixel of image data such as a digital television signal.

〔発明の概要〕[Summary of the invention]

この発明では、ディジタルテレビジョン信号等の画像デ
ータを伝送する際に適用される高能率符号化′jt置に
おいて、1画面が多数の2次元的又は3次元的ブコノク
に分割され、各プロVり内の画素の相関により狭くなっ
たダイナミックレンジに適応した可変のビット長による
符号化により、ブロック内の画素データを圧縮されたビ
ット長で符号化でき、元のデータのビット数に比して低
減されたビット数の伝送データを形成できる。また、ビ
ット長をダイナミックレンジに応じて設定する時に、最
大歪を一定とせずに、ダイナミックレンジに応じて最大
歪が変化するように非線形にビット長を設定するもので
ある。この発明に依れば、受信側における復元画像の質
を低下させずに、圧縮率を高くすることができる。
In this invention, in a high-efficiency encoding system applied when transmitting image data such as digital television signals, one screen is divided into a large number of two-dimensional or three-dimensional blocks, and each professional video By encoding with variable bit length that adapts to the dynamic range narrowed due to the correlation of pixels within a block, pixel data within a block can be encoded with a compressed bit length, which is reduced compared to the number of bits of the original data. It is possible to form transmission data with a specified number of bits. Furthermore, when setting the bit length according to the dynamic range, the bit length is set non-linearly so that the maximum distortion changes according to the dynamic range, rather than keeping the maximum distortion constant. According to this invention, the compression ratio can be increased without degrading the quality of the restored image on the receiving side.

〔従来の技術〕[Conventional technology]

テレビジョン信号の符号化方法として、伝送帯域を狭く
する目的でもって、1画素当たりの平均ビットn又はサ
ンプリング周波数を小さくするいくつかの方法が知られ
ている。
As a method for encoding television signals, several methods are known in which the average bit n per pixel or the sampling frequency is reduced for the purpose of narrowing the transmission band.

サンプリング周波数を下げる符号化方法としては、サブ
サンプリングにより画像データを2に間引き、サブサン
プリング点と、補間の時に使用するサブサンプリング点
の位置を示す(即ち補間点の上下又は左右の何れのサブ
サンプリング点のデータを使用するかを示す)フラグと
を伝送するものが提案されている。
As an encoding method that lowers the sampling frequency, image data is thinned out to 2 by subsampling, and the subsampling point and the position of the subsampling point used during interpolation are indicated (i.e., which subsampling point is above, below or to the left or right of the interpolation point? A method has been proposed that transmits a flag (indicating whether point data is used).

1画素当たりの平均ビット数を少なくする符号化方法の
ひとつとして、D P CM (differenti
alPCM)が知られている。D P CMは、テレビ
ジョン信号の画素同士の相関が高く、近接する画素同士
の差が小さいことに着目し、この差分信号を量子化して
伝送するものである。
One of the encoding methods that reduces the average number of bits per pixel is D PCM (differenti
alPCM) is known. D P CM focuses on the fact that the pixels of a television signal have a high correlation and the difference between adjacent pixels is small, and this difference signal is quantized and transmitted.

1画素当たりの平均ビット数を少なくする符号化方法の
他のものとして、1フイールドの画面を微少なブロック
に細分化して、ブロック毎に平均値及び標準偏差と各画
素毎の1ビツトの符号化コードを伝送するものがある。
Another encoding method that reduces the average number of bits per pixel is to subdivide one field screen into small blocks and encode the average value and standard deviation for each block and one bit for each pixel. There is something that transmits the code.

サブサンプリングを用いてサンプリング周波数を低減し
ようとする符号化方法は、サンプリング周波数が2にな
るために、折り返し歪が発生するおそれがあった。
An encoding method that attempts to reduce the sampling frequency using subsampling has a sampling frequency of 2, which may cause aliasing distortion.

DPCMは、誤りが以後の復号化に伝播する問題点があ
った。
DPCM has a problem in that errors propagate to subsequent decoding.

ブロック単位で符号化を行う方法は、ブロック同士の境
界においてブロック歪が生じる欠点があった。
The method of encoding in units of blocks has the disadvantage that block distortion occurs at the boundaries between blocks.

本願出願人は、上述の問題点を解決するために、特願昭
59−266407号明細書に記載されているような、
2次元ブロック内に含まれる複数画素の最大値及び最小
値により規定されるダイナミックレンジを求め、このダ
イナミックレンジに適応した可変のビット長でもって、
符号化を行う高能率符号化装置を提案している。
In order to solve the above-mentioned problems, the applicant of the present application has proposed a method as described in Japanese Patent Application No. 59-266407.
The dynamic range defined by the maximum and minimum values of multiple pixels included in a two-dimensional block is determined, and with a variable bit length adapted to this dynamic range,
We have proposed a high-efficiency encoding device that performs encoding.

第11図は、先に提案されているダイナミックレンジに
適応した可変などノド長の符号化の説明に用いるもので
ある。ダイナミックレンジが例えば(4ライン×4画素
−16画素)からなる2次元的なブロック毎に算出され
る。また、8ビツトを1サンプルとする入力画素データ
からそのブロック内で最小のレベル(最小値)が除去さ
れる。
FIG. 11 is used to explain the encoding of the variable gutter length adapted to the dynamic range that has been proposed previously. The dynamic range is calculated for each two-dimensional block consisting of (4 lines x 4 pixels - 16 pixels), for example. Furthermore, the minimum level (minimum value) within the block is removed from the input pixel data, where one sample is 8 bits.

この最小値が除去された画素データが量子化される。こ
の量子化は、最小値が除去された画素データを代表レベ
ルに変換する処理である。この量子化の際に生じる量子
化歪の許容できる最大値(最大歪と称する。)が所定の
値例えば4とされる。
The pixel data from which this minimum value has been removed is quantized. This quantization is a process of converting pixel data from which the minimum value has been removed to a representative level. The maximum allowable value of quantization distortion (referred to as maximum distortion) that occurs during this quantization is set to a predetermined value, for example, 4.

第11図Aは、ダイナミックレンジDRが(最大値MA
Xと最小値MINの差)が8の場合を示す。(DR=8
)の場合では、中央のレベル4が代表レベルLOとされ
、(最大歪已=4)となる。
FIG. 11A shows that the dynamic range DR is (maximum value MA
The case where the difference between X and the minimum value MIN) is 8 is shown. (DR=8
), the center level 4 is taken as the representative level LO, and (maximum distortion = 4).

つまり、(O≦DR≦8)の時には、ダイナミックレン
ジの中央のレベルが代表レベルとされ、量子化されたデ
ータを伝送する必要がない。従って、必要とされるビッ
ト長Nbが0である。受イ3側では、ブロックの最小値
M I N及びダイナミックレンジDRから代表レベル
LOを復元値とする復号がなされる。
That is, when (O≦DR≦8), the center level of the dynamic range is taken as the representative level, and there is no need to transmit quantized data. Therefore, the required bit length Nb is zero. On the receiving side 3, decoding is performed using the minimum value M I N of the block and the dynamic range DR, using the representative level LO as the restoration value.

第11図Bは、(DR=17)の場合を示し、代表レベ
ルが(LO=4)(LL=13)と夫々定められ、最大
歪Eが4となる。2個の代表レベルLO,Llがあるの
で、(Nb=1)となる。
FIG. 11B shows the case where (DR=17), the representative levels are determined as (LO=4) and (LL=13), respectively, and the maximum distortion E is 4. Since there are two representative levels LO and Ll, (Nb=1).

(9≦DR≦17)の場合には、(Nb−1)である。In the case of (9≦DR≦17), it is (Nb-1).

最大歪巳は、ダイナミックレンジDRが狭いほど小とな
る。
The narrower the dynamic range DR, the smaller the maximum distortion becomes.

第11図Cは、(DR=35)の場合を示し、代表レベ
ルが(LO=4)(LL=13)(L2=22)(L3
=31)と夫々定められ、(E=4)である、、4個の
代表レベルLO−L3があるので、(Nb=2)となる
。(18≦DR≦3.5)の場合では、(Nb=2)さ
れる。
FIG. 11C shows the case (DR=35), and the representative level is (LO=4) (LL=13) (L2=22) (L3
Since there are four representative levels LO-L3, each defined as (Nb=31) and (E=4), (Nb=2). In the case of (18≦DR≦3.5), (Nb=2).

(36≦DR≦71)の場合では、8個の代表レベル(
LO−L7)が用いられる。第11図りは、(DR=7
1)の場合を示し、代表レベルが(L 6 = 4)(
L 1 = 13)(L 2 = 22)(L 3 =
 31)(L4=40)(L5=49)(L6=58)
(L7=67)と夫々定められる。8個の代表レベルL
O〜L7の区別のために、(Nb=3)とされる。
In the case of (36≦DR≦71), eight representative levels (
LO-L7) is used. The 11th diagram is (DR=7
1), the representative level is (L 6 = 4) (
L 1 = 13) (L 2 = 22) (L 3 =
31) (L4=40) (L5=49) (L6=58)
(L7=67), respectively. 8 representative level L
In order to distinguish between O to L7, (Nb=3) is set.

(72≦DR≦143ンの場合では、16個の代表レベ
ル(LO〜L15)が用いられる。第11図Eは、(D
R=143)の場合を示し、代表レベルが(L8=76
)(L9=85)(L10=94)(Ll 1=103
)(L12=112)(L13=121)(Ll 4=
130)(Ll 5=139)(LO〜L 7は、上記
の値と同じ)と定められる。16個の代表レベル(LO
〜L15)の区別のために、(Nb=4)とされる。
(In the case of 72≦DR≦143, 16 representative levels (LO to L15) are used.
R=143), and the representative level is (L8=76).
) (L9=85) (L10=94) (Ll 1=103
)(L12=112)(L13=121)(Ll 4=
130) (Ll 5 = 139) (LO to L 7 are the same as the above values). 16 representative levels (LO
~L15), (Nb=4).

(144≦DR≦287)の場合では、32個の代表レ
ベル(LO〜L31)が用いられる。第11図Fは、(
DR=287)の場合を示し、代表レベルが(L16=
148)(L17=157)(L18=166)(L1
i=175)・・・・・(L27=247)(L28−
256)(L29=265)(L30=274)(L3
1=283)(LO〜L15は、上記の値と同じ)と定
められる。32個の代表レベル(LO〜L31)の区別
のために、(Nb=5)とされる。実際には、入力画素
データが8ビツトで量子化されているので、ダイナミッ
クレンジDRの最大値が255であり、代表レベル(L
28〜L31)に量子化されることがない。
In the case of (144≦DR≦287), 32 representative levels (LO to L31) are used. Figure 11F is (
DR=287), and the representative level is (L16=
148) (L17=157) (L18=166) (L1
i=175)...(L27=247)(L28-
256) (L29=265) (L30=274) (L3
1=283) (LO to L15 are the same as the above values). In order to distinguish between the 32 representative levels (LO to L31), (Nb=5) is set. Actually, since the input pixel data is quantized with 8 bits, the maximum value of the dynamic range DR is 255, and the representative level (L
28 to L31) are not quantized.

1ブロツク内のテレビジョン信号が水平方向。Television signals within one block are horizontal.

垂直方向の2次元方向並びに時間方向に関する3次元的
な相関を有しているので、定常部では、同一のブロック
に含まれる画素データのレベルの変化幅は、小さい。従
って、ブロック内の画素データが共有する最小レベルM
ENを除去した後のデータDTIのダイナミックレンジ
を元の量子化ビット数より少ない量子化ビット数により
量子化しても、量子化歪は、殆ど生じない。量子化ビッ
ト数を少なくすることにより、データの伝送帯域幅を元
のものより狭くすることができる。
Since there is a two-dimensional correlation in the vertical direction and a three-dimensional correlation in the time direction, the level of pixel data included in the same block varies only small in the stationary portion. Therefore, the minimum level M shared by pixel data within a block
Even if the dynamic range of the data DTI after EN is removed is quantized using a smaller number of quantization bits than the original number of quantization bits, almost no quantization distortion occurs. By reducing the number of quantization bits, the data transmission bandwidth can be made narrower than the original one.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述のビット長が可変のダイナミックレンジに適応した
符号化装置では、許容できる最大歪Eが例えば4と定め
られていた。この最大歪已の値をより大きくすれば、ビ
ット長Nbがより小さくなり、圧縮率を高くすることが
できる。しかしながら、最大歪已を大きくすると、ブロ
ック歪が発生する。
In the above-mentioned encoding device adapted to a dynamic range with a variable bit length, the maximum allowable distortion E has been determined to be 4, for example. If the maximum distortion value is increased, the bit length Nb becomes smaller and the compression ratio can be increased. However, when the maximum distortion is increased, block distortion occurs.

従って、この発明の目的は、ブロック歪のような復元画
像の劣下を生じることなく、より圧縮率が高くできる高
能率符号化装置を提供することにある。
Therefore, an object of the present invention is to provide a high-efficiency encoding device that can achieve higher compression rates without causing deterioration of restored images such as block distortion.

この発明では、ビ・7ト長Nbが決定される時に、ダイ
ナミックレンジORに対して、最大歪を一定とせずに、
人間の視覚特性にマツチングした非線形な特性で最大歪
が変えられ、ビット長Nbがより小さくされる。一般に
、ブロック内で急峻な輝度レベルの変化がある場合、即
ち、ダイナミックレンジDRが大きい時には、輝度レベ
ルの小さな変化が目につき難い。従って、この発明では
、ダイナミックレンジDRが大きいブロックでは、最大
歪巳の値が大きくされ、ビット長Nbが小さくされる。
In this invention, when the bit length Nb is determined, the maximum distortion is not kept constant for the dynamic range OR;
The maximum distortion is changed using nonlinear characteristics that match human visual characteristics, and the bit length Nb is made smaller. Generally, when there is a sharp change in brightness level within a block, that is, when the dynamic range DR is large, a small change in brightness level is difficult to notice. Therefore, in the present invention, in a block with a large dynamic range DR, the maximum distortion value is increased and the bit length Nb is decreased.

〔問題点を解決するための手段〕[Means for solving problems]

この発明は、ディジタル画像信号の同一フィールド又は
連続する複数フィールドに属する領域からなるブロック
内に含まれる複数の画素データの最大値M A X 、
複数の画素データの最小値MIN及びブロック毎のダイ
ナミックレンジDRを求めるダイナミックレンジ検出回
路3と、ブロック毎に複数の画素データから最小値MI
Nを除去する減算回路4と、ブロック毎のダ・イナミソ
クレンジDRと非線形に対応するビット長Nbを決定す
ると共に、最小値MINが除去された画素データPD’
Iが供給され、決定されたビット長Nbで量子化を行う
量子化回路5及びビット長決定回路6と、ブロック毎の
ダイナミックレンジDRを表す情報と量子化回路5の出
力DTとを送出するフレーム化回路7からなる高能率符
号化装置である。
The present invention provides a maximum value M A
A dynamic range detection circuit 3 that calculates a minimum value MIN of a plurality of pixel data and a dynamic range DR for each block, and a minimum value MI from a plurality of pixel data for each block.
A subtracting circuit 4 that removes N, determines the bit length Nb that nonlinearly corresponds to the da inamiso clean range DR for each block, and generates pixel data PD' from which the minimum value MIN has been removed.
I is supplied, and a quantization circuit 5 and a bit length determination circuit 6 perform quantization with the determined bit length Nb, and a frame that transmits information representing the dynamic range DR of each block and the output DT of the quantization circuit 5. This is a high-efficiency encoding device consisting of a coding circuit 7.

〔作用〕[Effect]

ダイナミックレンジDRに適応した可変なビット長の符
号化により、圧縮率が高くできる。特に、この発明では
、ダイナミックレンジDRが大きい時には、最大歪が大
きくても、ブロック歪が生じないので、ビット長がより
短くされる。従って、ブロック歪を生じることなく、圧
縮率をより高くすることができる。
The compression rate can be increased by variable bit length encoding adapted to the dynamic range DR. In particular, in this invention, when the dynamic range DR is large, block distortion does not occur even if the maximum distortion is large, so the bit length is made shorter. Therefore, the compression ratio can be increased without causing block distortion.

〔実施例〕〔Example〕

以下、この発明の一実施例について図面を参照して説明
する。この発明は、下記の項目の順序でなされる。
An embodiment of the present invention will be described below with reference to the drawings. This invention is made in the following order of items.

a、送信側の構成 り、受信側の構成 C,ブロック及びブロック化回路 d、ダイナミックレンジ検出回路 e、量子化回路 f、変形例 a、送信側の構成 第1図は、この発明の送信側(記録側)の構成を全体と
して示すものである。1で示す入力端子に例えば1サン
プルが8ビツトに量子化されたディジタルテレビジョン
信号が入力される。このディジタルテレビジョン信号が
ブロック化回路2に供給される。
a. Configuration of the transmitting side; Configuration of the receiving side C; Block and blocking circuit d; Dynamic range detection circuit e; quantization circuit f; Modification a; Configuration of the transmitting side FIG. This shows the overall configuration of the (recording side). For example, a digital television signal in which one sample is quantized to 8 bits is input to an input terminal indicated by 1. This digital television signal is supplied to the blocking circuit 2.

ブロック化回路2により、入力ディジタルテレビジョン
信号が符号化の単位である2次元ブロック毎に連続する
信号に変換される。この実施例では、1ブロツクが(4
ライン×4画素−16画素)の大きさとされている。ブ
ロック化回路2の出力信号がダイナミックレンジ検出回
路3及び減算回路4に供給される。ダイナミックレンジ
検出回路3は、ブロック毎にダイナミックレンジDR及
び最小値MINを検出する。ブロック化回路2からの画
素データPDが減算回路4に供給され、減算回路4にお
いて、最小値MINが除去された画素データPDTが形
成される。
The blocking circuit 2 converts the input digital television signal into a continuous signal for each two-dimensional block, which is a unit of encoding. In this example, one block is (4
The size is (line x 4 pixels - 16 pixels). The output signal of the blocking circuit 2 is supplied to a dynamic range detection circuit 3 and a subtraction circuit 4. The dynamic range detection circuit 3 detects the dynamic range DR and minimum value MIN for each block. The pixel data PD from the blocking circuit 2 is supplied to the subtraction circuit 4, and the subtraction circuit 4 forms pixel data PDT from which the minimum value MIN has been removed.

また、検出されたダイナミックレンジDRがビット長決
定回路6に供給される。ビア)長決定回路6は、ダイナ
ミックレンジDRと対応して量子化ビット数(ビット長
Nb)を決定する。この場合、人間の視覚特性を考慮し
てビア)長Nbが定められる。即ち、ダイナミックレン
ジDRが大きい場合では、最大歪Eが大きくされる。−
例として、ビット長決定回路6では、次のように、ダイ
ナミックレンジDRに応じてビット長Nbが定められる
Further, the detected dynamic range DR is supplied to the bit length determining circuit 6. The via length determining circuit 6 determines the number of quantization bits (bit length Nb) in correspondence with the dynamic range DR. In this case, the via length Nb is determined in consideration of human visual characteristics. That is, when the dynamic range DR is large, the maximum distortion E is increased. −
For example, the bit length determination circuit 6 determines the bit length Nb according to the dynamic range DR as follows.

この決定されたビット長Nbが量子化回路5に供給され
る。量子化回路5には、減算回路4からの最小値除去後
の画素データPDIが供給される。
This determined bit length Nb is supplied to the quantization circuit 5. The quantization circuit 5 is supplied with the pixel data PDI from the subtraction circuit 4 after the minimum value has been removed.

量子化回路5では、上述のブロック毎のビット長Nbで
もって、画素データPD[の量子化が行われる。
In the quantization circuit 5, the pixel data PD[ is quantized using the bit length Nb for each block described above.

この量子化回路5からの符号化コードDTがフレーム化
回路7に供給される。フレーム化回路7には、ブロック
毎の付加コードとして、ダイナミックレンジDR(8ビ
ツト)及び最小値M I N(8ビツト)が供給される
。フレーム化回路7は、符号化コードDT及び上述の付
加コードに誤り訂正符号化の処理を施し、また同期信号
を付加する。
The encoded code DT from this quantization circuit 5 is supplied to a framing circuit 7. The framing circuit 7 is supplied with a dynamic range DR (8 bits) and a minimum value M I N (8 bits) as additional codes for each block. The framing circuit 7 performs error correction encoding processing on the encoded code DT and the above-mentioned additional code, and also adds a synchronization signal.

フレーム化回路7の出力端子8に送信データが得られ、
この送信データがディジタル回線等の伝送路に送出され
る。
Transmission data is obtained at the output terminal 8 of the framing circuit 7,
This transmission data is sent out to a transmission path such as a digital line.

前述のように、符号化コードDTは、ブロック毎に可変
のビット数のものであるが、付加コード中のダイナミッ
クレンジDRからそのブロックの画素データのビット長
が一義的に定まる。従って、可変長符号を採用している
にも拘らず、伝送データ中にデータの区切りを示す冗長
なコードを挿入する必要がない利点がある。
As described above, the encoded code DT has a variable number of bits for each block, but the bit length of the pixel data of the block is uniquely determined from the dynamic range DR in the additional code. Therefore, although variable length codes are used, there is an advantage that there is no need to insert redundant codes indicating data divisions into the transmitted data.

b、受信側の構成 第2図は、受信(又は再生)側の構成を示す。b. Receiving side configuration FIG. 2 shows the configuration of the receiving (or reproducing) side.

入力端子11からの受信データは、フレーム分解回路1
2に供給される。フレーム分解回路12により、符号化
コードDTと付加コードDR,MINとが分離されると
共に、エラー訂正処理がなされる。符号化コードDTが
復号化回路13に供給され、ダイナミックレンジDRが
ビット長決定回路14に供給される。
The received data from the input terminal 11 is sent to the frame decomposition circuit 1.
2. The frame decomposition circuit 12 separates the encoded code DT from the additional codes DR and MIN, and also performs error correction processing. The encoded code DT is supplied to a decoding circuit 13, and the dynamic range DR is supplied to a bit length determining circuit 14.

ビット長決定回路14では、送信側と同様にダイナミッ
クレンジDRからブロック毎のビ・ノド長が判別される
。このビット長が復号化回路13に供給される。復号化
回路13は、送信側の量子化回路5の処理と逆の処理を
行う。即ち、8ビツトの最小レベル除去後のデータが代
表レベルに復号され、このデータと8ピントの最小値M
INとが加算回路L5により加算され、元の画素データ
が復号される。加算回路15の出力データがブロック分
解回路16に供給される。ブロック分解回路16は、送
信側のブロック化回路2と逆に、ブロックの順番の復号
データをテレビジョン信号の走査と同様の順番に変換す
るための回路である。ブロック分解回路16の出力端子
17に復号されたテレビジョン信号が得られる。
In the bit length determining circuit 14, the bit length of each block is determined from the dynamic range DR in the same way as on the transmitting side. This bit length is supplied to the decoding circuit 13. The decoding circuit 13 performs processing opposite to that of the quantization circuit 5 on the transmitting side. That is, the data after removing the 8-bit minimum level is decoded to the representative level, and this data and the 8-bit minimum value M
IN is added by the adder circuit L5, and the original pixel data is decoded. The output data of the adder circuit 15 is supplied to the block decomposition circuit 16. The block decomposition circuit 16 is a circuit for converting decoded data in the order of blocks into the same order as the scanning of the television signal, contrary to the blocking circuit 2 on the transmitting side. A decoded television signal is obtained at the output terminal 17 of the block decomposition circuit 16.

C,ブロック及びブロック化回路 第3図を参照して、符号化の単位であるブロックについ
て説明する。この例では、1フイールドの画面を分割す
ることにより、第3図に示される(4ライン×4画素)
の2次元ブロックが多数形成される。第3図において、
実線は、奇数フィールドのラインを示し、。破線は、偶
数フィールドのラインを示す。この例と異なり、例えば
4フレームの各フレームに属する4個の2次元領域から
構成された3次元ブロックに対してもこの発明が適用で
きる。
C. Blocks and Blocking Circuits Blocks, which are units of encoding, will be explained with reference to FIG. In this example, by dividing the screen of one field, the image shown in Fig. 3 is obtained (4 lines x 4 pixels).
A large number of two-dimensional blocks are formed. In Figure 3,
Solid lines indicate odd field lines; Dashed lines indicate even field lines. Unlike this example, the present invention can also be applied to a three-dimensional block composed of four two-dimensional regions belonging to each of four frames, for example.

ブロック化回路2について第4図、第5図及びW6図を
参照して説明する。説明の筒車のため、1フイールドの
画面が第5図に示すように、(4ライン×8画素)の構
成と仮定し、この画面が破線で示すように、垂直方向に
2分割され、水平方向に4分割され、(2ライン×2画
素)の8個のブロックが形成される場合について説明す
る。
The blocking circuit 2 will be explained with reference to FIG. 4, FIG. 5, and FIG. W6. For the sake of explanation, it is assumed that the screen of one field has a configuration of (4 lines x 8 pixels) as shown in Figure 5, and this screen is divided into two vertically and horizontally as shown by the broken lines. A case will be described in which the image is divided into four in the direction and eight blocks (2 lines x 2 pixels) are formed.

第4図において、21で示す入力端子に第6図へに示す
ように、(Th、〜Tht)の4ラインからなる入力デ
ータAが供給され、22で示す入力端子に入力データA
と同期しているサンプリングクロックB(第6図B)が
供給される。数字の(1〜8)がラインTh、のサンプ
ルデータを夫々示し、数字の(if−18)がラインT
h、のサンプルデータを夫々示し、数字の(21〜28
)がラインTh、のサンプルデータを夫々示し、数字の
(31〜38)がラインT h sのサンプルデータを
夫々示す。入力データAがThの遅延量の遅延回路23
及び2Ts(Ts:サンプリング周!1lI)の遅延量
の遅延回路24に供給される。また、サンプリングクロ
ックBが2分周回路27に供給される。
In FIG. 4, as shown in FIG. 6, input data A consisting of four lines (Th, ~Tht) is supplied to an input terminal indicated by 21, and input data A is supplied to an input terminal indicated by 22.
A sampling clock B (FIG. 6B) synchronized with is supplied. Numbers (1 to 8) indicate sample data of line Th, and number (if-18) indicates line T.
Show the sample data of h, respectively, and indicate the numbers (21 to 28
) indicate the sample data of the line Th, respectively, and the numbers (31 to 38) indicate the sample data of the line Ths, respectively. Delay circuit 23 whose input data A has a delay amount of Th
and is supplied to the delay circuit 24 with a delay amount of 2Ts (Ts: sampling period! 1lI). Further, the sampling clock B is supplied to the divide-by-2 circuit 27.

遅延回路24の出力信号C(第6図C)がスイッチ回路
25及び26の一方の入力端子に夫々供給され、遅延回
路23の出力信号D(第6図D)がスイッチ回路25及
び26の他方の入力端子に夫々供給される。スイッチ回
路25は、2分周回路27の出力信号E(第6図E)に
より制御され、また、スイッチ回路26はパルス信号E
がインバータ28により反転されたパルス信号により制
御される。スイッチ回路25及び26は、2Ts毎に交
互に入力信号(C又はD)を選択する。スイッチ回路2
5からの出力信号Fが第6図Fに示され、スイッチ回路
26からの出力信号Gが第6図Gに示される。
The output signal C (FIG. 6C) of the delay circuit 24 is supplied to one input terminal of the switch circuits 25 and 26, respectively, and the output signal D (FIG. 6D) of the delay circuit 23 is supplied to the other input terminal of the switch circuits 25 and 26. are supplied to the input terminals of the respective input terminals. The switch circuit 25 is controlled by the output signal E (FIG. 6E) of the frequency divider 27, and the switch circuit 26 is controlled by the pulse signal E.
is controlled by a pulse signal inverted by an inverter 28. The switch circuits 25 and 26 alternately select the input signal (C or D) every 2Ts. switch circuit 2
The output signal F from switch circuit 26 is shown in FIG. 6F, and the output signal G from switch circuit 26 is shown in FIG. 6G.

スイッチ回路25の出力信号Fがスイッチ回路29の第
1の入力端子及び4Tsの遅延量を有する遅延回路30
に供給される。スイッチ回路26の出力信号Gが2Ts
の遅延量を有する遅延回路31に供給される。遅延回路
30の出力信号H(第6図H)がスイッチ回路29の第
3の入力端子に供給される。遅延回路31の出力信号I
 (第6図I)がスイッチ回路29の第2の入力端子及
び4Tsの遅延量を有する遅延回路32に供給される。
The output signal F of the switch circuit 25 is connected to the first input terminal of the switch circuit 29 and the delay circuit 30 has a delay amount of 4Ts.
supplied to The output signal G of the switch circuit 26 is 2Ts
The signal is supplied to the delay circuit 31 having a delay amount of . The output signal H of the delay circuit 30 (H in FIG. 6) is supplied to the third input terminal of the switch circuit 29. Output signal I of delay circuit 31
(FIG. 6I) is supplied to the second input terminal of the switch circuit 29 and the delay circuit 32 having a delay amount of 4Ts.

遅延回路32の出力信号J(第6図J)がスイッチ回路
29の第4の入力端子に供給される。
The output signal J (FIG. 6J) of the delay circuit 32 is supplied to the fourth input terminal of the switch circuit 29.

2分周回路33には、2分周回路27の出力信号が供給
され、出力信号K(第6図K)が形成される。この信号
Kによってスイッチ回路29が制御され、4Ts毎に第
1.第2.第3及び第4の入力端子が順次選択される。
The output signal of the frequency divider 27 is supplied to the frequency divider 33, and an output signal K (K in FIG. 6) is formed. The switch circuit 29 is controlled by this signal K, and the first . Second. The third and fourth input terminals are sequentially selected.

従って、スイッチ回路29から出力端子34に取り出さ
れる信号りは、第6図■7に示すものとなる。つまり、
データのフィールド毎の順序がブロック毎の順序(例え
ばl−2−11−12)に変換される。勿論、1フイー
ルドの実際の画素数は、第5図に示される例と異なって
はるかに多いが、上述と同様の走査変換によって、第3
図に示すブロック毎の順序に変換される。
Therefore, the signal taken out from the switch circuit 29 to the output terminal 34 is as shown in (7) in FIG. In other words,
The field-by-field order of data is converted into a block-by-block order (for example, 1-2-11-12). Of course, the actual number of pixels in one field is much larger than in the example shown in FIG.
It is converted into the order of each block shown in the figure.

d、ダイナミックレンジ検出回路 第7図は、ダイナミックレンジ検出回路3の一例の構成
を示す。41で示される入力端子には、ブロック化回路
2から前述のように、1プロ・ツク毎に符号化が必要な
領域の画像データが順次供給される。この入力端子41
からの画素データは、選択回路42及び選択回路43に
供給される。一方の選択回路42は、入力ディジタルテ
レビジョン信号の画素データとラッチ44の出力データ
との間で、よりレベルの大きい方を選択して出力する。
d. Dynamic range detection circuit FIG. 7 shows the configuration of an example of the dynamic range detection circuit 3. As described above, the image data of the area that needs to be encoded is sequentially supplied from the blocking circuit 2 to the input terminal 41 for each program. This input terminal 41
The pixel data from is supplied to a selection circuit 42 and a selection circuit 43. One selection circuit 42 selects and outputs the one with a higher level between the pixel data of the input digital television signal and the output data of the latch 44.

他方の選択回路43は、入力ディジタルテレビジョン信
号の画素データとランチ45の出力データとの間で、よ
りレベルの小さい方を選択して出力する。
The other selection circuit 43 selects and outputs the one with a smaller level between the pixel data of the input digital television signal and the output data of the lunch 45.

選択回路42の出力データが減算回路46に供給される
と共に、ラッチ44に取り込まれる。選択回路43の出
力データが減算回路46及びラッチ48に供給されると
共に、ラッチ45に取り込まれる。ラッチ44及び45
には、ラッチパルスが制御部49から供給される。制御
部49には、入力ディジタルテレビジョン信号と同期す
るサンプリングクロック、同期信号等のタイミング信号
が端子50から供給される。制御部49は、ラッチ44
.45及びラッチ47,48にラッチパルスを所定のタ
イミングで供給する。
The output data of the selection circuit 42 is supplied to the subtraction circuit 46 and is also taken into the latch 44 . The output data of the selection circuit 43 is supplied to the subtraction circuit 46 and the latch 48, and is also taken into the latch 45. Latches 44 and 45
A latch pulse is supplied from the control section 49. The control unit 49 is supplied from a terminal 50 with timing signals such as a sampling clock and a synchronization signal that are synchronized with the input digital television signal. The control unit 49 controls the latch 44
.. 45 and latches 47 and 48 at predetermined timing.

各ブロックの最初で、ラッチ44及び45の内容が初期
設定される。ラッチ44には、全て“0′のデータが初
期設定され、ラッチ45には、全て1′のデータが初期
設定される。順次供給される同一のブロックの画素デー
タの中で、最大レベルがラッチ44に貯えられる。また
、順次供給される同一のブロックの画素データの中で、
最小レベルがラッチ45に貯えられる。
At the beginning of each block, the contents of latches 44 and 45 are initialized. The latch 44 is initialized with all “0” data, and the latch 45 is initialized with all “1” data. Among the pixel data of the same block that is sequentially supplied, the maximum level is the latch. 44. Also, among the pixel data of the same block that is sequentially supplied,
The minimum level is stored in latch 45.

最大レベル及び最小レベルの検出が1ブロツクに関して
終了すると、選択回路42の出力に当該ブロックの最大
レベルが生じる。一方、選択回路43の出力に当1亥ブ
ロックの最小レベルが生じる。
When the maximum level and minimum level detection is completed for one block, the maximum level of the block appears at the output of the selection circuit 42. On the other hand, the minimum level of the current block occurs at the output of the selection circuit 43.

■ブロックに関しての検出が終了すると、ラッチ44及
び45が再び初期設定される。
(2) When the detection for the block is completed, the latches 44 and 45 are initialized again.

減算回路46の出力には、選択回路42からの最大レー
・ルMAX及び選択回路43からの最小レベルMINを
減算してなる各ブロックのダイナミックレンジDRが得
られる。これらのダイナミックレンジDR及び最小レベ
ルMINが制御ブロック49からのラッチパルスにより
、ランチ47及び48に夫々ランチされる。ラッチ47
の出力端子51に各ブロックのダイナミックレンジDR
が得られ、ランチ48の出力端子52に各ブロックの最
小値M I Nが得られる。
The dynamic range DR of each block is obtained from the output of the subtraction circuit 46 by subtracting the maximum rail MAX from the selection circuit 42 and the minimum level MIN from the selection circuit 43. These dynamic range DR and minimum level MIN are launched into launches 47 and 48, respectively, by a latch pulse from control block 49. latch 47
The dynamic range DR of each block is output to the output terminal 51 of
is obtained, and the minimum value M I N of each block is obtained at the output terminal 52 of the launch 48.

e、量子化回路 量子化回路5の一例について、第8図を参照して説明す
る。第8図において、56で示す入力端子にダイナミッ
クレンジDRからピント長決定回路6で求められたビッ
ト長Nb (2ビツト)が供給され、57で示す入力端
子に最小値M I Nが除去された後の画素データPD
Iが供給される。これらのデータNb及びPDIが量子
化のためのデータ変換テーブルが格納されたROM55
のアドレス入力とされる。ROM55から3ビツトの符
号化コードDTが得られる。この符号化コードDTは、
<Nb=o)の場合では、3ビツトの全てのビットが無
効であり、(Nb”1)の場合では、3ビ、トの中の最
下位ビットが有効であり、(Nb=2)の場合では、3
ビツトの中の最下位ビット及びその上位の2ビツトが有
効であり、(Nb=3)の場合では、3ビツトの全てが
有効である。
e. Quantization circuit An example of the quantization circuit 5 will be explained with reference to FIG. In FIG. 8, the bit length Nb (2 bits) determined by the focus length determining circuit 6 from the dynamic range DR is supplied to the input terminal 56, and the minimum value M I N is removed to the input terminal 57. Later pixel data PD
I is supplied. A ROM 55 stores a data conversion table for quantizing these data Nb and PDI.
address input. A 3-bit encoded code DT is obtained from the ROM 55. This encoded code DT is
<Nb=o), all of the 3 bits are invalid; in the case of (Nb"1), the least significant bit of the 3 bits is valid; In the case, 3
The least significant bit and its upper two bits are valid; in the case (Nb=3), all three bits are valid.

この実施例では、復元値として用いられる代表レベルの
値をビット長Nbに応じて固定の値としている。ダイナ
ミックレンジDRが(0≦DR≦10)で、(Nb=O
)の場合では、符号化コードを伝送する必要がなく、第
9同人に示すように、ダイナミックレンジDRの中央の
値(5)が代表レベルLOとされる。最大歪は、(EO
=5)である。
In this embodiment, the value of the representative level used as the restoration value is a fixed value depending on the bit length Nb. The dynamic range DR is (0≦DR≦10) and (Nb=O
), there is no need to transmit the encoded code, and the central value (5) of the dynamic range DR is taken as the representative level LO, as shown in the ninth doujinshi. The maximum strain is (EO
=5).

(11≦DR≦25)で、(Nb=1)の場合では、R
OM55によって、最大歪が(E 1 =6)の1ビツ
トの量子化がされる。第9図Bに示すように、画素デー
タPDTが(0〜12)の範囲内にあれば、符号化コー
ドDTとしてO”が出力され、また、画素データPDI
が(13〜25)の範囲内にあれば、符号化コードDT
として“1”が出力される。この場合、受信側の復元値
として用いられる代表レベルは、(L O= 6)(L
1=19)である。
(11≦DR≦25), and in the case of (Nb=1), R
The OM55 performs 1-bit quantization with a maximum distortion of (E 1 =6). As shown in FIG. 9B, if the pixel data PDT is within the range (0 to 12), O'' is output as the encoded code DT, and the pixel data PDT
is within the range (13 to 25), the encoded code DT
"1" is output as . In this case, the representative level used as the restoration value on the receiving side is (L O = 6) (L
1=19).

(26≦DR≦99)で、(Nb=2)の場合には、R
OM55によって、(E2=12)の2ビツトの量子化
がされろ。第9図Cに示すように、画素データPDIが
(0〜24)、(25〜49)。
(26≦DR≦99), and in the case of (Nb=2), R
OM55 performs 2-bit quantization of (E2=12). As shown in FIG. 9C, the pixel data PDI is (0 to 24) and (25 to 49).

(50〜74)、(75〜99)の何れの範囲内にある
かに応じて、(OO)、 (01)、 (10)、 (
11)が符号化コードDTとして出力される。この場合
、受信側の復元値として用いられる代表レベルは、(L
O=12)(L1=35)  (L2=62)(L3=
87)である。
(OO), (01), (10), (
11) is output as the encoded code DT. In this case, the representative level used as the restoration value on the receiving side is (L
O=12) (L1=35) (L2=62) (L3=
87).

(100≦DR≦255)で、(Nb=3)の場合には
、ROM55によって、(E3=16)の2ビツトの量
子化がされる。第9図りに示すように、画素データPD
Iが(0〜32)、(33〜65)、(66〜98)、
(99〜131)、(132〜164)、(165〜1
97L(198〜230)、(231〜263)の何れ
の範囲内にあるかに応じて、(000)、 (001)
、 (010)、 (011)、(100)、(Lot
)、(110)、(111)が符号化コードDTとして
出力される。この場合、受信側の復元値として用いられ
る代表レベルは、(LO=16)(L1=49)(L2
=82)(L3=115)(L4=148)(L5=1
81)(L6=214)(L7=247)である。
If (100≦DR≦255) and (Nb=3), the ROM 55 performs 2-bit quantization of (E3=16). As shown in Figure 9, pixel data PD
I is (0-32), (33-65), (66-98),
(99-131), (132-164), (165-1
(000), (001) depending on whether it is in the range of 97L (198-230) or (231-263).
, (010), (011), (100), (Lot
), (110), and (111) are output as encoded codes DT. In this case, the representative levels used as restoration values on the receiving side are (LO=16) (L1=49) (L2
=82)(L3=115)(L4=148)(L5=1
81) (L6=214) (L7=247).

このように、受信側で復元値として用いられる代表レベ
ルをダイナミックレンジと対応する所定の値とする場合
には、付加コードとして、必ずしもダイナミックレンジ
DR(8ビツト)を送る必要がなく、最小値(8ビツト
)及びビット長Nbを送れば良い。
In this way, when the representative level used as a restoration value on the receiving side is a predetermined value corresponding to the dynamic range, it is not necessarily necessary to send the dynamic range DR (8 bits) as an additional code, and the minimum value ( 8 bits) and bit length Nb.

一方、この一実施例と異なり、各ダイナミックレンジD
Rに適応して、その都度、分割範囲を決定する方式の量
子化を行うようにしても良い。この場合には、ダイナミ
ックレンジDRがピッ+−長Nbの代わりにROMにア
ドレス信号として供給される。ROMに格納されている
量子化のためのデータ変換テーブルが視覚特性にマンチ
して最大歪が変化するものとされる。この方式では、付
加コードは、最小値(8ビツト)、ダイナミックレンジ
DR(8ビツト)、最大値(8ビツト)の何れか2個と
なる。後者の方式は、データの圧縮率が下がるが、復元
歪は、前述の方式に比して大幅に改善される。
On the other hand, unlike this embodiment, each dynamic range D
Quantization may be performed in a manner that adapts to R and determines the division range each time. In this case, the dynamic range DR is supplied to the ROM as an address signal instead of the pin length Nb. It is assumed that the maximum distortion changes depending on the visual characteristics of the data conversion table for quantization stored in the ROM. In this method, the additional codes are any two of the minimum value (8 bits), dynamic range DR (8 bits), and maximum value (8 bits). Although the latter method lowers the data compression rate, the restoration distortion is significantly improved compared to the above-mentioned methods.

受信側では、ビット長Nbと符号化コードDTとから定
まる代表レベルが復元値として得られ、この復元値に最
小値MINが加算されて画素データとされる。
On the receiving side, a representative level determined from the bit length Nb and the encoding code DT is obtained as a restored value, and the minimum value MIN is added to this restored value to obtain pixel data.

!、変形例 例えば(Nb=2)の時に、第10図に示すように、代
表レベルLOが最小値MINと等しく、また、代表レベ
ルL3がMAXと等しいように、量子化を行うようにし
ても良い。
! , Modified Example For example, when (Nb=2), as shown in FIG. 10, quantization may be performed so that the representative level LO is equal to the minimum value MIN and the representative level L3 is equal to MAX. good.

また、1ブロツクのデータをフレームメモリ。Also, one block of data is stored in frame memory.

ライン遅延回路、サンプル遅延回路を組み合わせた回路
により、同時に取り出すようにしても良い。
A combination of a line delay circuit and a sample delay circuit may be used to take out the signals at the same time.

〔発明の効果〕〔Effect of the invention〕

この発明に依れば、伝送するデータの量は、元のデータ
に比して充分に減少でき、伝送帯域を狭くすることがで
きる。また、この発明は、輝度レベルの変化幅が小さい
定常部では、受信データから元の画素データを略々完全
に復元することができ、画質の劣下が殆どない利点があ
る。更に、この発明では、ダイナミックレンジがブロッ
ク毎に対応して定まるので、変化幅が大きいエツジ等の
過渡部での応答が良いものとなる。
According to this invention, the amount of data to be transmitted can be sufficiently reduced compared to the original data, and the transmission band can be narrowed. Further, the present invention has the advantage that in a stationary portion where the width of change in brightness level is small, the original pixel data can be almost completely restored from the received data, and there is almost no deterioration in image quality. Furthermore, according to the present invention, since the dynamic range is determined for each block, the response is good at transient parts such as edges where the range of change is large.

この発明では、区切りコードが不要な可変長符号化であ
るため、圧縮率を高くすることができる。
In this invention, the compression rate can be increased because variable-length encoding is used that does not require a delimiter code.

特に、この発明では、視覚特性にマツチした非線形特性
による可変長符号化を行うので、各画素の符号化コード
のビット数を減少させてもブロック歪等による受信画像
の質の劣下を防止することができる。
In particular, in this invention, variable length encoding is performed using nonlinear characteristics that match visual characteristics, so even if the number of bits of the encoding code for each pixel is reduced, deterioration in the quality of the received image due to block distortion etc. can be prevented. be able to.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例のブロック図、第2図は受
信側の構成を示すブロック図、第3図は符号化の処理の
単位であるブロックの説明に用いる路線図、第4図、第
5図及び第6図はブロック化回路の構成の一例、その説
明のための路線図及びタイミングチャート、第7図はグ
イナミソクレンジ検出回路の一例のブロック図、第8図
は量子化回路の一例のブロック図、第9図及び第10図
は夫々量子化の一例及び他の例の説明に用いる路線図、
第11図は先に提案されている高能率符号化の説明に用
いる路線図である。 図面における主要な符号の説明 1:ディジタルテレビジョン信号の入力端子、2ニブロ
ック化回路、  3:ダイナミノクレンジ検出回路、 
5:量子化回路、  6:ビノト長決定回路、 7:フ
レーム化回路。 代理人   弁理士 杉 浦 正 知 送桔濶・10穣A゛ 第1図 θイ會イ暖りの4f1−l!゛ 第2図 第3図 第10図 第9図C′In9図D
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of the receiving side, FIG. 3 is a route diagram used to explain blocks that are units of encoding processing, and FIG. 4 , Fig. 5 and Fig. 6 are an example of the configuration of a blocking circuit, a route map and a timing chart for explaining the same, Fig. 7 is a block diagram of an example of a Guinamiso clean range detection circuit, and Fig. 8 is a quantization circuit. A block diagram of an example of the circuit, FIGS. 9 and 10 are route diagrams used to explain one example of quantization and another example, respectively.
FIG. 11 is a route map used to explain the previously proposed high-efficiency encoding. Explanation of main symbols in the drawings 1: Digital television signal input terminal, 2-block conversion circuit, 3: Dynamino clean range detection circuit,
5: Quantization circuit, 6: Binot length determination circuit, 7: Framing circuit. Agent: Tadashi Sugiura, Patent Attorney Chishu Kiwata, 10th grade A゛Figure 1 θ A warm 4f1-l! Figure 2 Figure 3 Figure 10 Figure 9 Figure C'In9 Figure D

Claims (1)

【特許請求の範囲】 ディジタル画像信号の同一フィールド又は連続する複数
フィールドに属する領域からなるブロック内に含まれる
複数の画素データの最大値、上記複数の画素データの最
小値及び上記ブロック毎のダイナミックレンジを求める
手段と、 上記ブロック毎に上記複数の画素データから上記最小値
を除去する手段と、 上記ブロック毎のダイナミックレンジと非線形に対応す
るビット長を決定すると共に、上記最小値が除去された
画素データが供給され、上記決定されたビット長で量子
化を行う手段と、 上記ブロック毎のダイナミックレンジを表す情報と上記
量子化手段の出力とを送出する手段とからなることを特
徴とする高能率符号化装置。
[Claims] The maximum value of a plurality of pixel data contained in a block consisting of an area belonging to the same field or a plurality of consecutive fields of a digital image signal, the minimum value of the plurality of pixel data, and the dynamic range of each block. means for removing the minimum value from the plurality of pixel data for each block, determining a bit length corresponding to the dynamic range and non-linearity for each block, and determining the pixel from which the minimum value has been removed. High efficiency characterized by comprising means for receiving data and performing quantization with the determined bit length, and means for transmitting information representing the dynamic range of each block and the output of the quantization means. Encoding device.
JP61110096A 1986-05-14 1986-05-14 High efficiency encoder Expired - Lifetime JPH0832028B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61110096A JPH0832028B2 (en) 1986-05-14 1986-05-14 High efficiency encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61110096A JPH0832028B2 (en) 1986-05-14 1986-05-14 High efficiency encoder

Publications (2)

Publication Number Publication Date
JPS62266989A true JPS62266989A (en) 1987-11-19
JPH0832028B2 JPH0832028B2 (en) 1996-03-27

Family

ID=14526928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61110096A Expired - Lifetime JPH0832028B2 (en) 1986-05-14 1986-05-14 High efficiency encoder

Country Status (1)

Country Link
JP (1) JPH0832028B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0593260A2 (en) * 1992-10-13 1994-04-20 Sony Corporation Coding of data
KR100248584B1 (en) * 1992-06-15 2000-03-15 구자홍 Discreet cosine transform processor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59153378A (en) * 1983-02-21 1984-09-01 Sony Corp Picture signal forming method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59153378A (en) * 1983-02-21 1984-09-01 Sony Corp Picture signal forming method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248584B1 (en) * 1992-06-15 2000-03-15 구자홍 Discreet cosine transform processor
EP0593260A2 (en) * 1992-10-13 1994-04-20 Sony Corporation Coding of data
EP0593260A3 (en) * 1992-10-13 1994-11-23 Sony Corp Coding of data.
EP0880284A2 (en) * 1992-10-13 1998-11-25 Sony Corporation Error correction in data encoding
EP0880284A3 (en) * 1992-10-13 1999-01-13 Sony Corporation Error correction in data encoding

Also Published As

Publication number Publication date
JPH0832028B2 (en) 1996-03-27

Similar Documents

Publication Publication Date Title
JP2540809B2 (en) High efficiency encoder
JP2670259B2 (en) High efficiency coding device
JP3406546B2 (en) Decoding method for continuous images
US5543939A (en) Video telephone systems
US4661862A (en) Differential PCM video transmission system employing horizontally offset five pixel groups and delta signals having plural non-linear encoding functions
JPH0793724B2 (en) High efficiency coding apparatus and coding method for television signal
JPS62107526A (en) High efficient coding device
JPS61114675A (en) Refreshing system in coding between frames
JPS62266989A (en) Highly efficient encoder
JP2550532B2 (en) High-efficiency encoder for color video signal
JP2508646B2 (en) High efficiency encoder
JP2604712B2 (en) High-efficiency encoding / decoding device for television signal
JPS6370682A (en) High efficiency coding device for component signal
JPS62266924A (en) High efficient coding device
JPS6359187A (en) Highly efficient encoder
JP2518215B2 (en) High efficiency encoder
JPH0273793A (en) High efficient coding device
JP2518223B2 (en) High efficiency encoder
JPS62123834A (en) Coding transmission system
JPS62266923A (en) High efficient coding device
JP2778629B2 (en) High efficiency coding device
JP2518214B2 (en) High efficiency encoder
JPS6335092A (en) High efficiency encoder
JP2603274B2 (en) Encoding device
JPS59178886A (en) Coding system

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term