Nothing Special   »   [go: up one dir, main page]

JPS62241358A - One-time program type semiconductor device - Google Patents

One-time program type semiconductor device

Info

Publication number
JPS62241358A
JPS62241358A JP8411786A JP8411786A JPS62241358A JP S62241358 A JPS62241358 A JP S62241358A JP 8411786 A JP8411786 A JP 8411786A JP 8411786 A JP8411786 A JP 8411786A JP S62241358 A JPS62241358 A JP S62241358A
Authority
JP
Japan
Prior art keywords
ultraviolet
resin
conductor layer
potting
type resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8411786A
Other languages
Japanese (ja)
Inventor
Kiyobumi Uchibori
内堀 清文
Takeshi Komaru
小丸 健
Tadashi Muto
匡志 武藤
Kazuo Kojima
和夫 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8411786A priority Critical patent/JPS62241358A/en
Publication of JPS62241358A publication Critical patent/JPS62241358A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/18Circuits for erasing optically

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PURPOSE:To erase resins, and to improve reliability by potting an ultraviolet-ray transmitting type resin and further potting an ultraviolet-ray non-transmitting type resin onto the ultraviolet-ray transmitting type resin when an EPROM element is molded with the resins. CONSTITUTION:An EPROM element 5 is die-bonded at a predetermined position on a conductor layer 2, and electrodes 6 on the element 5 and the conductor layer 2 are connected by wires 7 for connectors through a wire bonding system. The electrodes 6 and the conductor layer 2 are wire-bonded, a potting frame 8 consisting of the quality of a material such as glass epoxy is fitted to a glass epoxy film substrate 1 by epoxy adhesives and the like in order to stop a flow on resin potting, and an ultraviolet-ray transmitting type resin 9 is potted first, and cured, thus molding the EPROM element 5. An overall byte writing test is conducted at the stage, and the possibility of writing is checked. The assembly of the element is aged by being positioned at a high temperature, and the capacity of data-hold is checked. The capacity of data-hold is checked, and data are erased by ultraviolet irradiation.

Description

【発明の詳細な説明】 〔M梁上の利用分野〕 本発明は、ワンタイムプログラム型中導体装置技術に関
し、竹に、光消去可能でデータ保持特性。
DETAILED DESCRIPTION OF THE INVENTION [Field of application on M beam] The present invention relates to one-time programmable medium conductor device technology, which has optical erasable and data retention characteristics in bamboo.

書き込み特性などの評価が可能な結果高信頼性を確保で
きるワンタイムプログラム型ICカードに有効な技術に
関する。
The present invention relates to a technology effective for one-time program type IC cards that can ensure high reliability as a result of being able to evaluate write characteristics, etc.

〔従来の技術〕[Conventional technology]

近時、EPROM(Erasable  PROM、消
去可能なFROM)を用いたワンタイムプログラム(O
ne Time Programm以下単にOTPとい
う)型メモリカードが提案されている。
Recently, one-time programming (O
A new Time Program (hereinafter simply referred to as OTP) type memory card has been proposed.

しかし、従来の当該カードに組み込まれたICバクケー
ジは、一般に、EPROM素子を、不透明レジンのボク
テイングにより抜機(封止)したものであるので、紫外
線照射により素子のセル中に捕獲されているチャージを
消すことができないために、書き込み特性をテストし、
それを保証し、あるいは、データの保持特性をテストし
、それを保証しようとしても、それができないという問
題があった。
However, since the IC back cage incorporated in the conventional card is generally an EPROM element that has been punched out (sealed) by boxing with opaque resin, the charges trapped in the element's cells can be removed by ultraviolet irradiation. Test the writing characteristics in order to be unerasable,
Even if you tried to guarantee this or test the data retention characteristics and guarantee it, there was a problem that it was impossible.

EPROMにあっては、全ビット書き込みが可能で、全
ビットのデータ保持性能があることが、高信頼性の確保
のためには必要であり、消去ができず、製造工程で上記
のごとき評価ができないことは、高信頼性の確保という
面で問題がある。
For EPROMs, it is necessary to be able to write all bits and have data retention performance for all bits in order to ensure high reliability. If it cannot be done, there is a problem in terms of ensuring high reliability.

なお、メモリカードなどのIcカードについて述べた特
許の例としてtjf!j開昭59−48984号公報が
ある。
Note that tjf! is an example of a patent that describes IC cards such as memory cards. There is Japanese Patent Publication No. 59-48984.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

本発明は、かかる従来技術の有する欠点を解消し、書き
込みt時性やデータ保持能力があるかどうかがM造過程
においてチェックでき、しかも、消去可能であるのでチ
ェック後に元の状態に戻すことができ、したがう曵、か
かる素子*j性をチェックできるので、高信頼性を確保
できる技術?:提供することを目的とする。
The present invention eliminates the drawbacks of the prior art, and allows checking whether the write timeability and data retention ability are present during the M manufacturing process. Moreover, since it is erasable, it is not possible to return to the original state after checking. Is there a technology that can ensure high reliability because it can check the characteristics of the elements? : The purpose is to provide.

本発明の前記ならびにそのほかの目的と新規な特徴は、
不明細書の記述および添付図面からあきらかになるであ
ろう。
The above and other objects and novel features of the present invention include:
This will become clear from the description in the unclear specification and the attached drawings.

〔問題点を解決するための手段〕[Means for solving problems]

47、偵において開示される発明のうち代表的なものの
概要?簡単に説明すれば、下記のとおりである。
47. Outline of typical inventions disclosed in the investigation? A brief explanation is as follows.

すなわち、不発明ではEPROM素子のレジンモールド
に際し、先ず、紫外線透過型レジンをボッティングする
。次いで、紫外線非透過型レジンをその上にさらにボッ
ティングする。
That is, in the present invention, when resin molding an EPROM element, first, an ultraviolet transmitting resin is potted. Next, an ultraviolet opaque resin is further potted thereon.

〔作 用〕[For production]

上記のように、先ず、紫外線透過型レジンをボッティン
グによりモールドすると、レジンが紫外線透過型である
ので、素子時性をチェックでき、チェック後には消去を
行うことによ、り再び最初の状態に戻すことができ、次
いで、紫外線非透過型レジンをボッティングによりモー
ルドすることにより、消去できないOTP型の半導体装
置が可能となる。
As mentioned above, first, by molding with UV-transparent resin by botting, since the resin is UV-transparent, it is possible to check the element stability, and after checking, by erasing it, it can be returned to the initial state. Then, by molding an ultraviolet opaque resin by botting, an OTP type semiconductor device that cannot be erased becomes possible.

〔実施例1〕 次に、不発明を、図面に示す実施例に基づいて説明する
[Example 1] Next, the invention will be described based on an example shown in the drawings.

第1図は不発明に用いるICバクケージの断面を示す。FIG. 1 shows a cross section of an IC back cage used in the invention.

このバクケージは、ガラスエポキシ基板に、所望の配線
パターンにされたg4箔から成るような導体層2を形成
し、該導体層2と上記と同様な鋼箔から構成された下部
電極としての導体層3とをスルーホール導体層形成技術
によって形成される導体層4によって電気的に接続する
。この導体層2上の所定位置にEPROM素子5ftダ
イボンデイングし、該素子5上の電極6と導体層2とを
コネクタ用ワイヤ7によりワイヤボンディング方式によ
り接続する。当該ワイヤボンディング後、レジンポツテ
ィング時の流れ止め用に、刀ラスエポキシなどの材質で
成るボッティング砕8をエポキシ系の接着剤などでガラ
スエポキシフィルム基板1に取付け、最初に、紫外線透
過型レジン9fjtボツテイングし、それを硬化させる
ことによっ℃、EPROM素子5をモールドする。この
段階で全バイト書き込ろテストを行ない、書き込みがで
きるかどうかをチェックする。
In this back cage, a conductor layer 2 made of G4 foil with a desired wiring pattern is formed on a glass epoxy substrate, and a conductor layer 2 as a lower electrode made of steel foil similar to the above conductor layer 2 is formed. 3 are electrically connected by a conductor layer 4 formed by a through-hole conductor layer forming technique. A 5ft EPROM element is die-bonded to a predetermined position on the conductor layer 2, and the electrode 6 on the element 5 and the conductor layer 2 are connected by a wire bonding method using a connector wire 7. After the wire bonding, to prevent the resin from flowing when potting the resin, a potting block 8 made of a material such as epoxy is attached to the glass epoxy film substrate 1 using an epoxy adhesive, and first, an ultraviolet transparent resin is attached. The EPROM element 5 is molded by bottling 9fjt and curing it at 9°C. At this stage, perform a test to write all bytes to check whether writing is possible.

次に、当該電子組立品を高温下に置くことによってエー
ジングを行なう。その後データ保持能力をチェックする
。チェック後、紫外線照射によりデータを消去する。こ
れによって、EPROM素子の記憶状態は、一番最初の
状態すなわち書き込みが行なわれ℃いない状態に戻る。
The electronic assembly is then aged by placing it under high temperature. Then check the data retention ability. After checking, the data will be erased by UV irradiation. As a result, the storage state of the EPROM element returns to its initial state, ie, a state in which no writing has been performed.

従って後の書き込みが可能である。Therefore, later writing is possible.

次いで、消去できないように、上記紫外線透過型レジン
9の異面に、さらに、紫外線透過型レジン1(lボッチ
インクしてモールドする。
Next, an ultraviolet transmissive resin 1 (1 mark) is inked and molded on a different surface of the ultraviolet transmissive resin 9 so that it cannot be erased.

紫外線透過型レジン9には、EPROM素子5のセル中
 に捕獲され℃いる電荷(チャージ)がディスチャージ
できるようなエネルギーをもった光が透過するレジンが
使用され、透明レジンであって、例えばアクリル系レジ
ンなどが使用される。
The ultraviolet transmitting resin 9 is a resin that transmits light having enough energy to discharge the charges trapped in the cells of the EPROM element 5, and is a transparent resin, such as an acrylic resin. Resin etc. are used.

一方、紫外線透過型レジン10には、DIL(デエアル
インライン)プラスチックパッケージなどの1]!1脂
封止型半導体装置のモールドレジンとして使用されてい
るエポキシ樹脂やシリコーン樹脂などが使用される。
On the other hand, the ultraviolet-transmissive resin 10 includes a DIL (Deal-In-Line) plastic package, etc. 1]! Epoxy resins, silicone resins, and the like, which are used as mold resins for 1-liquid-sealed semiconductor devices, are used.

〔実施例2〕 第2図はICカードの一例平面図であり、第3図は第2
図I−I?fJ断面図である。
[Example 2] Fig. 2 is a plan view of an example of an IC card, and Fig. 3 is a plan view of an example of an IC card.
Figure I-I? It is an fJ sectional view.

第2図に示すようなICカードにおいて、上記と同様に
して得られたICモジュール11が組み込みされる。図
示していないが、カード基材には当該モジー−ル埋設用
の凹部が設けられており、そこにICモジュール11が
第3図に示すように埋設される。
In the IC card shown in FIG. 2, the IC module 11 obtained in the same manner as above is incorporated. Although not shown, the card base material is provided with a recess for embedding the module, and the IC module 11 is embedded therein as shown in FIG.

カード基材は、例えば硬質塩化ビニールより成るセンタ
コア12に、オフセント印刷などで表裏に所望の絵柄1
3を印刷した後、透明硬質塩化ビニールで成るオーバー
シート14を表裏に当てがい、ステンレスなどの鏡面に
仕上げられた2枚の金楓板に挾持せしめ加熱加圧し、所
望の積層体を得、上記した凹部な形成する。そして接着
剤15によってICモジュール11がセンターコア12
に密着したICカードを得る。なお、第2図にて、16
は磁気ストライプを示す。
The card base material is made of, for example, a center core 12 made of hard vinyl chloride, and a desired pattern 1 is printed on the front and back sides by off-cent printing or the like.
After printing 3, an oversheet 14 made of transparent hard vinyl chloride is applied to the front and back sides, and the sheets are sandwiched between two mirror-finished gold maple plates made of stainless steel or the like and heated and pressurized to obtain the desired laminate. Form a concave part. Then, the IC module 11 is attached to the center core 12 by the adhesive 15.
Obtain an IC card that is in close contact with the In addition, in Figure 2, 16
indicates a magnetic stripe.

この第2実施例のICモジュール11は、第3図のよう
な構成にされている。すなわち、基板1の一衣面に導体
層2とともに、E P rtOM素子5、該素子5上の
電極6と導体層2とのコネクタ用ワイヤ7、ボクテイン
グ枠8、紫外線透過型レジン9、及び紫外線非透過型レ
ジン10が設けられている。基板1の他の表面には、I
Cカードにおける外部電極として機能する導体層3が設
けられており、この導体層3は、基板1の頁通導体層4
?!′介して導体層2に電気的に結合されている。
The IC module 11 of this second embodiment has a configuration as shown in FIG. That is, on one surface of the substrate 1, together with the conductor layer 2, there is an EP rtOM element 5, a connector wire 7 between the electrode 6 on the element 5 and the conductor layer 2, a boxing frame 8, an ultraviolet transmitting resin 9, and an ultraviolet ray transmitting resin 9. A non-transmissive resin 10 is provided. On the other surface of the substrate 1, I
A conductor layer 3 that functions as an external electrode in the C card is provided, and this conductor layer 3 is connected to the page-conducting conductor layer 4 of the substrate 1.
? ! ' is electrically coupled to the conductor layer 2 through the conductor layer 2.

本発明によれば、紫外線透過型レジン(透明レジン)9
をボッティング後、データリチンシラン(保持)など通
常のDILG(デュアルインラインガラス)パッケージ
並のチェックを行ない、後に紫外線非透過型(不透明レ
ジン)1(1’ボクテイングするので、製造工程におい
てE F ROM素子5の素子特性をチェックすること
ができ、また、紫外線非透過型レジン10でコートしで
あるので消去不可のOTP型I型上Cモジュールし、O
TP型ICカードを得ることができ、これらは上記のご
と(チェック可能であり、また、チェック済であるので
信願度の高いものである。
According to the present invention, ultraviolet transmitting resin (transparent resin) 9
After botting, we perform checks similar to normal DILG (dual in-line glass) packages, such as data retin silane (retention), and then perform UV non-transparent type (opaque resin) 1 (1' botting), so E F ROM is removed during the manufacturing process. It is possible to check the element characteristics of the element 5, and since it is coated with an ultraviolet opaque resin 10, it can be used as an OTP type I type upper C module that cannot be erased.
TP type IC cards can be obtained, and these can be checked (as described above), and have been checked, so they have a high degree of trust.

以上不発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で捌々変史h
1能であることはいうまでもない。
Although the invention made by the non-inventor has been specifically explained based on the examples above, the present invention is not limited to the above examples, and has undergone many changes without departing from the gist of the invention.
Needless to say, he is highly skilled.

例えば、上記実施例では紫外線透過型レジンの上に紫外
線非透過型レジンをポツティングし、コートする例を示
したが、紫外線透過型レジンによりモールドされた当該
素子組豆品を外部からの紫外線の侵入を阻止できる容器
内に収納してもよく、その他、紫外線により消去できな
いように、キャップを使用するなどの消去不可の形態に
するものであれば何でもよい。
For example, in the above embodiment, a non-UV transparent resin is potted and coated on top of a UV transparent resin. It may be stored in a container that can prevent UV rays from being erased, or any other non-erasable form may be used, such as using a cap so that it cannot be erased by ultraviolet rays.

以上の説明では本発明のICモジュールについてPLC
C(プラスチック・リードレス嗜チップ・キャリア)パ
ッケージに適用した場合について説明したが、セラミッ
クを使用するLCCバクケージにも適用でざる。
In the above explanation, the IC module of the present invention is
Although the case where the present invention is applied to a C (plastic leadless chip carrier) package has been described, it is not applicable to an LCC back cage using ceramic.

また、本発明におけるICカードとは、マイクロコンビ
エータ、メモリなどのICモジュール(チップ)?:装
着もしくは内蔵したチップカード、メモリカード、マイ
コンカード、電子カードなどと称されるカード類を総称
したもので、メモリカードの他各種のカード類を包含す
る。
Also, the IC card in the present invention refers to an IC module (chip) such as a micro combinator or memory? : A general term for cards that are installed or built-in, such as chip cards, memory cards, microcomputer cards, electronic cards, etc., and includes various types of cards in addition to memory cards.

〔発明の効果〕〔Effect of the invention〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

本発明においてはレジンを内外層2層構造とするなどに
より消去可能となり、高信頼性のOTP型半導体装置が
得られた。
In the present invention, the resin can be erased by forming the resin into a two-layer structure, such as an inner and outer layer, and a highly reliable OTP type semiconductor device has been obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を示すバクケージの一例を示す
断面構造図、 第2図はICカードの一例を示す平面図、第3図は第2
図I−I線断面図である。 1・・・基板、2・・・導体層、3・・・下部電極、4
・・・スルーホール、5・・・E L? ROM素子、
6・・・11極、7・・・コネクタ用ワイヤ、8・・・
ボクテイング枠、9・・・紫外線透過型レジン、10・
・・紫外線非透過型レジン、11・・・Icバクケージ
(モジュール)、12・・・センタコア、13・・・絵
柄、14・・・オーバーシート、15・・・接着剤、1
6・・・磁気ストライプ。
Fig. 1 is a cross-sectional structural view showing an example of a back cage showing an embodiment of the present invention, Fig. 2 is a plan view showing an example of an IC card, and Fig. 3 is a cross-sectional structural view showing an example of an IC card.
It is a sectional view taken along the line I-I in FIG. DESCRIPTION OF SYMBOLS 1... Substrate, 2... Conductor layer, 3... Lower electrode, 4
...Through hole, 5...E L? ROM element,
6...11 poles, 7...Connector wire, 8...
Boxing frame, 9... Ultraviolet transparent resin, 10.
...Ultraviolet opaque resin, 11...Ic back cage (module), 12...Center core, 13...Picture, 14...Oversheet, 15...Adhesive, 1
6...Magnetic stripe.

Claims (1)

【特許請求の範囲】 1、EPROM素子が紫外線透過型のレジンとその上に
形成された紫外線非透過型のレジンとによって覆かれて
なることを特徴とするワンタイムプログラム型半導体装
置。 2、EPROM素子を紫外線透過型レジンにより被覆後
、当該素子組立品の素子特性をチェックし、次いで、紫
外線非透過型レジンでさらに前記紫外線透過型レジン表
面を被覆するかあるいは前記チェック後の当該素子組立
品を外部からの紫外線の侵入を阻止できる容器内に収納
して成るパッケージを用いたワンタイムプログラム型半
導体装置。 3、各レジンの被覆が、それぞれボッティングにより行
われて成る、特許請求の範囲第2項記載のワンタイムプ
ログラム型半導体装置。
[Scope of Claims] 1. A one-time program semiconductor device characterized in that an EPROM element is covered with an ultraviolet-transmissive resin and an ultraviolet-opaque resin formed thereon. 2. After coating the EPROM element with an ultraviolet-transmitting resin, check the element characteristics of the device assembly, and then further coating the surface of the ultraviolet-transmitting resin with a non-UV-transmitting resin, or A one-time programmable semiconductor device that uses a package in which an assembled product is housed in a container that prevents ultraviolet rays from entering from the outside. 3. The one-time programmable semiconductor device according to claim 2, wherein each resin coating is performed by botting.
JP8411786A 1986-04-14 1986-04-14 One-time program type semiconductor device Pending JPS62241358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8411786A JPS62241358A (en) 1986-04-14 1986-04-14 One-time program type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8411786A JPS62241358A (en) 1986-04-14 1986-04-14 One-time program type semiconductor device

Publications (1)

Publication Number Publication Date
JPS62241358A true JPS62241358A (en) 1987-10-22

Family

ID=13821574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8411786A Pending JPS62241358A (en) 1986-04-14 1986-04-14 One-time program type semiconductor device

Country Status (1)

Country Link
JP (1) JPS62241358A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145869A (en) * 1987-12-01 1989-06-07 Nec Ic Microcomput Syst Ltd Manufacture of uveprom with redundant circuit
US5068713A (en) * 1988-08-18 1991-11-26 Seiko Epson Corporation Solid state image sensing device
US5224021A (en) * 1989-10-20 1993-06-29 Matsushita Electric Industrial Co., Ltd. Surface-mount network device
WO1995028713A1 (en) * 1994-04-18 1995-10-26 Gay Freres Vente Et Exportation S.A. Electronic memory device
US6246124B1 (en) * 1998-09-16 2001-06-12 International Business Machines Corporation Encapsulated chip module and method of making same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145869A (en) * 1987-12-01 1989-06-07 Nec Ic Microcomput Syst Ltd Manufacture of uveprom with redundant circuit
US5068713A (en) * 1988-08-18 1991-11-26 Seiko Epson Corporation Solid state image sensing device
US5224021A (en) * 1989-10-20 1993-06-29 Matsushita Electric Industrial Co., Ltd. Surface-mount network device
WO1995028713A1 (en) * 1994-04-18 1995-10-26 Gay Freres Vente Et Exportation S.A. Electronic memory device
US6246124B1 (en) * 1998-09-16 2001-06-12 International Business Machines Corporation Encapsulated chip module and method of making same
US6558981B2 (en) 1998-09-16 2003-05-06 International Business Machines Corporation Method for making an encapsulated semiconductor chip module

Similar Documents

Publication Publication Date Title
US4649418A (en) Data card and method of manufacturing same
US5850690A (en) Method of manufacturing and assembling an integrated circuit card
TWI251785B (en) Memory card with raised portion
US4710797A (en) Erasable and programable read only memory devices
EP0331316B1 (en) Personal data card and method of constructing the same
US4635165A (en) Printed-circuit construction with EPROM IC chip mounted thereon
JPS62241358A (en) One-time program type semiconductor device
JP3151241B2 (en) Low cost erasable programmable read only storage device and method of manufacture
JPS6086850A (en) Ic card
KR900007758B1 (en) Semiconductor device
JPS61145696A (en) Ic card
KR100195510B1 (en) Chip card
JPH0273663A (en) Hybrid integrated circuit device
JPH0880537A (en) Data carrier composed of module with integrated circuit
JP3054929B2 (en) Method for manufacturing semiconductor device
JPH049381B2 (en)
JPS60189586A (en) Ic card carrier
KR20020028621A (en) Chip module for ic card
JPS63181451A (en) Semiconductor device
US4810865A (en) Method for recycling a card having an incorporated component, and a card designed to permit recycling
KR100627045B1 (en) Semiconductor for integrated circuit card and the fabrication method of such
JPS60171749A (en) Semiconductor memory device
JPH05259320A (en) Ultraviolet erasable prom device
JP2007173606A (en) Electronic device and its manufacturing method
JPH06143885A (en) Module structure of ic card