Nothing Special   »   [go: up one dir, main page]

JPS62182672A - 試験用プロ−ブ - Google Patents

試験用プロ−ブ

Info

Publication number
JPS62182672A
JPS62182672A JP62001561A JP156187A JPS62182672A JP S62182672 A JPS62182672 A JP S62182672A JP 62001561 A JP62001561 A JP 62001561A JP 156187 A JP156187 A JP 156187A JP S62182672 A JPS62182672 A JP S62182672A
Authority
JP
Japan
Prior art keywords
flexible membrane
test probe
membrane
contact pads
probe according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62001561A
Other languages
English (en)
Other versions
JPH0833413B2 (ja
Inventor
Ee Garetsutoson Garetsuto
ガレット・エー・ガレットソン
Shii Chiyao Kurinton
クリントン・シー・チャオ
Pii Niyuukamanzu Aamando
アーマンド・ピー・ニューカマンズ
Shii Resurii Buraian
ブライアン・シー・レスリー
Dee Fuosutaa Jiyatsuku
ジャック・デー・フォスター
Guriinsutain Maikeru
マイケル・グリーンスタイン
Matsuta Fuaritsudo
ファリッド・マッタ
Jiyorii Robaato
ロバート・ジョリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Japan Inc
Original Assignee
Yokogawa Hewlett Packard Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hewlett Packard Ltd filed Critical Yokogawa Hewlett Packard Ltd
Publication of JPS62182672A publication Critical patent/JPS62182672A/ja
Publication of JPH0833413B2 publication Critical patent/JPH0833413B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、被試験デバイスの入出力バンドに接触して信
号の入出力を行なうためのプローブ針を備えた試験用プ
ローブに関する。
(発明の技術的背景及びその問題点〕 従来技術でできた集積回路の試験用プローブは、いくつ
かの重要な制限を持っている。それらの試験用プローブ
は、集積回路上の限定された数の入出力パッドに接続さ
れ、その集積回路を試験するだめの信号は、低周波数が
用いられている。また、各プローブ針は典型的に、タン
グステン・ワイヤで作られており、その鋭い針先は、電
気的接触を低インピーダンスにするために、集積回路上
の入出力パッドを掘り進む。これらの試験用プローブは
100以下の入出力バンドを持つ集積回路には、充分使
える。しかしながら、プローブ針の数が150以上にな
ると扱いに<<、実用的でなくなる。また、製作が難し
く、かつ、高価な物となり、短絡や損傷も生じやすく、
また、プローブ針相互間に不必要な静電結合を生じやす
くなる。加えて、信号の品質も劣下する。プローブ針相
互間の静電結合はクロストークを引き起こす。インピー
ダンスの不整合は、信号の反射を引き起こす。プローブ
針のもつ高インダクタンスは、帯域幅を制限する。
集積回路技術の進歩は、あきらかに、従来の試験用プロ
ーブで試験できた事態上の試験要求を持つ集積回路を生
み出した。これらの集積回路は150以上の入出力バン
ドを持っている。さらに、これらのバンドは、すべて、
チップの表面にあり、周辺ではない。したがって、これ
らのチップを試験する試験用プローブは、それに対応す
る数のプローブ針を、チップの全表面を探針できるよう
に配置しなければならない。
集積回路は、100MHzあるいはそれ以上の周波数で
動作する。従来のプローブはこのような高周波数の信号
を大きく歪ませる。それゆえ、低周波数の信号での試験
に制限される。この主なる制限は動作周波数における試
験をデバイスのパフケージング後に延ばす。パッケージ
ングは典型的なもので、集積回路それ自体の値段の3〜
4倍の費用がかかる。パッケージング後で、不良の集積
回路を捨てることは、損害が大きい。さらに、この集積
回路が表面実装技術が使われているマルチチップキャリ
アに実装されている時は、損害はいっそう大きくなる。
一般に、表面実装デバイスは、その他の表面実装デバイ
スを持つマルチチップキャリアのような第2レベルのパ
ンケージの中に実装するまでは、試験することができな
い。この時点で不良が見つかると、手直しの費用が高く
なる。これを避けるため、表面実装用の集積回路は、ウ
ェハ一段階で、動作周波数における試験が行なわれるべ
きである。
〔発明の目的〕
本発明は、DUTの入出力バンドと試験用プローブの接
触バンドとの間の高さのバラツキの補正(アライメント
)が容易にでき、したがって、両者間の接触圧2接触抵
抗も各接点ごとに均一にできると共に、100 M H
z以上の高周波数の信号においても、ウェーハ一段階で
XDUTの試験ができる、多数接触パッドを有する試験
用プローブを提供することを目的とする。
〔発明のイ既要〕
本発明の一実施例の試験用プローブは、集積回路上の何
千もの入出力バンドをアクセスする能力を持つ。また、
パッケージされる前の集積回路上での高周波数試験も行
なうことができる。本発明の試験用プローブは柔軟性の
ある膜(flexiblemembrane 、以下フ
レキシブル・メンブレーンと書く)上にリード線(le
ad)や接触パッド(contactpad)を作るた
めに、集積回路リソグラフィー(in te−grat
ed circuit lithography)を用
いている。本発明は、多用途で、相対的に安価で、正確
な接触を集積回路上の何百、何千もの入出力バッドに与
 1える。この試験用プローブの接触パッドの込み具合
は集積回路リソグラフィー技術によってのみ制限を受け
るので、集積回路上のトランジスタ密度に常に追従でき
る。
集積回路リソグラフィーを用いて、リード線や接触パッ
ドを形成することは、いくつかの便利な点がある。この
印刷技術を用いると、接触パッドを正確に、かつ、入り
組んだパターンの中に作成することができる。また、接
触パッドへ接続するリード線を正確な仕様を満たす伝送
線として、形成することもできる。リード線とテスター
の駆動回路との間の信号反射または、電圧反射を減じる
ように、また、隣接するリード線間のクロストークを減
じるように、伝送線路パラメータを選ぶこともできる。
フレキシブル・メンブレーンは、いくつかの便利箸点を
持っている。インピーダンス整合用デパる。また、フレ
キシブル・メンブレーンは、DUTと試験用プローブ間
の高さのバラツキを補正するために、変形させることも
できる。DUTの入力インピーダンスは、リード線及び
テスターの駆動回路の出力インピーダンスと大きく違っ
ていても良い。このことは、インピーダンス整合用デバ
イスをDOTの近くに設置することによって補正できる
。このことは、伝送線路とDOT間の信号の歪みを最小
にし、かつ、電力伝送を最大にする。
フレキシブル・メンブレーンは、電源用バイパスコンデ
ンサをDUTの近くに設置することも可能にする。DU
Tに近接してこれらのコンデンサを設置することは、D
UTとコンデンサ間のパスの廊 インダクタンスを最小限にし、電波電圧を安定化する。
フレキシブル・メンブレーンに与えられる圧力は、DU
Tの入出力バッドに接触パッドを押しつけるように働く
。その圧力は、高分子ばね(polymeric sp
ring)のような、ばねデバイスによって与えられる
。高分子ばねの寸法は、フレキシブル・メンブレーンの
接触パッドがDUTに押しつけられる時、その接触パッ
ドと、DUTの人出力パッド間に、こすり作用(scr
ubbing action)が生じるように選ばれる
。フレキシブル・メンブレーンの接触パッドは、硬質の
さびない導体または、必要なら、硬質の導体で被覆され
た電気メッキ接点であっても良い。
メンブレーンの柔軟性は、接触パッド近くのメンブレー
ンを局所的に薄くすることによって増すことができる。
この最高に正確な加工は、レーザを使うことによって可
能となる。また、レーザは、試験用プローブの伝送線と
グランド層間に、接合素子、抵抗、コンデンサ、能動素
子のような素子を実装するために、フレキシブル・メン
ブレーンに穴を開けるために用いることもできる。
本発明の試験用プローブは、マルチチップキャリアの高
密度基板を試験するためにも使用され得る。これらの基
板は、何千ものリード線及び接触パッドを持っている。
集積回路をこれらの基板に実装する前に、これらの基板
を試験することは、お金と時間の節約になる。これゆえ
、DUTとしでは、集積回路、マルチチップキャリヤの
基板、または、多(の入出力パッドを持つ他のデバイス
などが対象となり得る。
〔発明の実施例〕
本発明の好ましい実施例によれば、第1図及び第2図に
示された試験用プローブ10が提供される。
第1図は、試験用プローブ10の破断図である。フレキ
シブル・メンブレーン1は、プリント回路基板3に、ク
ランプ7によって留められている。クランプ7は、また
、フレキシブル・メンブレーン1を押す高分子ばね9の
ガイドの役目もする。表面実装デバイス5は、たとえば
、DUTとリード線15間のインピーダンス整合に用い
られるものであり、プリント回路基板3に実装されてい
る。しかしながら、表面実装デバイスはフレキシブル・
古 メンブレーン1へ模また、実装できる。
第2図は、試験用プローブ10の平面図である。
本発明の好ましい実施例におけるプリント回路基板3は
円形である。プリント回路基板3の周囲に沿って存在す
る外部接触バッド13は、試験用プローブ10を、試験
機器へ実装するのを容易にする。
プリント回路基板へメンブレーンを保持するためのクラ
ンプ7は、環状の構造になっている。クランプ7はDU
Tとの試験用プローブ10のアライメン) (alig
nment)をとるため、中心に穴が開いている。第2
図には、クランプ7の破断図が示してあり、フレキシブ
ル・メンブレーン1が、露出している。フレキシブル・
メンブレーンlは、透明の誘導体膜21である。高分子
ばね9と、窓11もまた、透明である。このことは、試
験用プローブ1゜のDUTとのアライメントを容易にす
る。フレキシブル・メンブレーン1上のリード線15は
、接触バンド17に介してDUTと信号の入出力を行な
う。
接触パッドは、第7図に示すように、接点をハンダづげ
によってリード線15に付けることによって形成しても
良い。あるいは、接触パッド17はメッキ処理によって
形成することができる。
第3図は、フレキシブル・メンブレーン1の拡大図であ
る。リード線15は誘電体膜21上にある。
グランド面19は誘電体膜21上で、リード線15と反
対側の面にある。試験用プローブ10のDUT53との
アライメントを容易にするため、グランド面19は、高
分子ばね9と窓11の下側に当たる部分の誘電体膜21
上には形成しない。図に示した接触パッド17はメッキ
処理を用いて形成している。これらの接触パッド17は
、蒸発技術または、スパッタリング技術を用いても形成
されうる。高分子ばね9は、フレキシブル・メンブレー
ンlの上面にあり、主に、リード線15に当たり、また
、空隙の中へいささか膨らんでいる。高分子ばね9は、
リード線15と窓11の間にばね力をもたらす。使用時
は、試験用プローブ10は、これの接触パッド17が、
試験されるDUT53の入出力パッド55に接触するよ
うに、DUT53とでアライメントされる。
本発明の別の実施例において、フレキシブル・メンブレ
ーン1は、数層から成るリード線15とポリイミド層2
1から構成され得る。多数の入出力バッドを持つ高密度
デバイスを試験する時、1つのフレキシブル・メンブレ
ーン1上にすべてのリード線15を設けるために、多層
構造のリード線15とポリイミド層21が必要である。
このような本発明の実施例において、接触パッド17は
フレキシブル・メンブレーンlの表面に存在する。接触
パッド17を表面から離れたいくつかの層にあるリード
線に接続するために、スルーホールが眉間に形成されな
ければならない。
試験用プローブ10の製作はいくつかの段階から成る。
第4A図は、フレキシブル・メンブレーン1電層25か
ら成っている。本発明の好ましい実施例においては、誘
電体層はポリイミドからできているが、他の多くの柔軟
性のある絶縁材料も使用できる。第4B図は、リード線
15が形成された後のフレキシブル・メンブレーンlの
平面図を示している。リソグラフィー技術を使うと、リ
ード線15はフレキシブル・メンブレーン1上にパター
ンとして形成される。リード線15が形成された後で、
グランド面19が、第5八図に示されるように、ポリイ
ミド層21上に被覆される。スパッタリング技術を含む
いろいろな技術がグランド面19を形成するのに用いら
れる。リード線15用に付加されたシールドは、リード
線15のどちら側かに、グランドと結合した導体を形成
することによって得られる。接触パッド17を形成する
ために、穴27が、第5B図に示すように、ポリイミド
層21にあけられる。穴27は、たとえば、レーザ加工
によって開けられる。
これらの穴27は、その後、接触パット17を形成する
ために、第5C図に示すように、メッキによって埋めら
れる。多層から成るフレキシブル・メンブレーン1は同
様の方法で作られる。
次に、フレキシブル・メンブレーン1は、第6A図に示
すように、多層プリント回路基板3に接続される。リー
ド線15は、プリント回路基板3上の料で埋めることに
よって成される。回路基板上の導体29は、テスターと
接続する外部接触バ・ノド13に接続している。表面実
装デバイス5は、プリント回路基板3上に置かれ、リー
ド15に接続している回路基板上の扉体29に接続して
いる。試験用プローブの接触パッド17は、加圧された
時、入出力バンド55の表面をこする。この特性は、試
験用プローブ10に盛り込まれ、電気的接触が良くなる
ように、入出カバノド55から酸化物やほこりを取り除
く。フレキシブル・メンブレーンlと高分子ばね9の特
徴は、こすり作用を引き起こすことである。
ポリイミド層21のひずみパラメータは、接触パッド1
7が入出力バンド55に押しつけられた時、接触パッド
に横方向の力が加わるように選ばれる。また、高分子ば
ね9のパラメータも、接触パ・ノド17を横方向に押す
ように選ばれる。
次に、クランプ7は、リード線15とプリント回路基板
上の導体29との間の接続を低インピーダンスにするた
め、第6B図に示したように、プリント回路基板3とフ
レキシブル・メンブレーン1とを留める。試験用プロー
ブ10の製作の最終段階で、第1図に示された、高分子
ばね9と透明な窓11が付けられる。クランプ7の中心
における穴の組み合わせ、すなわち、窓11、透明な高
分子ばね9及び透明なポリイミド層21は接触パッド1
7とDUT51の入出力バンド55とのアライメントを
目で見ながら行なうことを可能にする。
第7図は、本発明の代替実施例を示す。この実施例にお
いて、リード線15は、フレキシブル・メンブレーンl
の下面にある。接触パッド17には半球状のボール63
が取り付けられている。ボール63は、タングステン・
カーバイドのような酸化しない硬質導体から作られてい
る。別の1Miの六61はテスターに容易に接続できる
ように、プリント回路基板3の上面に、リード線15か
らの信号を持って来るように、ポリイミド層21.グラ
ンド・シールド19及びプリント回路基板3を通して穴
が開けられている。他の1組の六65はグランド・シー
ルド19をプリント回路基板3の上面に接続している。
ボール63は、密閉された室(chamber) 67
からの圧力によってDUTに押し当てられる。
れ、これが加圧されて、フレキシブル・メンブレーン1
を外側へそらせる。この加圧は、ノズル73を通して、
気体または液体を付加することによって生じる。密閉さ
れた室67が液体で満たされている時、加圧は、室67
の壁を内側に移動することによって得られる。液体は圧
縮できないので、フレキシブル・メンブレーン1は、外
方向へ押される。
アライメント用窓69及び71は、接触パッド17がD
UTの入出力バッドとでアライメントされ得るように、
透明になっている。
メンブレーンlの柔軟性を増すために、領域81は、レ
ーザ加工処理を用いて選択的に薄くできる。
第8B図は、第8A図の破断図を示している。レーザに
よって接触パッド17及びリード線15の近くの、フレ
キシブル・メンブレーンlの一部分を取り除いている。
集積回路を試験するために、試験用プローブ10を使用
する時、以下の段階を踏む。接触パッド17が、DUT
53の入出力バンド55と適合するように、フレキシブ
ル・メンブレーン1上に形成される。
試験用プローブ10にフレキシブル・メンブレーンlが
実装される。試験用プローブ10は、外部接触バッド1
3を通してテスターに接続される。試験用プローブ10
は、フレキシブル・メンブレーン1上の接触パッド17
がDUT53上の入出力パッド55とでアライメントが
とれるように、DUT53とでアライメントがなされる
。試験用プローブ10は、DUT53に押しつけられる
。テスターが試験を行う。
試験用プローブ10はDUT53から取り外される。
〔発明の効果〕
以上説明したように、本発明を用いることにより、高密
度(何千という数からなる)の接触パッド及びリード線
を有する。相対的安価な試験用プローブが提供される。
また、このプローブは、柔軟性のあるメンブレーン及び
高分子ばねによってDUTの入出力パッドと試験用プロ
ーブの接触パッドとの間の高さのバラツキの補正(アラ
イメント)が容易にでき、両者間の接触圧、接触抵抗も
各接点ごとに均一にできる。接触パッド近くを局所的に
薄くすることにより、メンブレーンの柔軟性はいっそう
増すので、この効果をさらに大きくすることができる。
入出力パッドと接触パッド間のこすり作用は両者間の電
気的接触を良くする。
さらに、リード線によって構成される伝送線路の特性イ
ンピーダンスを調節することができるなど、高周波特性
も優れているので100MHz以上の信号におけるウェ
ーハ段階でのDUTの試験も可能となる。このことは、
パッケージ後に不良が発見された場合の、コスト的なむ
だが省けることを意味する。また、透明な窓を設けるこ
とは、水平方向のアライメントを容易にする。
【図面の簡単な説明】
第1図は、本発明の試験用プローブの好ましい実施例の
断面を示す図。第2図は、第1図に示された本発明の好
ましい実施例の平面図。第3図は、第1図に示されたフ
レキシブル・メンブレーンの断面の拡大図。第4八図は
、リード線及び接触パッドが形成される前のフレキシブ
ル・メンブレーンの側面図。第4B図は、リード線及び
接触パッドが形成された後の第4A図に示すフレキシブ
ル・メンブレーンの平面図。第5A図は、グランド・シ
ールドが形成された後の第48図の断面図。第5B図は
、接触パッド用に開けられた穴を持つ、第5A図のよう
なメンブレーンを示す図。第5C図は、メッキされた接
触パッドを持つ第5B図のようなメンブレーンを示す図
。第6A図は、表面実装デバイスが付加されている第5
C図のようなメンブレーンを示す図。 第6B図は、プリント回路基板フレームにクランプされ
た第卸図に示されたような実装されたメンブレーンを示
す図。第7図は、気圧ばね(pneumaticspr
ing)及び接触パッド用ボールを備えた、本発明の別
の実施例を示す図。第8A図及び第8B図は、リード線
及び接触パッドの回りが薄くされたメンブレーンを備え
た、第4B図に示されたフレキシブル・メンブレーンの
別の実施例を示す図。 l:フレキシブル・メンブレーン、3ニブリント回路基
板、5:表面実装デバイス、7:クランプ、9:高分子
ばね、10:試験用プローブ、11:窓、13:外部接
触パッド、15:リード線、17:接触パッド、19ニ
ゲランド面、21:誘電体膜、29:導体、53:DU
T、55:入出力パッド、63:ボール、69.71:
アライメント用窓、73:ノズル。

Claims (9)

    【特許請求の範囲】
  1. (1)次の(イ)〜(ニ)を設けて成る試験用プローブ
    。 (イ)フレキシブル・メンブレーン。 (ロ)前記フレキシブル・メンブレーン上に形成された
    複数の接触パッド。 (ハ)前記フレキシブル・メンブレーン上に形成され、
    かつ、前記接触パッドに接続される複数のリード線。 (ニ)前記フレキシブル・メンブレーンを反らせるため
    の手段。
  2. (2)前記リード線が形成されている面に、平行かつ、
    隣接したグランド層及び、前記グランド層に接続し、前
    記リード線の横に隣接して形成された導体ストリップを
    設けて成ることを特徴とする、特許請求の範囲第1項記
    載の試験用プローブ。
  3. (3)前記リード線及び前記グランド層から伝送線路を
    形成することを特徴とする特許請求の範囲第1項記載の
    試験用プローブ。
  4. (4)前記リード線に、複数のインピーダンス整合用デ
    バイス、バイパス用デバイス、能動デバイスが接続して
    いることを特徴とする、特許請求の範囲第1項記載の試
    験用プローブ。
  5. (5)前記接触パッドが半球状の導体から構成されるこ
    とを特徴とする、特許請求の範囲第1項記載の試験用プ
    ローブ。
  6. (6)前記接触パッドが、電気メッキ技術、あるいは、
    蒸発技術、あるいは、スパッタリング技術を用いて形成
    されることを特徴とする、特許請求の範囲第1項記載の
    試験用プローブ。
  7. (7)前記フレキシブル・メンブレーンを反らせる手段
    が、前記フレキシブル・メンブレーンに隣接して設置さ
    れた弾性体であることを特徴とする特許請求の範囲第1
    項記載の試験用プローブ。
  8. (8)前記フレキシブル・メンブレーンを反らせる手段
    が、前記フレキシブル・メンブレーンを壁の一部とし、
    かつ、中が流動体で満たされているエンクロージャであ
    ることを特徴とする、特許請求の範囲第1項記載の試験
    用プローブ。
  9. (9)前記接触パッドの回りの厚さが薄くなっている前
    記フレキシブル・メンブレーンを設けて成ることを特徴
    とする特許請求の範囲第1項記載の試験用プローブ。
JP62001561A 1986-01-07 1987-01-07 試験用プロ−ブ Expired - Lifetime JPH0833413B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US81666686A 1986-01-07 1986-01-07
US816666 1986-01-07

Publications (2)

Publication Number Publication Date
JPS62182672A true JPS62182672A (ja) 1987-08-11
JPH0833413B2 JPH0833413B2 (ja) 1996-03-29

Family

ID=25221311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62001561A Expired - Lifetime JPH0833413B2 (ja) 1986-01-07 1987-01-07 試験用プロ−ブ

Country Status (2)

Country Link
EP (1) EP0230348A2 (ja)
JP (1) JPH0833413B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644042A (en) * 1987-06-09 1989-01-09 Tektronix Inc Prober
JPH0252048U (ja) * 1988-10-11 1990-04-13
JPH02293670A (ja) * 1989-04-14 1990-12-04 Tektronix Inc 回路基板用プローブ装置
JPH03120474A (ja) * 1989-10-02 1991-05-22 Nippon Denshi Zairyo Kk プローブカード
JPH03158765A (ja) * 1989-11-16 1991-07-08 Nippon Denshi Zairyo Kk プローブカード
EP0613013A1 (en) * 1993-02-25 1994-08-31 Hughes Aircraft Company Self leveling membrane test probe
US5491427A (en) * 1993-08-21 1996-02-13 Hewlett-Packard Company Probe and electrical part/circuit inspecting apparatus as well as electrical part/circuit inspecting method
WO1996013728A1 (fr) * 1994-10-28 1996-05-09 Nitto Denko Corporation Structure de sonde
US5576630A (en) * 1993-06-16 1996-11-19 Nitto Denko Corporation Probe structure for measuring electric characteristics of a semiconductor element
JP2017058201A (ja) * 2015-09-15 2017-03-23 株式会社ヨコオ コンタクトユニット及び検査治具

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891585A (en) * 1986-09-05 1990-01-02 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
EP0276900B1 (en) * 1987-01-30 1993-10-13 Hewlett-Packard Company Apparatus and method for aligning two surfaces
EP0298219A3 (en) * 1987-06-08 1990-08-01 Tektronix Inc. Method and apparatus for testing unpackaged integrated circuits in a hybrid circuit environment
EP0304868A3 (en) * 1987-08-28 1990-10-10 Tektronix Inc. Multiple lead probe for integrated circuits in wafer form
US4980637A (en) * 1988-03-01 1990-12-25 Hewlett-Packard Company Force delivery system for improved precision membrane probe
US5512397A (en) * 1988-05-16 1996-04-30 Leedy; Glenn J. Stepper scanner discretionary lithography and common mask discretionary lithography for integrated circuits
EP0361779A1 (en) * 1988-09-26 1990-04-04 Hewlett-Packard Company Micro-strip architecture for membrane test probe
US5090118A (en) * 1990-07-31 1992-02-25 Texas Instruments Incorporated High performance test head and method of making
US5148103A (en) * 1990-10-31 1992-09-15 Hughes Aircraft Company Apparatus for testing integrated circuits
EP0508707A1 (en) * 1991-04-12 1992-10-14 Texas Instruments Incorporated System for testing on-wafer devices
EP0707214A3 (en) * 1994-10-14 1997-04-16 Hughes Aircraft Co Multiport membrane probe to test complete semiconductor plates
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US5642054A (en) * 1995-08-08 1997-06-24 Hughes Aircraft Company Active circuit multi-port membrane probe for full wafer testing
JP3096234B2 (ja) * 1995-10-30 2000-10-10 日東電工株式会社 プローブ構造の製造方法
US6046599A (en) * 1996-05-20 2000-04-04 Microconnect, Inc. Method and device for making connection
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6343369B1 (en) 1998-09-15 2002-01-29 Microconnect, Inc. Methods for making contact device for making connection to an electronic circuit device and methods of using the same
US6578264B1 (en) * 1999-06-04 2003-06-17 Cascade Microtech, Inc. Method for constructing a membrane probe using a depression
US6838890B2 (en) 2000-02-25 2005-01-04 Cascade Microtech, Inc. Membrane probing system
US6496026B1 (en) 2000-02-25 2002-12-17 Microconnect, Inc. Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground
DE20114544U1 (de) 2000-12-04 2002-02-21 Cascade Microtech, Inc., Beaverton, Oreg. Wafersonde
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
JP2003215161A (ja) * 2002-01-22 2003-07-30 Tokyo Electron Ltd プローブ、プローブの製造方法、プローブの取付方法、プローブの取付装置及びプローブカード
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
GB2425844B (en) 2003-12-24 2007-07-11 Cascade Microtech Inc Active wafer probe
WO2006031646A2 (en) 2004-09-13 2006-03-23 Cascade Microtech, Inc. Double sided probing structures
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
WO2007023422A2 (en) * 2005-08-26 2007-03-01 Philips Intellectual Property & Standards Gmbh Inspection method and inspection device for substrates
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US9702906B2 (en) 2015-06-26 2017-07-11 International Business Machines Corporation Non-permanent termination structure for microprobe measurements
CN113721127B (zh) * 2021-08-18 2022-10-11 荣耀终端有限公司 一种电路板及检测系统
IT202200012032A1 (it) * 2022-06-07 2023-12-07 Technoprobe Spa Sistema di misura perfezionato per il test di dispositivi ad elevata frequenza

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA893307A (en) * 1972-02-15 International Business Machines Corporation Test probing methods and apparatus
JPS60260861A (ja) * 1984-06-08 1985-12-24 Hitachi Ltd プロ−ブ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA893307A (en) * 1972-02-15 International Business Machines Corporation Test probing methods and apparatus
JPS60260861A (ja) * 1984-06-08 1985-12-24 Hitachi Ltd プロ−ブ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644042A (en) * 1987-06-09 1989-01-09 Tektronix Inc Prober
JPH0517705B2 (ja) * 1987-06-09 1993-03-09 Tektronix Inc
JPH0252048U (ja) * 1988-10-11 1990-04-13
JPH02293670A (ja) * 1989-04-14 1990-12-04 Tektronix Inc 回路基板用プローブ装置
JPH03120474A (ja) * 1989-10-02 1991-05-22 Nippon Denshi Zairyo Kk プローブカード
JPH03158765A (ja) * 1989-11-16 1991-07-08 Nippon Denshi Zairyo Kk プローブカード
EP0613013A1 (en) * 1993-02-25 1994-08-31 Hughes Aircraft Company Self leveling membrane test probe
US5576630A (en) * 1993-06-16 1996-11-19 Nitto Denko Corporation Probe structure for measuring electric characteristics of a semiconductor element
US5491427A (en) * 1993-08-21 1996-02-13 Hewlett-Packard Company Probe and electrical part/circuit inspecting apparatus as well as electrical part/circuit inspecting method
WO1996013728A1 (fr) * 1994-10-28 1996-05-09 Nitto Denko Corporation Structure de sonde
JP2017058201A (ja) * 2015-09-15 2017-03-23 株式会社ヨコオ コンタクトユニット及び検査治具

Also Published As

Publication number Publication date
EP0230348A2 (en) 1987-07-29
JPH0833413B2 (ja) 1996-03-29

Similar Documents

Publication Publication Date Title
JPS62182672A (ja) 試験用プロ−ブ
US5828226A (en) Probe card assembly for high density integrated circuits
US4891585A (en) Multiple lead probe for integrated circuits in wafer form
JP3090477B2 (ja) 垂直型の針を有するプローブカードおよびプローブカードの製造法
US20070017093A1 (en) Method of making an interposer with contact structures
US6496026B1 (en) Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground
JPH08285892A (ja) 裸集積回路デバイスをテストするための構造体
JPH0517705B2 (ja)
KR20080005288A (ko) 유전체 구조를 갖는 프로브 카드 어셈블리
JPH05264672A (ja) 容量結合プローブ、信号捕捉方法及び試験システム
JP3376731B2 (ja) 高周波用のプリント基板及びこれを用いたプローブカード
EP0304868A2 (en) Multiple lead probe for integrated circuits in wafer form
JPH02237131A (ja) 半導体icの試験装置及び試験方法
EP1766427A1 (en) Substrate with patterned conductive layer
JPH02141681A (ja) 試験プローブ
JPH04240570A (ja) マイクロ・プローブ・ボード
KR100280952B1 (ko) 패키지로 실장된 베어칩에 결합된 기생 부품과 등가인 더미 부품과 함께 직접되는 프로브카드
US20040257096A1 (en) Back side probing method and assembly
JPS612338A (ja) 検査装置
JP2976321B2 (ja) プローブ装置
JPH05283490A (ja) 集積回路装置の試験方法
JPS63152141A (ja) プロ−ブカ−ド
US5898311A (en) Shorting pad having a flexible conductive sheet
JP2971706B2 (ja) プローブカード及び同軸プローブ針の端末処理方法
US5900316A (en) Flexible conductive sheet