Nothing Special   »   [go: up one dir, main page]

JPS62108597A - Multilayer circuit board and manufacture of the same - Google Patents

Multilayer circuit board and manufacture of the same

Info

Publication number
JPS62108597A
JPS62108597A JP24850885A JP24850885A JPS62108597A JP S62108597 A JPS62108597 A JP S62108597A JP 24850885 A JP24850885 A JP 24850885A JP 24850885 A JP24850885 A JP 24850885A JP S62108597 A JPS62108597 A JP S62108597A
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring board
layer
multilayer wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24850885A
Other languages
Japanese (ja)
Inventor
祐二 鈴木
下口 秋雄
三浦 等
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RYOWA DENSHI KK
Original Assignee
RYOWA DENSHI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RYOWA DENSHI KK filed Critical RYOWA DENSHI KK
Priority to JP24850885A priority Critical patent/JPS62108597A/en
Publication of JPS62108597A publication Critical patent/JPS62108597A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は多層配線板およびその製造方法に関し、一層詳
細には、配線パターンをサブトラクティブ法によりエツ
チングして形成した後、前記配線パターンの所定の接続
部以外の部位に絶縁層を印刷形成し、これらを基板上に
交互に積層することで信頼性が高く安価で且つ短時間で
の製造を可能とした多層配線板およびその製造方法に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multilayer wiring board and a method for manufacturing the same, and more specifically, after forming a wiring pattern by etching it by a subtractive method, etching the wiring pattern at a portion other than a predetermined connection portion of the wiring pattern is performed. The present invention relates to a multilayer wiring board that is highly reliable, inexpensive, and can be manufactured in a short time by printing insulating layers and alternately laminating these layers on a substrate, and a method for manufacturing the same.

基板上に配線パターンを形成したプリント配線板は、こ
の配線板上に搭載される電子部品の固定支持、部品間の
機能的な接続および絶縁という基本的な機能を有してお
り、極めて合理的な実装部品として電子回路に不可欠な
ものである。
A printed wiring board with a wiring pattern formed on the board has the basic functions of fixedly supporting the electronic components mounted on the wiring board, functionally connecting and insulating the components, and is extremely rational. It is essential for electronic circuits as a mounted component.

一方、前記プリント配線板に搭載される電子部品の一つ
である半導体集積回路はその構造が近年径々複雑且つ多
様化してきており、高度に集積化された種々のLSIあ
るいはVLS Iが出現している。従って、これらの半
導体集積回路を搭載するプリント配線板の配線パターン
も当然複雑化せざるを得ない。
On the other hand, the structure of a semiconductor integrated circuit, which is one of the electronic components mounted on the printed wiring board, has become increasingly complex and diversified in recent years, and various highly integrated LSIs or VLSIs have appeared. ing. Therefore, the wiring pattern of a printed wiring board on which these semiconductor integrated circuits are mounted must also become complicated.

そこで、このような高集積化に対応し得るプリント配線
板として一枚の基板上に絶縁層を介して配線パターンを
複数層積層し、これらを三次元的に接続した多層配線板
がある。この多層配線板は電子回路の配線をより機能的
に行い得るもので、集積回路の製造量の増加および高速
動作する集積回路の実用化に伴いその需要が益々増大し
ている。従って、多層配線板にはその配線の高密度化に
加え、電源ラインの安定化、クロストークの減少等の性
能向上が要求されており、それらを実現し得る多層配線
板を低価格でしかも大量生産し得る製造方法の開発が強
く要望されている。
Therefore, as a printed wiring board that can accommodate such high integration, there is a multilayer wiring board in which a plurality of wiring patterns are laminated on one substrate with an insulating layer interposed therebetween, and these wiring patterns are three-dimensionally connected. This multilayer wiring board allows for more functional wiring of electronic circuits, and the demand for it is increasing as the production volume of integrated circuits increases and integrated circuits that operate at high speed are put into practical use. Therefore, in addition to higher wiring density, multilayer wiring boards are required to have improved performance such as stabilizing power lines and reducing crosstalk. There is a strong demand for the development of a manufacturing method that enables production.

ところで、このような多層配線板の製造方法として、例
えば、各配線パターンの層を単層のプリント配線板の場
合と同様の方法で形成し、これらの配線パターンを絶縁
層を介して加熱圧着することにより多層配線板を形成す
るビンラミネーション法がある。ここで、各配線パター
ン間の接続はこの多層配線板にスルーホールと称される
貫通孔を穿設し、スルーホールの内周をメッキすること
により行われる。然しなから、このピンラミネーション
法では、各配線パターンの層を圧着する場合にプレス装
置を必要とするため、高価となるという欠点があった。
By the way, as a method of manufacturing such a multilayer wiring board, for example, each wiring pattern layer is formed in the same manner as in the case of a single-layer printed wiring board, and these wiring patterns are bonded by heat and pressure through an insulating layer. There is a bottle lamination method for forming a multilayer wiring board. Here, the connection between each wiring pattern is achieved by drilling a through hole called a through hole in this multilayer wiring board and plating the inner periphery of the through hole. However, this pin lamination method requires a press device to press the layers of each wiring pattern, and therefore has the disadvantage of being expensive.

また、各配線パターンの層を積層圧着する際に各層の位
置関係を高精度に設定しなければならず、そのためにも
相当な製造時間を必要としていた。
Further, when laminating and press-bonding the layers of each wiring pattern, the positional relationship of each layer must be set with high precision, which also requires a considerable amount of manufacturing time.

また、他の製造方法として絶縁被覆を施した導線によっ
て配線パターンを構成し、これらを逐次積層することに
より多層配線板を構成するマルチワイヤ法がある。然し
なから、このマルチワイヤ法では、各配線パターンの位
置関係を正確に設定するため極めて高価な専用機械を要
し、しかも各配線パターンの層毎にこのような作業を行
わなければならず多数枚の配線パターンの層を要する多
層配線板には適さないものであった。
Further, as another manufacturing method, there is a multi-wire method in which a wiring pattern is constructed using conductive wires coated with insulation, and these are sequentially laminated to construct a multilayer wiring board. However, this multi-wire method requires an extremely expensive special machine to accurately set the positional relationship of each wiring pattern, and furthermore, this type of work must be performed for each layer of each wiring pattern, which requires a large amount of work. This method is not suitable for multilayer wiring boards that require one wiring pattern layer.

一方、配線パターンの各層を高精度に形成し得る方法と
して米国バクチル社により開発されたバクチル法がある
。そこで、第1図a乃至eに基づきこのバクチル法によ
る多層配線板の製造方法を概略的に説明する。
On the other hand, as a method for forming each layer of a wiring pattern with high precision, there is the Bactyl method developed by Bactyl Corporation of the United States. Therefore, a method for manufacturing a multilayer wiring board using the Bactyl method will be schematically explained based on FIGS. 1a to 1e.

すなわち、ステンレス鋼板からなるキャリアメタル2上
に所定のパターンからなるレジスト4をフォトエツチン
グ技術を用いて形成した後(第1図C参照)、銅をメッ
キすることにより第1の配線パターン6aを形成する。
That is, after forming a resist 4 having a predetermined pattern on a carrier metal 2 made of a stainless steel plate using photoetching technology (see FIG. 1C), a first wiring pattern 6a is formed by plating copper. do.

この場合、銅のメッキ層はレジスト4上には形成されな
い。
In this case, a copper plating layer is not formed on the resist 4.

次にレジスト4を洗浄除去しく第1図す参照)、第1配
線パターン6a以外の部位にポリイミド樹脂からなる第
1絶縁層8aを熱圧着等によって貼着形成する(第1図
C参照)。次いで、前記第1配線パターン6aおよび第
1絶縁層8a上に同様の工程で第2配線パターン6bお
よび第2絶縁層8bを形成する(第1図C参照)。
Next, the resist 4 is washed and removed (see FIG. 1), and a first insulating layer 8a made of polyimide resin is adhered to the area other than the first wiring pattern 6a by thermocompression bonding or the like (see FIG. 1C). Next, a second wiring pattern 6b and a second insulating layer 8b are formed on the first wiring pattern 6a and the first insulating layer 8a in the same process (see FIG. 1C).

さらに、以上の工程を繰り返し第3、第4、第5配線パ
ターン6c乃至6eおよび第3、第4、第5絶縁層8c
乃至8eを形成した後、絶縁接着層10を介して第5配
線パターン6eおよび第5絶縁JiBe上にアルミニウ
ム放熱板12を接着し、キャリアメタル2を剥離して多
層配線板14が完成する。このようにして製造された多
層配線板14には、その第1配線パターン6a上にIC
等の機能素子が搭載される。
Furthermore, the above steps are repeated to form the third, fourth, and fifth wiring patterns 6c to 6e and the third, fourth, and fifth insulating layers 8c.
After forming layers 8e to 8e, an aluminum heat sink 12 is bonded to the fifth wiring pattern 6e and the fifth insulating JiBe via the insulating adhesive layer 10, and the carrier metal 2 is peeled off to complete the multilayer wiring board 14. The multilayer wiring board 14 manufactured in this way has an IC on the first wiring pattern 6a.
It is equipped with functional elements such as

ところで、以上のようにして多層配線板14を製造する
バクチル法では、配線パターン6a乃至6eを形成する
ため所定の部分に選択的にメッキ層を形成するアディテ
ィブ法を採用している。然しなから、このアディティブ
法により形成される配線パターン6a乃至6eは、各配
線がメッキ時において細線によって構成されるため、隣
接する絶8i層8a乃至8e等への密着強度が弱いとい
う欠点を有している。そのため、レジスト4の洗浄時等
において配線の一部が欠損し、断線等が発生してしまう
。従って、このようなアディティブ法を用いて配線パタ
ーン6a乃至6eを形成する場合には、その製造を極め
て慎重に行う必要がある。その結果、バクチル法により
製造される多層配線板14はその価格が極めて高価とな
るばかりでなく、製造に長時間を要し大量生産が難しい
という難点が露呈している。しかも、結線不良の発生確
率が高いため、製造される多層配線板14の10ツト当
たりの歩留りを高めることは極めて難しい。
Incidentally, in the Bactyl method for manufacturing the multilayer wiring board 14 as described above, an additive method is adopted in which a plating layer is selectively formed in predetermined portions in order to form the wiring patterns 6a to 6e. However, the wiring patterns 6a to 6e formed by this additive method have the disadvantage that the adhesion strength to the adjacent absolute 8i layers 8a to 8e, etc. is weak because each wiring is formed of a thin wire during plating. are doing. Therefore, when cleaning the resist 4 or the like, a portion of the wiring may be damaged, resulting in disconnection or the like. Therefore, when forming the wiring patterns 6a to 6e using such an additive method, it is necessary to manufacture them extremely carefully. As a result, the multilayer wiring board 14 manufactured by the Bactyl method is not only extremely expensive, but also requires a long time to manufacture and is difficult to mass produce. Moreover, since the probability of occurrence of connection defects is high, it is extremely difficult to increase the yield per 10 pieces of multilayer wiring board 14 manufactured.

本発明は前記の不都合を克服するためになされたもので
あって、配線パターンをサブトラクティブ法によりエツ
チングして形成した後、前記配線パターンの接続部以外
の部位に絶縁層を印刷形成し、これらを基板上に交互に
積層することで信顛性が高く且つ安価で、しかも大量に
製造することが可能となる多層配線板およびその製造方
法を提供することを目的とする。
The present invention has been made in order to overcome the above-mentioned disadvantages, and after forming a wiring pattern by etching it by a subtractive method, an insulating layer is printed on the parts other than the connection parts of the wiring pattern, and these It is an object of the present invention to provide a multilayer wiring board that has high reliability, is inexpensive, and can be manufactured in large quantities by alternately laminating the wiring boards on a substrate, and a method for manufacturing the same.

前記の目的を達成するために、本発明は配線パターンを
絶縁層を介して複数積層した多層配線板において、導電
体を全域に亘ってメッキしたメッキ層をエツチングする
ことにより形成される配線パターンと、印刷によって形
成される所定形状の絶縁層とを基板上に交互に積層して
構成することを特徴とする。
In order to achieve the above object, the present invention provides a multilayer wiring board in which a plurality of wiring patterns are laminated via insulating layers, and a wiring pattern formed by etching a plating layer plated with a conductor over the entire area. , and insulating layers having a predetermined shape formed by printing are alternately laminated on a substrate.

また、本発明は導電体からなる層を全域に亘ってメッキ
し、次いで、前記導電体層−をエツチングすることによ
り配線パターンを形成し、さらに、前記配線パターンの
表面上の所定の部位に絶縁体を印刷することにより絶縁
層を形成し、さらにまた、前記配線パターンと絶縁層の
全域に亘って導電体からなる層をメッキし、再びエツチ
ングし、これらの工程を交互に行って配線パターンを積
層することを特徴とする。
Furthermore, the present invention involves plating a layer made of a conductor over the entire area, then etching the conductor layer to form a wiring pattern, and then insulating a predetermined portion on the surface of the wiring pattern. An insulating layer is formed by printing the wiring pattern, and a layer of conductive material is plated over the entire area of the wiring pattern and the insulating layer, and etching is performed again.These steps are performed alternately to form the wiring pattern. It is characterized by being laminated.

次に、本発明に係る多層配線板およびその製造方法につ
いて好適な実施例を挙げ、添付の図面を参照しながら以
下詳細に説明する。
Next, preferred embodiments of a multilayer wiring board and a method for manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

第2図a乃至eは、本発明に係る多層配線板の製造方法
による製造過程を示したものである。
FIGS. 2a to 2e show the manufacturing process according to the method for manufacturing a multilayer wiring board according to the present invention.

この場合、多層配線板の基板20としては、フェノール
樹脂あるいはエポキシ樹脂等の板体の表面に銅箔を張っ
た銅張積層板を用いる。
In this case, as the substrate 20 of the multilayer wiring board, a copper-clad laminate is used, which is a board made of phenol resin, epoxy resin, or the like, covered with copper foil.

そこで、前記銅箔上に所定の配線パターンからなるレジ
ストをスクリーン印刷等を用いて形成し、露出した前記
銅箔を化学的処理によってエツチングする。この結果、
基板20上に第1の配線パターン22が形成される(第
2図C参照)。
Therefore, a resist consisting of a predetermined wiring pattern is formed on the copper foil using screen printing or the like, and the exposed copper foil is etched by chemical treatment. As a result,
A first wiring pattern 22 is formed on the substrate 20 (see FIG. 2C).

次に、前記第1配線パターン22の中、所定の接続部2
4以外の部分にスクリーン印刷によって絶縁体を塗布し
、第1の絶縁層26を形成する。
Next, in the first wiring pattern 22, a predetermined connection portion 2 is
An insulator is applied to the portions other than 4 by screen printing to form the first insulating layer 26.

そして、この第1絶縁層26の表面上および前記接続部
24の表面の全域に銅メッキによるメッキ層28を形成
する(第2図す参照)。なお、前記第1絶縁層26はエ
ポキシ樹脂等の絶縁体に酸化錫等からなる金属酸化物の
粉末またはパラジウム等の触媒を混在させたものから構
成しておく。
Then, a plating layer 28 by copper plating is formed on the surface of the first insulating layer 26 and the entire surface of the connection portion 24 (see FIG. 2). The first insulating layer 26 is made of an insulator such as epoxy resin mixed with powder of a metal oxide such as tin oxide or a catalyst such as palladium.

前記メッキ層28は、その表面上に第1配線パターン2
2の場合と同様にスクリーン印刷等を用いてレジストを
所定の配線パターンで形成した状態でエツチングされ、
その結果、第2の配線パターン30が形成される(第2
図C参照)。この場合、第1配線パターン22と第2配
線パターン30とは、これらの間に第1絶縁層26の形
成されない接続部24によって連結される。また、第1
および第2配線パターン22.30の接続部24以外の
部分は第1絶縁層26によって絶縁された状態となる。
The plating layer 28 has a first wiring pattern 2 on its surface.
As in case 2, a resist is formed in a predetermined wiring pattern using screen printing or the like, and then etched.
As a result, a second wiring pattern 30 is formed (second
(See Figure C). In this case, the first wiring pattern 22 and the second wiring pattern 30 are connected by a connecting portion 24 in which the first insulating layer 26 is not formed between them. Also, the first
The portion of the second wiring pattern 22.30 other than the connection portion 24 is insulated by the first insulating layer 26.

同様の手順により第2絶縁層31、第3配線パターン3
2および第3絶縁層34を順次形成した後、銅メッキに
より第3絶縁層34および第3配線パターン32の接続
部24の表面上の全域にアース層36を形成する。ここ
で、第2および第3絶縁層31.34は、第1絶縁層2
6の場合と同様にエポキシ樹脂等の絶縁体に酸化錫等の
金属酸化物またはパラジウム等の触媒を混在させたもの
により構成する。
By the same procedure, the second insulating layer 31 and the third wiring pattern 3 are formed.
After the second and third insulating layers 34 are sequentially formed, a ground layer 36 is formed over the entire surface of the third insulating layer 34 and the connection portion 24 of the third wiring pattern 32 by copper plating. Here, the second and third insulating layers 31.34 are the first insulating layer 2.
As in case 6, it is made of an insulator such as epoxy resin mixed with a metal oxide such as tin oxide or a catalyst such as palladium.

次いで、前記アース層36の表面上に酸化防止等を主目
的とする保護被膜38を塗布した後、所定の接続部24
にスルーホール40をドリル等により穿設し、多層配線
板42が完成する。そして、このようにして形成された
多層配線板42の保護被膜38上にはIC等の機能素子
が搭載され、その各端子がスルーホール40内に挿入さ
れ、半田等により固着される。
Next, after coating the surface of the ground layer 36 with a protective coating 38 whose main purpose is to prevent oxidation, etc., a predetermined connection portion 24 is applied.
Through holes 40 are drilled in the holes using a drill or the like, and the multilayer wiring board 42 is completed. Functional elements such as ICs are mounted on the protective coating 38 of the multilayer wiring board 42 thus formed, and their terminals are inserted into the through holes 40 and fixed by soldering or the like.

ところで、本発明に係る多層配線板の製造方法では各配
線パターン22.30.32を多層配線板の全面に銅メ
ッキした後、不要部分のみをエツチングにより除去する
サブトラクティブ法を用いている。このサブトラクティ
ブ法によると、各配線パターン22.30.32は隣接
する絶縁層26.31.34および接続部24との間に
エツチング剤等の不純物を混在させない状態で強固に連
結されるという利点が得られる。さらに、この場合、絶
縁層26.31.34には酸化錫等からなる金属酸化物
またはパラジウム等の触媒を混入させているため、銅メ
ッキを行う場合にその銅メッキが絶縁層26.31.3
4上に迅速且つ強固に付着するという効果がある。しか
も、配線パターン形成後も当該配線パターンと絶縁層2
6.31.34とが密着し半田付は時の温度上昇による
剥離等の事故を生ずることもない。従って、配線パター
ン22.30.32は結線不良等の生じない状態で強固
に連結され、アディティブ法を用いた従来のバクチル法
に比較して極めて信頬度の高い多層配線板42を製造す
ることが出来る。その結果、各配線パターン22.30
.32の配線の幅を可能な限り狭くし回路の集約度を拡
大することが可能となるため、LSI等の高集積化に対
応した多層配線板42を提供することが出来る。
By the way, in the method for manufacturing a multilayer wiring board according to the present invention, a subtractive method is used in which each wiring pattern 22, 30, 32 is plated with copper on the entire surface of the multilayer wiring board, and then only unnecessary portions are removed by etching. This subtractive method has the advantage that each wiring pattern 22, 30, 32 is firmly connected to the adjacent insulating layer 26, 31, 34 and the connection part 24 without mixing impurities such as etching agent between them. is obtained. Further, in this case, since a metal oxide such as tin oxide or a catalyst such as palladium is mixed in the insulating layers 26.31.34, when copper plating is performed, the copper plating is applied to the insulating layers 26.31.34. 3
4 has the effect of quickly and firmly adhering to the surface. Moreover, even after the wiring pattern is formed, the wiring pattern and the insulating layer 2
6.31.34 are in close contact with each other, and soldering does not cause accidents such as peeling due to temperature rise. Therefore, the wiring patterns 22, 30, 32 are firmly connected without any connection defects, and the multilayer wiring board 42 is manufactured with extremely high reliability compared to the conventional Bactyl method using the additive method. I can do it. As a result, each wiring pattern 22.30
.. Since the width of the wiring 32 can be made as narrow as possible to increase the degree of integration of circuits, it is possible to provide a multilayer wiring board 42 that is compatible with high integration of LSIs and the like.

また、絶縁層26.31.34は必要の個所のみをスク
リーン印刷により形成している。この場合、スクリーン
印刷はエツチングやメッキの場合と異なり、レジストの
形成およびその除去作業を必要としないため、絶縁層2
6.31.34を極めて容易に形成することが可能とな
る。従って、多層配線板42の製造に要する時間を短縮
し、安価に製造することが可能となる。
Further, the insulating layers 26, 31, 34 are formed only at necessary locations by screen printing. In this case, unlike etching or plating, screen printing does not require the formation and removal of resist, so the insulating layer 2
6.31.34 can be formed very easily. Therefore, the time required to manufacture the multilayer wiring board 42 can be shortened and the multilayer wiring board 42 can be manufactured at low cost.

さらに、各配線パターン22.30.32は基板20と
アース層36とによってそれらの配線パターンが隠蔽さ
れている。しかも、各層は金属酸化物を混入させた絶縁
層26.31.34によって強固に連結され剥離不可能
な状態に構成されている。
Further, each wiring pattern 22, 30, 32 is hidden by the substrate 20 and the ground layer 36. Moreover, each layer is firmly connected by the insulating layers 26, 31, and 34 mixed with metal oxide, and is configured in a state that it cannot be separated.

従って、配線パターンを従来のように一枚ずつ積層して
プレス圧着させた場合とは異なり、各層が密着し一体的
に形成されるため、剥離したとしてもサブトラクティブ
法程に則した配線パターンでその回路が顕れることなく
、従うて、回路構成の気密保持は一層完全なものとなる
Therefore, unlike the conventional case where the wiring pattern is laminated one by one and press-bonded, each layer is closely adhered and formed integrally, so even if it is peeled off, the wiring pattern conforms to the subtractive process. Since the circuit is not exposed, the airtightness of the circuit configuration becomes even more perfect.

一方、多層配線板42の基板20としてフェノール樹脂
等を用いる代わりに、第1配線パターン22とこの基板
20との間に絶縁層を形成した金属体を使用することも
可能である。この場合、高速動作するIC等より発生し
た熱は金属体からなる基板を介して放熱されるため、極
めて放熱効率の高い多層配線板を構成することが出来る
On the other hand, instead of using phenol resin or the like as the substrate 20 of the multilayer wiring board 42, it is also possible to use a metal body with an insulating layer formed between the first wiring pattern 22 and the substrate 20. In this case, since the heat generated by an IC or the like that operates at high speed is radiated through the substrate made of a metal body, it is possible to construct a multilayer wiring board with extremely high heat radiation efficiency.

また、このような金属体からなる基板とアース1136
とを電気的に接続すれば、各配線パターン22.30.
32を外部の電子回路より完全にシールドすることが出
来、ノイズの発生あるいはIC等の誤動作の防止等に寄
与する多層配線板を得ることが出来る。このことは、高
速動作するIC等から発生する高周波信号に対して特に
有効である。
In addition, the board made of such a metal body and the ground 1136
If they are electrically connected, each wiring pattern 22, 30.
32 can be completely shielded from external electronic circuits, and a multilayer wiring board can be obtained that contributes to preventing noise generation and malfunction of ICs and the like. This is particularly effective for high frequency signals generated from ICs etc. that operate at high speed.

また、多層配線板の両面にエツジコネクタを有するもの
あるいは両面に部品を装着するもの等においては、基板
20の両面にメッキ層と絶縁層とを同時に形成し、且つ
スルーホールを前記メッキ層の形成と共にメッキによっ
て導通するようにすればよ)簡単にこれらを作成するこ
とが出来る効果を奏する。すなわち、本実施例において
は、母材に対して一方向にのみ配線バク−ンを形成する
方法を開示しているが、当該母材の両面方向に互いに配
線パターンを形成する場合にも本発明は利用出来る。
In addition, in a multilayer wiring board having edge connectors on both sides or mounting components on both sides, a plating layer and an insulating layer are formed on both sides of the board 20 at the same time, and through holes are formed in the plated layer. This has the effect that these can be easily created (if they are made electrically conductive by plating). That is, although this embodiment discloses a method of forming a wiring backbone in only one direction with respect to a base material, the present invention can also be applied when wiring patterns are formed mutually on both sides of the base material. is available.

以上のように本発明によれば、導電体からなる層をメッ
キ形成した後、エツチングにより所定の配線パターンを
残存させ、次いで、前記配線パターンの所定の接続部以
外の部分に絶縁層を印刷形成し、これらの層を交互に積
層して構成している。そのため、前記配線パターンと前
記絶縁層および隣接する他の配線パターンとが強固に連
結され結線不良等の生ずる虞れがなく、極めて借問性の
高い多層配線板を得ることが出来る。その結果、製品の
歩留りが高くなると共に容易に高信頼度の製品を製造出
来、また、絶縁層はスクリーン印刷等によって極めて簡
単に形成することが出来るため、多層配線板を短時間で
製造することが可能となり、ユーザーからの要求に応じ
敏速に且つ安価に多層配線板を提供することが可能とな
る効果が得られる。
As described above, according to the present invention, after forming a layer made of a conductor by plating, a predetermined wiring pattern is left by etching, and then an insulating layer is printed on the portions of the wiring pattern other than the predetermined connection portions. However, these layers are laminated alternately. Therefore, the wiring pattern is firmly connected to the insulating layer and other adjacent wiring patterns, and there is no risk of connection failures, etc., and a multilayer wiring board with extremely high reliability can be obtained. As a result, product yields are high and highly reliable products can be manufactured easily.Also, since the insulating layer can be formed extremely easily by screen printing, etc., multilayer wiring boards can be manufactured in a short time. This makes it possible to quickly and inexpensively provide multilayer wiring boards in response to user requests.

以上、本発明について好適な実施例を挙げて説明したが
、本発明はこの実施例に限定されるものではなく、本発
明の要旨を逸脱しない範囲において種々の改良並びに設
計の変更が可能なことは勿論である。
Although the present invention has been described above with reference to preferred embodiments, the present invention is not limited to these embodiments, and various improvements and changes in design can be made without departing from the gist of the present invention. Of course.

【図面の簡単な説明】[Brief explanation of drawings]

第1図a乃至eは従来技術に係る多層配線板の製造方法
を示す説明図。 第2図a乃至eは本発明に係る多層配線板およびその製
造方法を示す説明図。 20・・・基板        22・・・配線パター
ン24・・・接続部       26・・・絶縁層3
0・・・配線パターン    31・・・絶縁層32・
・・配線パターン    34・・・絶縁層36・・・
アースJi       40・・・スルーホール42
・・・多層配線板
FIGS. 1a to 1e are explanatory diagrams showing a method of manufacturing a multilayer wiring board according to the prior art. FIGS. 2a to 2e are explanatory diagrams showing a multilayer wiring board and a method for manufacturing the same according to the present invention. 20... Substrate 22... Wiring pattern 24... Connection portion 26... Insulating layer 3
0... Wiring pattern 31... Insulating layer 32.
...Wiring pattern 34...Insulating layer 36...
Earth Ji 40...Through hole 42
・・・Multilayer wiring board

Claims (5)

【特許請求の範囲】[Claims] (1)配線パターンを絶縁層を介して複数積層した多層
配線板において、導電体を全域に亘ってメッキしたメッ
キ層をエッチングすることにより形成される配線パター
ンと、印刷によって形成される所定形状の絶縁層とを基
板上に交互に積層して構成することを特徴とする多層配
線板。
(1) In a multilayer wiring board in which a plurality of wiring patterns are laminated via insulating layers, the wiring pattern is formed by etching a plating layer plated with a conductor over the entire area, and the wiring pattern is formed by printing a predetermined shape. A multilayer wiring board characterized by being constructed by alternately laminating insulating layers on a substrate.
(2)特許請求の範囲第1項記載の多層配線板において
、絶縁層は絶縁体に金属酸化物または触媒が混在してな
る多層配線板。
(2) A multilayer wiring board according to claim 1, wherein the insulating layer is made of an insulator mixed with a metal oxide or a catalyst.
(3)特許請求の範囲第1項記載の多層配線板において
、配線パターンは電気的に導通された導電層によって挟
設されてなる多層配線板。
(3) A multilayer wiring board according to claim 1, wherein the wiring pattern is sandwiched between electrically conductive layers.
(4)特許請求の範囲第1項記載の多層配線板において
、積層された配線パターンに導通して前記配線パターン
と絶縁層の全域に亘ってアース層を形成してなる多層配
線板。
(4) A multilayer wiring board according to claim 1, in which a ground layer is formed over the entire area of the wiring pattern and the insulating layer by being electrically connected to the laminated wiring pattern.
(5)導電体からなる層を全域に亘ってメッキし、次い
で、前記導電体層をエッチングすることにより配線パタ
ーンを形成し、さらに、前記配線パターンの表面上の所
定の部位に絶縁体を印刷することにより絶縁層を形成し
、さらにまた、前記配線パターンと絶縁層の全域に亘っ
て導電体からなる層をメッキし、再びエッチングし、こ
れらの工程を交互に行って配線パターンを積層すること
を特徴とする多層配線板の製造方法。
(5) Form a wiring pattern by plating a layer made of a conductor over the entire area, then etching the conductor layer, and then print an insulator at a predetermined location on the surface of the wiring pattern. forming an insulating layer by doing so, further plating a layer made of a conductor over the entire area of the wiring pattern and the insulating layer, etching again, and stacking the wiring pattern by performing these steps alternately. A method for manufacturing a multilayer wiring board characterized by:
JP24850885A 1985-11-06 1985-11-06 Multilayer circuit board and manufacture of the same Pending JPS62108597A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24850885A JPS62108597A (en) 1985-11-06 1985-11-06 Multilayer circuit board and manufacture of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24850885A JPS62108597A (en) 1985-11-06 1985-11-06 Multilayer circuit board and manufacture of the same

Publications (1)

Publication Number Publication Date
JPS62108597A true JPS62108597A (en) 1987-05-19

Family

ID=17179224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24850885A Pending JPS62108597A (en) 1985-11-06 1985-11-06 Multilayer circuit board and manufacture of the same

Country Status (1)

Country Link
JP (1) JPS62108597A (en)

Similar Documents

Publication Publication Date Title
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
WO1998059368A1 (en) Sequentially built integrated circuit package
WO2004079755A1 (en) Flat shield cable
EP1806959A1 (en) Method of making a circuitized substrate
US20060008970A1 (en) Optimized plating process for multilayer printed circuit boards having edge connectors
JP3086332B2 (en) Manufacturing method of multilayer printed wiring board
US6207354B1 (en) Method of making an organic chip carrier package
JPH1168313A (en) Printed wiring board
JPS62108597A (en) Multilayer circuit board and manufacture of the same
JPH01135099A (en) Electronic circuit package
JP2784523B2 (en) Substrate for mounting electronic components
JP2623980B2 (en) Manufacturing method of substrate with lead for semiconductor mounting
JP2608980B2 (en) Metal plate based multilayer circuit board
JPH06334067A (en) Multilayer printed wiring board and production thereof
JP3979086B2 (en) Semiconductor circuit inspection jig
JP4147436B2 (en) Method and apparatus for connecting substrates with heat sink
JPH05326644A (en) Double side wired film carrier and manufacture thereof
JPH0669660A (en) Printed wiring board and its manufacture
JP4385482B2 (en) Film carrier manufacturing method
JPH07142632A (en) Holding jig for semiconductor device
CN116581087A (en) High-frequency high-speed semiconductor device structure and preparation method thereof
JP3188783B2 (en) Film carrier, film carrier device, and method of manufacturing film carrier
JPH03255691A (en) Printed wiring board
JPH0774473A (en) Substrate for mounting electronic parts
JP2000124345A (en) High-density wiring board