Nothing Special   »   [go: up one dir, main page]

JPS6163018A - Ｓｉ薄膜結晶層の製造方法 - Google Patents

Ｓｉ薄膜結晶層の製造方法

Info

Publication number
JPS6163018A
JPS6163018A JP59183730A JP18373084A JPS6163018A JP S6163018 A JPS6163018 A JP S6163018A JP 59183730 A JP59183730 A JP 59183730A JP 18373084 A JP18373084 A JP 18373084A JP S6163018 A JPS6163018 A JP S6163018A
Authority
JP
Japan
Prior art keywords
substrate
thin film
semiconductor thin
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59183730A
Other languages
English (en)
Other versions
JPH0236052B2 (ja
Inventor
Toshio Yoshii
俊夫 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59183730A priority Critical patent/JPS6163018A/ja
Publication of JPS6163018A publication Critical patent/JPS6163018A/ja
Publication of JPH0236052B2 publication Critical patent/JPH0236052B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野） 本発明は、絶縁膜上に半導体薄膜結晶層を製造する方法
に係わり、特にビームアニール技術を用いた半導体薄膜
結晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
近年、ＳＯ８基板に代わるものとして５ｏｌ（絶縁膜上
のシリコン）基板が提案されている。
このＳｏｌ基板は、５ｏｓｉ板の特徴を有しながらサフ
ァイア等の高価な基板を用いる必要もないので、大面積
のものも安価に形成することができる。また、３次元Ｉ
Ｃへの応用にも有効であり、将来のＶＬＳ　Ｉの一旦を
担うものとして注目されている。
ところで、上記のＳＯＩ構造は最近発達したビームアニ
ール法によって部分的に可能となっている。即ち、Ｓｉ
を例にとると、単結晶Ｓｉ基板を酸化してＳｉＯ２膜を
形成した後、この一部を除去して開孔部を設け、次いで
全面に多結晶Ｓ　＋　ｎ９を被着しＳｉ基板表面からＳ
ｉＯ２膜上まで多結晶Ｓｉ膜を連続して延在させる。次
に、多結晶Ｓｉｌｌに電子ビームやレーザビーム等のエ
ネルギービームを照射走査すると、基板表面で溶融した
多結晶Ｓ１膜が基板から液相エピタキシャル成長によっ
て単結晶化し、さらにビームの走査方向に沿ってＳ　ｉ
　０２　ＩＩ上の多結晶Ｓｉ膜もそれに引き続き単結晶
化されることになる。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、開孔部上に被着した多結晶Ｓｉ膜を溶
融せしめるのに必要なエネルギーはＳｉ０２１１上での
それと比較して高くなり、ＳｉＱ２膜上の多結晶Ｓｉｌ
ｌｌをアニールするに必要なエネルギーでは開孔部上の
多結晶Ｓｉｌｌが十分にアニールされず良質の結晶は得
られない。これはＳｉの熱伝導率がＳｉＯ２のそれより
も大きいため、開孔部上の多結晶Ｓｉ！！！では熱が基
板下方に伝導していく割合いが大きくなり、基板表面近
くの温度がＳｉＱｚ腹上の多結晶Ｓ１膜よりも同一エネ
ルギー条件の下では低くなるからである。
これを解決するために、エネルギーを大きく（開孔部上
の多結晶Ｓ：膜も十分にアニールされる程度に）すると
、Ｓｉ０２１１上の多結晶Ｓｉｌｌｌが加熱され過ぎて
蒸発を起こし、Ｓｉ０２１１！上に形成される単結晶ｓ
ｒｓ表面の平滑性が失われる現象が見られる。このため
、従来の方法では、結晶性及び表面平滑性の優れた単結
晶層を（ｑることは困難であった。
（発明の目的〕 本発明の目的は、絶縁膜上に結晶性及び表面平滑性の優
れた単結晶半導体１１１層を形成することができ、３次
元ＩＣ等の製造に好適する半導体薄膜結晶層の製造方法
を提供することにある。
〔発明の概要〕
本発明の骨子は、単結晶形成の種部となる開孔部の基板
上に該基板よりも融点の低い半導体を予め形成し、開孔
部でのアニールに必要なエネルギーを低く抑えることに
ある。
即ち本発明は、絶縁膜上に半導体１腹結晶層を製造する
方法において、単結晶半導体基板上に一部開孔部が設け
られた絶縁膜したのち、上記開孔部に露出した基板上に
該基板よりも融点の低い第１の半導体薄膜を選択的にエ
ピタキシャル成長し、次いで全面に第２の半導体コ膜を
形成し、しかるのち上記第２の半導体薄膜にエネルギー
ビームを照射して該半導体薄膜を溶融再結晶化するよう
にした方法である。
〔発明の効果〕
本発明によれば、開孔部にある第１の半導体薄膜が第２
の半導体薄膜よりも先に溶融するので、開孔部上の第２
の半導体薄膜の溶融・再結晶化に必要なビームのエネル
ギーを低く抑えることができる。このため、絶縁膜上の
半導体薄膜をビームアニールするに必要なエネルギーで
開孔部上の第２の半導体薄膜を十分にアニールすること
ができる。従って、開孔部上の半導体′ａ膜のアニール
不足や絶縁股上の半導体薄膜の蒸発等を防止することが
でき、絶縁膜上に形成する単結晶半導体薄膜層の結晶性
及び表面平滑性の向上をはかり得る。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図乃至第４図は本発明の一実施例に係わる半導体薄
膜結晶層の製造工程を示す断面図である。
まず、第１図に示す如＜（１００）面方位の単結晶Ｓ’
＋基板（単結晶半導体基板）１を前記化して基板１上に
厚さＩ　ＥｕｍコのＳ　ｉ　０２膜（絶ａｌｌ）２を形
成した後、ＳｉＯｚｌｌ１２の一部に開孔部３を形成し
た。次いで、所定の前処理を施し、上記試料を気相成長
装置に入れ、水素ガス雰囲気中にＧｅＣｌ　４ガス、Ｈ
ＣＩガスを添加し、基板温度８００　［”Ｃ］において
第２図に示す如く開孔部３の基板１上のみにＧｅ膜（第
１の半導体重１１）４を選択エピタキシャル成長せしめ
た。ここで、ＧｅはＳｉよりも溶融温度の低い半導体で
ある。次いで、Ｍ３図に示す如く全面に多結晶ＳＩＩＩ
ｉ（Ｍ２の半導体薄膜）５を気相成長”法により０．６
［μ′ｒｒＬ］の厚さに被着した。
次に、第４図に示す如く試料表面に電子ビーム６を照射
し、多結晶Ｓ１腹５及びＱｅ膜４を溶融−固化すること
により、開孔部３から横方向へエピタキシャル成長Ｉ！
（単結晶３ｉｌ）７を成長させた。用いた電子ビームは
ＣＷ型であり、ビーム照射時に基板温度を５００　［”
Ｃ］とした。ここで、上記ビームアニールに際し、開孔
部３上の多結晶Ｓ　ｉ　Ｍｌ　５は下地のＧｅ１１４が
十分に溶融しているので、３ｉを十分アニールするに必
要なエネルギーがなくてもエピタキシャル成長が可能で
ある。
このため、ＳｉＯｚＢ！２上の多結晶Ｓｉ膜５をアニー
ルするに必要なエネルギービームで開孔部３上の多結晶
Ｓｉｌｌｌ１５をエピタキシャル成長させることが可能
となる。
このように本実施例方法によれば、ＳｉＯ２膜２の開孔
部３にＳｉよりも融点の低いＱｅ膜４を選択形成してお
くことにより、ＳｉＯ２１１Ｉ２上の多結晶３ｉ膜５を
ビームアニールするに必要なエネルギーで開孔部３上の
多結晶Ｓｉ膜５を十分にエピタキシャル成長させること
ができる。このため、Ｓ　！　０２１［＊２上に結晶性
及び表面平滑性の優れた単結晶３ｉ層７を形成すること
ができる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記開孔部の基板上に形成する第１の半導
体簿膜はＱ’ｅに限るものではなく、基板よりも融点の
低い半導体で選択エピタキシャル成長可能なものであれ
ばよい。また、第２の半導体薄膜は多結晶Ｓｉに限るも
のではなく、非晶質３ｉであってもよく、ざらに各種の
半導体を用いることが可能である。また、エネルギービ
ームとしては、電子ビームの代りにレーザビームを用い
ることが可能である。ざらに、カーボンヒータを用い、
このヒータを走査するようにしてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
【図面の簡単な説明】
第１図乃至第４図は本発明の一実施例に係わる半導体１
ＩＰ１結晶層の製造工程を示す断面図である。 １・・・単結晶Ｓｉ基板（単結晶半導体基板）、２・・
・ＳｉＯｚ膜（絶縁膜）、３・・・開孔部、４・・・Ｇ
ｅｌ１ｌＩ（第１の半導体薄膜）、５・・・多結晶Ｓｉ
ｌｌ！（第２の半導体薄膜）、６・・・電子ビーム、７
・・・エピタキシャル成長層。

Claims (4)

    【特許請求の範囲】
  1. （１）単結晶半導体基板上に一部開孔部が設けられた絶
    縁膜を形成する工程と、上記開孔部に露出した基板上に
    該基板よりも融点の低い第１の半導体薄膜を選択的にエ
    ピタキシャル成長する工程と、次いで全面に第２の半導
    体薄膜を形成する工程と、上記第２の半導体薄膜にエネ
    ルギービームを照射し該半導体薄膜を溶融再結晶化する
    工程とを含むことを特徴とする半導体薄膜結晶層の製造
    方法。
  2. （２）前記半導体基板及び前記第２の半導体薄膜は、Ｓ
    ｉであることを特徴とする特許請求の範囲第１項記載の
    半導体薄膜結晶層の製造方法。
  3. （３）前記第１の半導体薄膜は、Ｇｅであることを特徴
    とする特許請求の範囲第１項又は第２項記載の半導体薄
    膜結晶層の製造方法。
  4. （４）前記エネルギービームとして、電子ビーム或いは
    レーザビームを用いたことを特徴とする特許請求の範囲
    第１項記載の半導体薄膜結晶層の製造方法。
JP59183730A 1984-09-04 1984-09-04 Ｓｉ薄膜結晶層の製造方法 Granted JPS6163018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183730A JPS6163018A (ja) 1984-09-04 1984-09-04 Ｓｉ薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183730A JPS6163018A (ja) 1984-09-04 1984-09-04 Ｓｉ薄膜結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS6163018A true JPS6163018A (ja) 1986-04-01
JPH0236052B2 JPH0236052B2 (ja) 1990-08-15

Family

ID=16140962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183730A Granted JPS6163018A (ja) 1984-09-04 1984-09-04 Ｓｉ薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS6163018A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336514A (ja) * 1986-07-30 1988-02-17 Sony Corp 半導体単結晶薄膜の製造方法
JPH0283915A (ja) * 1988-09-20 1990-03-26 Ricoh Co Ltd 半導体単結晶薄膜の製造方法
KR100518922B1 (ko) * 1996-01-30 2006-01-27 세이코 엡슨 가부시키가이샤 결정성막의형성방법및박막전자기기의제조방법
JP2013505578A (ja) * 2009-09-16 2013-02-14 アプライド マテリアルズ インコーポレイテッド パルストレインアニール法を使用する薄膜の固相再結晶化の方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878455A (ja) * 1981-10-08 1983-05-12 Nec Corp 半導体装置の製造方法
JPS5893222A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878455A (ja) * 1981-10-08 1983-05-12 Nec Corp 半導体装置の製造方法
JPS5893222A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6336514A (ja) * 1986-07-30 1988-02-17 Sony Corp 半導体単結晶薄膜の製造方法
JPH0283915A (ja) * 1988-09-20 1990-03-26 Ricoh Co Ltd 半導体単結晶薄膜の製造方法
KR100518922B1 (ko) * 1996-01-30 2006-01-27 세이코 엡슨 가부시키가이샤 결정성막의형성방법및박막전자기기의제조방법
JP2013505578A (ja) * 2009-09-16 2013-02-14 アプライド マテリアルズ インコーポレイテッド パルストレインアニール法を使用する薄膜の固相再結晶化の方法

Also Published As

Publication number Publication date
JPH0236052B2 (ja) 1990-08-15

Similar Documents

Publication Publication Date Title
JPS6163017A (ja) 半導体薄膜結晶層の製造方法
JPS6163018A (ja) Ｓｉ薄膜結晶層の製造方法
JPH0249276B2 (ja)
JPS6119116A (ja) 半導体装置の製造方法
JP2779033B2 (ja) 多結晶Ｓｉ薄膜の成長方法
JP2517330B2 (ja) Ｓｏｉ構造の形成方法
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPH10116787A (ja) 電子線励起固相成長方法
JPH0284772A (ja) 半導体装置の製造方法
JPS5825220A (ja) 半導体基体の製作方法
JPH0334847B2 (ja)
JPS63174308A (ja) 半導体薄膜結晶層の製造方法
JPH02105517A (ja) 半導体装置の製造方法
JPS60164316A (ja) 半導体薄膜の形成方法
JPS5919312A (ja) 半導体装置の製造方法
JPH0149003B2 (ja)
JPS63291416A (ja) 半導体基板
JPS62297289A (ja) 単結晶薄膜の形成方法
JPS6015916A (ja) 単結晶薄膜の製造方法
JPS6038809A (ja) 半導体装置の製造方法
JPS61113229A (ja) 半導体薄膜結晶層の製造方法
JPS62226621A (ja) 単結晶シリコン薄膜形成方法
JPH0775223B2 (ja) 半導体単結晶層の製造方法
JPS62247518A (ja) 半導体装置の製造方法
JPS63169023A (ja) Ｓｏｉ結晶成長法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term