JPS6162360A - 多出力スイツチング電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は多出力スイッチング電源回路に係り、特に±５
％程度の出力電圧精度を要求するＯＡ。

ＦＡ関連機器に電力を供給するに好適な電流形多出カス
イツチング電源回路に関する。

〔発明の背景〕

電流形のスイッチング電源回路として％開昭５５−１２
０３６９号公報に示されるものがあシ、変圧器の２次側
に設けられるフライホイールダイオードのリカバリ電流
が、変圧器の１次側のスイッチ素子に生じない点や、変
圧器が入力側からのサージ電圧等で飽和しても、入力側
に過大な電流が流れることを抑制できることが開示され
ている。

しかし、この技術は多出力スイッチング電源回路に用い
る場合の問題点を認識していない。

また、１？の出力を安化する様にスイッチ素子を動作さ
せて、複数の出力を安定にする技術として特開昭５５−
１４４７７５号公報に示されるものがある。この従来技
術は、変圧器の２次側に設けられるチョークコイルに、
磁気結合した複数の巻線を設ける構成となっている。こ
の従来技術は、スイッチ素子の動作によって安定化を図
る出方の負荷変動が、他の出力電圧を変化させる、いわ
ゆるクロスレギユレーションと呼ばれる出力変動が大き
くなる。クロスレギユレーションを生じさせる要因は、
後述する様に変圧器の洩れインダクタンス等のインピー
ダンスである。この従来技術によれば、チョークコイル
の巻線間の洩れインダクタンス等のインピーダンスによ
るクロスレギユレーションも生ずる結果、全部の出力を
精度良く制御することがむずかしい欠点があった。

〔発明の目的〕

本発明の目的は、クロスレギユレーション等による出力
電圧変動を抑制し、１つの出力電圧を安定化する様にス
イッチ素子を動作させることによって、複数の出力電圧
を安定化する様にした構成の簡単な多出力スイッチング
電源回路を提供することにある。

〔発明の概要〕

変圧器の２次側に設けるチョークコイルに複数の巻線を
備えた従来の多出力スイッチング電源回路が、変圧器と
チョークコイルの両方のインピーダンスの和によってク
ロスレギユレーションヲ大きくすることを確認し、チョ
ークコイルのインピーダンスの影響を抑制する様に、チ
ョークコイルを変圧器の１次側に備える構成を採用した
。本発明によれば、クロスレギユレーションの要因は変
圧器のインピーダンスだけとなシ、１つの出力を安定化
する様にスイッチ素子を動作させれば、他の出力電圧も
±５−以下の′ＭＩｅで安定化でき、チョッパやドロッ
パ等を各出力毎に設けなくても負荷に電力を供給できる
簡単な構成の多出力スイッチング電源回路が実現できる
。

〔発明の実施例〕

以下、本発明の一実施例を第１図によって説明する。図
において、■１は直流入力電源でアシ、スイッチ素子で
あるトランジスタＱのオン期間にＷＪ２の変圧器Ｔ２の
１次巻ｆｆＭｎｚｌｚ第１の変圧器Ｔｌ　の１次巻線ｎ
１１、トランジスタＱの経路で電流を流す。トランジス
タＱのオン期間には、変圧器Ｔ＋　、Ｔ２の各巻線にそ
れぞれ図示煕丸を正極性とする電圧が誘起される。第１
の変圧器Ｔｌの２次巻線ｎ１２と、第２の変圧器Ｔ２の
２次巻線ｎｚｘは、それぞれ一端にダイオードＤｔ　、
Ｄ３を介して並列に接続され、端子間にコンデンサＣ１
を＆ｔ１シた佐、帛１の負荷Ｒ＋に電力を惧妬する出力
回路を構成している。また、変圧器Ｔ＋の２次＠線ｎｉ
ｍと、沈圧器Ｔ２の２次巻線ｎ２３も同様の出力回路を
構成して、第２の負荷几２に’ｎ（力を供給する。

トランジスタＱのオン期間に、鋏圧器Ｔ！の２次巻線’
２ｍ、”１１１に誘起しだ′６圧は、そ第１．ぞれダイ
オードＩ）ｓ　、　Ｄａによって１５Ｊ１止されるため
、山。

流Ｆｉ流れない。この時、１次巻線ｎ２１に流れる′〆
ｋＬ流は、変圧器Ｔ２の励磁インダクタンスｔｂＦｉ；
ｔＬるＴ５１Ｘであす、トランジスタＱのオン期間に磁
気エネルギーを蓄積する。一方、変圧器Ｔ１の１次砦’
ｉ１Ｍｎｔｔに流れる１ａ流は、２次巻ｍＡ　”　１２
１　”　第３からダイオードＤｔ　Ｔ　Ｄｘを介して負
荷Ｒｔ、ＢスＶこ供給される。

トランジスタＱがオフすると、に圧油Ｔ１かし負荷に供
給されてい７ｃ電流ｔｒｉ　＋’＋ｅ失する。しρ・し
、変圧Ｂ、、；　ｒｐ！に蓄ｊ′１（された（、！ｉ磁
気エネルギーｈ姑Ｂされるため、４！：やＡ　ｎ　ｚｔ
　＋　ｎ　ｚｚ　＋　ｎ　ｚｓには第１図に示される黒
丸と逆極性を正とする電圧がＡ’ｊ　Ｊｌ’Ｎ　Ｌ、昏
線ｎ　２２１１２３からダイオードＤ３　、Ｄ４を介し
て電流が流れ、負荷几１１　Ｆｈに供給される。

１０は、負荷几１に供給する電圧を検出し、この電圧を
一定に保持する様にトランジスタＱを動作させる制御回
路である。

本構成の多出力スイッチング電源回路の電圧安定化の原
理を第２図、第３図の等価回路によって説明する。

第２図は、トランジスタＱのオン期間を示す等価回路で
あり、Ｌ２は変圧器Ｔｚの励磁インダクタンスである。

励磁インダクタンスＬ２を流れた電流はＩ　ｏ１＋　Ｉ
　ｏｘに分流する。ＩＯＩは、変圧器Ｔ１の洩れインダ
クタンスや巻線ｎｌスの抵抗等で生ずるインピーダンス
ＺｌｓダイオードＤ１を介して負荷几ｌに供給され、工
０２はＺ＋　と同様の理由で生ずるインピーダンスＺ２
１ダイオードＤ２を介して負荷Ｒ２に供給される。電流
Ｉ０１＋ＩＯ２は、励磁インダクタンスＬ２の出力側に
並列に接続された回路を流れるため、次の関係を満足す
る様に分流する。

Ｉｏ１°Ｚｔ＋　Ｖｏｔ＋Ｖｏｔ＝　ＩＯ２＠Ｚ２＋Ｖ
　Ｄ２＋ＶＯ２・・・・・・・・・（１） （１）式において、Ｖｏｗ、　Ｖｏ２１ｒＪ、それぞれ
ダイオードＤ１．Ｄａの電圧降下でアシ、Ｖｏ、、　Ｖ
ｏ、はそれぞれ負荷ａｔ　、Ｒ２に供給する電圧である
。

いま、負荷Ｒ２が重くなった場合を考える。この時は、
従来供給されていた電流Ｉ０２の不足を補うため、第２
図に示される極性に充１１されていたコンデンサＣ２が
放−し、（１）式に示すｔ圧Ｖ６２が低下する。しかし
、この場合も（１）式の関係を満足する必要があるため
、ｖｏｚの低下は、′ＫＬ流２０２の増加によって補正
される。一方、励磁インダクタンスを流れる電流は急増
しないため、Ｉｏｚが増加した分だけＩｏｌが減少し、
（１）式の関係を満足する。

しかし、工０１が減少すると、負荷几１に供給する電流
が不足するため、第２図に示される様に充電されたコン
デンサＣ１が放電し、ｖｏｌも低下しようとする。この
場合、第１図に示した制御回路１０の動作によシ、励磁
インダクタンスＬ２を流れる電流を増加させる様にトラ
ンジスタＱをスイッチ制御し、電圧■。１は一定に保た
れる。このため、最終的にはＶＯ２も上昇し、（１）式
の関係が保たれる。ただし、Ｉｏｚ２＞％増加したため
に、インピーダンスｚ２の電圧降下も増加し、この電圧
降下の分だけＶｏ２は低い電圧値で安定化する。負荷几
２が軽くなった場合は上述した動作と逆の動作になり、
電流Ｉ０２が減少して、インピーダンスｚ２の電圧降下
が減少した分だけＶ＋Ｈは高い電圧で安定化する。

以上の動作で明らかな様に、ＶＯｔを安定化する様にト
ランジスタＱが動作していれば、電圧ＶＯ２は、インピ
ーダンスＺ２の電圧降下の変化分だけの変動で安定化さ
れることがわかる。

次に、負荷Ｒ１が重くなった場合を考える。この場合は
、制御回路１０の動作によって励磁インダクタンスＬ２
を流れる電流を増加させ、ＩＯｌを増大させて負荷几！
に供給する電圧ＶＯｔを一定に保持する。しかし、（１
）式に示すインピーダンスＺ１の電圧降下が増大するた
め、（１）式の右辺もこの増大分だけ大きな値になる必
要がある。このため、電圧ＶＯ２が上昇する。負荷Ｒ１
が戦くなった場合は上述と逆の動作になり、気圧ＶＯ２
は低下する。この様に、負荷Ｒ１の変化によって、負荷
Ｒ３に供給する電圧が変化することをクロスレギユレー
ションと呼ぶ。

第３図に、トランジスタＱのオフ期間の等価回路を示す
。Ｌｘ　’は、励磁インダクタンスＬｚ金、変圧器Ｔ２
の２次側に換算したものでちる。ｚ１′。

ｚ２′は、変圧器Ｔ２のインピーダンスでＬり、（１）
式に示した変圧器Ｔ１のＺｓ　、Ｚｚと同様の理由て生
ずるものである。ｗｊａ図に示す等価回路でも、（１）
式に示した場合と同じ関係で励磁インダクタンスＬ２’
の電流はＩｏｔとＩＯ２に分流する。

ここで、負荷Ｒ２が重くなった場合、軽くなった場合を
考えると、トランジスタＱのオン期間で述べた動作と同
様になシ、電圧Ｖｏ２は、インピーダンスＺ２／の電圧
降下による変動分だけで安定化が図れる。また、負荷８
五が変化した場合も、トランジスタＱのオン期間で述べ
た動作と同様であυ、電圧Ｖｏｗは、インピーダンスＺ
ｔ’ＩＣよるクロスレギュレーションの影響を受けるが
、小さな変動で安定化が図れる。

以上述べた通シ、本実施例に依れば、従来の電圧降下形
のスイッチング電源と異なシ、制御回路１０には、負荷
Ｒ２に供給する電圧の情報も取）込むことができ、１つ
の出力を安定化する様に制御回路１０を介してトランジ
スタＱｔスイッチ制御させれは、他の出力電圧も安定化
することができる。しかし、各出力毎にチョッパやドロ
ッパ回路を設けた従来の多出力スイッチング電源の様に
、各出力の電圧精度を±１俤以下に抑制することは、む
ずかしい。この理由は、第２図、第３図で述ぺ′た様に
、インピーダンスＺｔ、　Ｚｔ’　ｓ　Ｚｓ　、　Ｚｚ
’の影響によって、電圧■ｏ２が変化するためである。

しかし、最近、スイッチングを源回路の負荷になるＩＣ
やＬＳＩの進歩によって出力電圧の精度は±５−以下に
なっていれは良＜、ＯＡ、ＦＡｇＡ連楡器に多用される
多出力スイッチング電源回路は、出力電圧の精度よりも
、回路の簡素化による小形、低価格化が重要な課題とな
っている。

本発明者等が試作した第１図に示す電流形多出カスイツ
チング電源回路では、負荷Ｒ１に供給する電圧、電流を
５ｖ、２〜１０Ａ１負荷几２に供給する電圧、電流を１
２Ｖ、１〜４Ａとした場合、１２Ｖ出力の電圧装動を±
４．５チに抑制できている。

また、第１図〜第３図では、２出力のスイッチング電源
を例に説明を記したが、更に多くの出力を持つスイッチ
ング電源回路も、同様に１つの制御回路で多くの出力電
圧を安定にできる。

以上述べた様に、本実施例によれは、１つの出力電圧を
安定にする様にトランジスタＱをスイッチ動作させるこ
とによシ、他の出力電圧も安定化が可能であり、０人、
ＦＡＩＪＡ連機器に多用される多出力スイッチング電源
の回路構成を簡素化でき、小形、低価格化が図れる効果
がある。

次に、変圧器の２次側に設けられるチョークコイルに、
複数の巻線を設けた従来の多出力スイッチング電源と、
第１図に示した本発明との動作の相異を述べる。第４図
にチョークコイルに複数の巻線を設けた従来の多出力ス
イッチング電源の回路構成例を示す。図において、Ｖｌ
は直流入力電源であり、トランジスタＱのオン期間に変
圧器Ｔの１次善ＩｖＪＩｎ１１トランジスタＱの経路で
電流を流す。巻線ｎ１に流れる電流は、２次巻線ｎ２か
らダイオードＤ１、チョークコイルＬの巻１ｉｎｂｔ出
力Ｉに接続される負荷、巻線ｎ２の経路と、もう一方の
２次巻線ｎ３からダイオードＤ３、チョークコイルＬの
巻線ｎい、出力■に＋ｌｃ続される負荷、巻線ｎ３の経
路とに、１次巻線ｎｌ　と２次善ＭＨｚ＋ｎ３との巻数
比に応じて分流する。トランジスタＱのオフ期間には、
チョークコイルの磁気エネルギーが巻線ｎｂＩｓ　出力
ＩＫ後接続れる負荷、ダイオードＤ２、巻線ｎＬ１の経
路と、巻線ｎＬ、２、出力■に接続される負荷、ダイオ
ードＤ４巻線ｎＬ、２の経路で放出される。第４図の回
路の等価回路は、第５図、第６図の様に示される。第５
図は、トランジスタＱのオン期間の等価回路でおり、図
において、Ｉ　ｏｒ　＋　Ｉ　ｏｚは、出力１１出力Ｈ
に接続する負荷に供給する電流、Ｚｌ、Ｚｚは第２図に
示したインピーダンスと同様の理由で生ずる変圧器Ｔの
インピーダンス、Ｚｌ−１１ｚ’Ｌ−２はチョークコイ
ルＬの巻１ｆＭ　ｎｂｌ＋　ｎＬｌ間の洩れインダクタ
ンス等によるインダクタンスでめり、ｚｌ　。

ｚ２と同様の理由で生ずるものである。また、ＶＬＩと
■Ｌ２は、巻１ｔＭ　ｎＬｌ、　ｎ＋−ｚに誘起する゛
電圧であり、次の関係かわる。

ｖｌ、＝−・ＶＬＩ　　　　　　　・・・・・・・・・
（２）ｉＬｌ また、トランジスタＱのオン期間には、第５図から明ら
かな様に、次の関係を酒足しなければならない。

Ｉ　ａｌ　・　（Ｚｔ　＋Ｚｈ＋）＋Ｖ　０１　＋Ｖ＋
、ｔ　＋Ｖｏｔ＝　　Ｉ　０２　　・　＜Ｚ２＋Ｚ　Ｌ
２）＋Ｖ　ｏ２＋ＶＬ２　＋ＶＯ２＝Ｖ１　　　　　　
　・・・・・・・・・（３）いま、出力Ｉに接続される
負荷が重くなり、電流Ｉｏが増加した場合を考える。第
４図に示した通シ、電圧■ｏｌを一定とする様に、制御
回路１０を介してトランジスタＱをスイッチング制御し
ているため、ＩＯが増加しても（３）式の電圧Ｖａｔは
一定である。しかし、インピーダンスＺ１＋ＺＬｌによ
る電圧降下が増加するため、＠線ｎＬｌに誘起する電圧
■ｂ１が減少する。ＶＬ、ｌの秋少は、（２）式に示す
関係から、ＶＬ２の減少になって生ずる。このため、Ｖ
Ｌ２の瀘少分が、電圧ＶＯ２の増加になシ、出力■に接
続される電圧が増大する。出力■に接続される負荷が軽
くなった場合は反対に、ＶＯ２が低下する。

以上の説明から明らかな様に、トランジスタＱのオン期
間に、出力■の負荷に供給する電圧が受ケルクロスレギ
ユレーションは、ｚｌとＺＬＬの和及び、ｎＬｌ、ｎＬ
２の＠数比によって決定され、ｎ１ｌ）ｎＬ２の条件を
持たない場合は、大きなりロスレギュレーションを生ず
ることになる。

第６図は、トランジスタＱのオフ期間の等価回路でチ夛
、この場合は、第３図に示した等価回路の動作と等価で
あり、両者に大差は無い。

以上述べた様に、変圧器Ｔの２次側に設けたチョークコ
イルＬに、複数の巻線を備えた多出力スイッチング電源
では、トランジスタＱのオン期間に生ずるクロスレギユ
レーションが第１図の本発明の実施Ｉｌ／１１に比べて
大きくなり、１つの出力をデ尾にする様に制御回路を介
してトランジスタＱを動作させた場合、他の出力電圧の
く動を第１図に示す本発明の実施例よりも小さくするこ
とがむずかしい。

第７図に、本発明の他の実施例を示す。本実施例は、第
１の変圧器Ｔ１及び、第２の変圧器Ｔ２の２次巻線のう
ち、第１の負荷几、に７１Ｊ、王を供給する巻線ｎ１２
’＋　ｎ２２’　　にそれぞれ直列となる像に、巻線ｎ
１３’　　とｎ２３′　　を設け、第２の負荷几２に供
給する電圧は、第１の負荷Ｒ１に供給する電圧と、巻線
ｎ　１３’　及びｎ２３′　から得られる電圧を直列に
して得る様にしたものである。本実施例の等価回路も、
トランジスタＱのオン期間、オフ期間についてそれぞれ
第２図、第３図と同様に示すことができる。

第１図の実施例では、第１の負荷１１．１に供に６する
電圧をＶａｔに制御する時、トランジスタＱのオン期間
に第１の変圧器Ｔ１の各巻線に誘起する電圧は図から明
らかな様に、大路次の通りになる。

Ｖａｌｚ＝Ｖｏ１＋Ｖｏ１・””（４）Ｖａｔｘ＝（Ｖ
ｏｔ＋Ｖｏｌ＋Ｌ）１・Ｚｌ）−−−・・・−・（５）
Ｉ２ ■、１３＝　（Ｖｏ１＋Ｖｏｔ＋　Ｉｏｔ　・Ｚｔ）　
・ＩＯ２・Ｚｚ・・・・・・・・・（６） また、トランジスタＱのオフ期間に、第２の変圧器Ｔ２
の各巻線に、図示黒丸と逆極性を正として誘起する電圧
は、大路次式となる。

ｖａｚｚ＝Ｖｏｔ＋Ｖｏ３　　　　　　　　　　・・・
・・・・・・（７）Ｖ−２１＝　（Ｖｏｔ＋Ｖｏｓ＋Ｉ
ｏｔ・Ｚυ−−・−・−・（８）■、２３＝　（ＶＯＩ
　＋Ｖｏｉ＋Ｉｏ１４ｔ’）・　　　　−Ｉ０２　・　
Ｚ！’・・・・・・・・・（９） （４）〜（９）式において％　ＶｓＩＺ＋　Ｖｍｌｌ、
　Ｖ第１３．　Ｖａ２２＋■、２□、ＶＯ２３はそれぞ
れ、巻線ｎ１２＋　ｎ１１１　ｎ１３＋ｎ２２＋　ｎ２
１１　ｎ２３に誘起する電圧である。

この時、第２の負荷几２に供給する電圧ＶＯ２は次式で
示される。

ＶＯ２＝Ｖ１１１３　　Ｖｏｗ　　　　　　　　　　　
　−・・・・・・＜１０Ｖ＠２　＝　ＶＯ２１Ｖ（１４
°−１″。（１１）イマ、ＶｏｔＫ比ヘテＶＤ＋　＋　
Ｖｏｚ＋　Ｉｏｚ　・第２　ｒＶｏｗ　、　ＶＯ４＋　
Ｉ　０２　”　Ｚ！’が十分小さいならば、ＶＯＩとＶ
Ｏ２は大路次式の関係となる。

従って、第１の変圧６　Ｔ　】の２次善Ｋ　ｎ　ｒ　ｘ
とｎｔｓの巻線比は、はぼ出力電圧ＶＯｔとＶＯ２の比
に等しく選定されることになる。このことは、第２の変
圧器Ｔ２の２次善ｉＭｎｚｚとｎ２３も同様である。

従って、■ｏｌに比べて大きな電圧ｆｊ！：Ｖｏｚに）
８定する場合、ｎ＋３／ｎｔｚ及びｚ　　ｎ２３／　ｎ
２２もＶＱＩとＶＯ２の電圧比に応じて大きくなる。

一方、（６）、　（９）式に示した通シ、第１の負荷几
ｆの変動に伴なって巻ｍ１３ｒ　ｒｒｓに出力される電
圧が変動ｆ；Ｅ：ｒクロスレギユレーションｉｊ：、ｎ
＋３／ｎｔｚ及びｎ　２３　／　ｎ　２２が小さい程低
減される。

第７図に示した実施例は、巻線ｎ１３’及びｎ２３′を
少なくしても、第１図の実施例と同じ電圧を第２の負荷
几２に供給でさる様にし、クロスレギユレーションによ
る電圧変動を小さくする様にしたものである。

すなわち、巻線ｎｔｚ’　　から電圧ＶＯｔが供給され
ているため、第２の負荷に供給する＋、１圧七Ｖａｔと
すれば、巻線ｎ１３’　　からは■。２　　ｖａｔの電
圧を出力すれば良いことになる。巻線ｎ２２′　とｎ２
．′の関係も同様でおる。

このことから、ｎｔｚ’　とｎ１３′の巻数比及び、１
２２′　と０２３′の巻数比は大路次の様に選定すれば
良い。

α４式で示されるｎ　１３’／　ｎ　ｌｘ’を（６）式
で示す”１３／’’１１２に代入すれば、工０１・Ｚｌ
の変動に伴なうクロスレギユレーションを低減できるこ
とは明らかである。また、（１９式で示されるｎ　２３
’／　ｎ　２２’　ｔ＜９）式に示すｎ　２３　／　ｎ
　ｚｚに代入しても同様である。

この様にして試作した。＠７図の電流形多出カスイツチ
ングＴＩＬｉｘ回路では、謁１の負荷に供給する電圧、
電流をそれぞれ５ｖ１２〜１０Ａ１第２の負荷に供給す
る電圧、Ｔｔ流ｔそれぞれ１２Ｖ、１〜４Ａとした東件
で、１２Ｖの電圧変ＭＪを±３．４−に抑制できた。

以上に述べた通シ、本実施例によれば、クロスレギユレ
ーションによる電圧変動を低減でき、各出力の電圧変動
を小さくできる効果がおる。

また、第７図の実施例で、巻線ｎ１３′の一端がダイオ
ードＤ１のカソード側に接続されているが、ダイオード
Ｄｌのアノード側に接続しても同様の効果が得られる。

巻線ｎ２３’　も同様であり、一端をダイオードＤ３の
アノード側に接続しても良い。

第８図に、本発明の他の実施例を示す。本実施例は、餓
７図に示した＠線ｎ１３’及びｎ２３′　と同じ構成の
出力回路を複数備え、多くの負荷に安定な電圧を供給で
きる様にしたものである。本実施例によれば、異なる種
数の多くの出力電圧を要求する装置にも、１つの出力電
圧を安定化する様に、制御回路を介してトランジスタを
スイッチ制御する簡単な構成のスイッチング電源回路を
適用できる効果がおる。

第１図、第４図、第７図及び第８図に示した制御回路１
０は、従来の電圧降下形のスイッチング電源と同様、当
社のスイッチング電源コントロール用ＩＣ，ＨＡ１７５
２４や、テキサスイ／スツルメ／ト社のＴＬ４９４など
を用いて構成している。

これ等のＩＣを用いた制御回路の構成及び動作はすでに
周知でちゃ、ここでは説明を割愛する。

〔発明の効果〕

本発明によれば、多出力スイッチング電源回路の出力の
うち、１つの出力電圧を安定にする様に、制御回路を介
してスイッチ素子を動作させれば、他の出力も特別な制
御回路を設けることなく、十分に出力電圧精度を±５％
以下に抑制でき、０Ａ１ＦＡ関連機器に用いる多出力ス
イッチング電源回路を、回路の簡素化にニジ小形、低価
格化できる効果がらる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す図、第２図。 第３図は本発明の詳細な説明するための等価回路図、第
４図はチョークコイルに複数の巻線を設けた従来の多出
力スイッチング電源の回路構成例、第５図、第６図は、
第４図の動作を説明するための等価回路図、第７図、第
８図は本発明の他の実施例を示す図でちる。 ■１・・・直流入力電源、ＴＩ・・・第１の変圧器、Ｔ
２・・・第２の変圧器、Ｚｓ　ｒ　Ｚｌ　＋　ｚｌ’　
ｒ　Ｚｚ’　””変圧器Ｔ１１Ｔ２のインピーダンス、
Ｑ・・・トランジスタ、１０・・・制御回路。 ソ　１ｒ￥Ｊ Ｔｚ 力　２Ｉ！７ 纂　３　刀 第　４　図 ア 語　ｓｔｙ 第　ｚ（２１ 第　７ｆｆＪ γ２ 纂　８　回 手続補正書（自発） 昭＋１６０年６月２６’１ １旨ｔ’ｃ庁長　１１°　志　賀　　学　殿十；件の表
小 昭　Ｆｌ］　５９年１°ｊ１．′ｌ−！７Ｃ１第１８４
２０４　　シレ発明の名称 多山カスイツチング？Ｉ！！回路 一山正をすると １′−ｆ’ｌとの関詐１”＋１ｉ’ｌ出ｆｙｒｉ　人と
ｉ　　！１１５１１１１４式会１！　日　立　袈　作　
新名称（５０８１日立金属株式会社 代　　　理　　　人 屑　　幀〒１ｎｎ＋東京都千代Ｅｅ１区丸の内−丁ｇ５
番ｌ′ｒＪ゛に式；ｔ　＋）、　　［Ｊ　４′１．５７
１１　”＋すｒ内　・ａ、；−東１ｉｆ２１２−１１１
１イ大代入）１、本願明細書の特許請求の範囲を次の様
に補正する。 「１．直流入力電源と、スイッチ素子と、前記スイッチ
素子のオン期間に負荷に電力を供給する第１の変圧器と
が直列に接続され、前記スイッチ素子のオン、オフ動作
によって前記負荷に一定の出力を供給する多出力スイッ
チング電源回路において、前記スイッチ素子のオン期間
にエネルギーを容積し、オフ期間にそのエネルギーを負
荷に供給する第２の変圧器を、前記第１の変圧器と直列
に接続するとともに、複数の出力のうち、１つの出力を
安定化する様に前記スイッチ素子駆動する制御回路を設
けたことを特徴とする多出力スイッチング電源回路。 ２、特許請求の範囲第１項において、前記第１の変圧器
及び、前記第２の変圧器の２次巻線は、それぞれ一端に
整流素子を接続した後、対応する第１の変圧器と第２の
変圧器の２次巻線同志が並列に接続され、その両端にコ
ンデンサを設けた出力回路を構成したことを特徴とする
多出力スイッチング電源回路。 ３、特許請求の範囲第２項において、前記多出力スイッ
チング電源回路から出力する電圧のうち、前記第２の負
荷に供給する電圧は、前記第１の負荷に供給する電圧と
、前記第１．第２の変圧器の２次巻線のうち。 第２の負荷に電力を供給するための巻線から得られる電
圧とを直列にして得る構成の出力回路を含むことを特徴
とする多出力スイッチング電源回路。 ４、特許請求の範囲第３項において、前記第２の負荷に
電圧を供給するための出力回路と同様な構成の出力回路
を複数側えたことを特徴とする多出力スイッチング電源
回路。 −塁−１直流入力電源と、スイッチ素子と、前記スイッ
チ素子のオン期間に負荷に電力を供給する変圧器の一次
巻線とが直列に接続され、前記スイッチ素子のオン、オ
フ動作によって前記変圧器のｍ個（ｍ≧２）の２次善ａ
ｎ、（但しｉ＝１．２．・・・・・・ｍ）から前記負荷
に一定の出力電圧ｖＩを供給する多出力スイッチング電
源回路において、前記スイッチ素子のオン期間に磁気エ
ネルギーをＷｆｆｌし、オフ期間にそのエネルギーを負
荷に放出する手段を前期変圧器の一次巻線と直列に接続
するとともに、出力電圧ｎ！ ことを特徴とする多出力スイッチング電源回路、（但し
、ｊ＝１＋２＋・・・・・・ｍ）旦、特許請求の範囲第
５項において、前記スイッチ素子のオン期間に磁気エネ
ルギーを蓄積し、オフ期間にそのエネルギーを負荷に放
出する手段は、１次巻線が前記変圧器の１次巻線と直列
に接続され、ｍ個の２次善ｇｎａｔ（但しｉ　＝　１　
、２、−−ｍ）を有する変圧器であり、前記出力電圧Ｖ
、は。 前記所定関数と同様にｎａＪによって規定されるととも
に、前記２次巻本’Ａｎ＋　と、前記ｎ１１１とは、対
応する巻線同志が一タ１１にダイオードを介して互いに
並列接続され、その両端にコンデンサを設けた前記負荷
に所定の電圧を供給する様にしたことを特徴とする多出
力スイッチング電源回路。 −７−１特許請求の範囲第５項または第６項において、
前記出力電圧Ｖ、ｌ　は、前記所定関数によって規定さ
れる電圧と、■、との和として得られる様にしたことを
特徴とする多出力スイッチング電源回路。 旦、特許請求の範囲第７項において、前記スイッチ素子
は、前記出力電圧Ｖえ　を一定の電圧に保持する様にス
イッチ制御されることを特徴とする多出力スイッチング
電源回路。」 ２、本願明細書第４頁第６行と同頁第７行との間に次の
文を挿入する。 「同様の従来技術として特開昭５６−１９１１９号公報
に示されるものがある。この従来技術はインダクタンス
が交流入力に接続されているため、インダクタンスに流
れる電流のリップルが大きくなり、変圧器２次側の整流
、平滑回路の電流容量が大きくなるとともに、変圧器の
洩れインダクタンスや抵抗に流れる電流の最大値が大き
いため、これ等の電圧降下による影響が出力に生ずるた
め、出力電圧の精度が低下する欠点があった。」 以上

Claims (1)

1. 【特許請求の範囲】 １、直流入力電源と、スイッチ素子と、前記スイッチ素
   子のオン期間に負荷に電力を供給する第１の変圧器とが
   直列に接続され、前記スイッチ素子のオン、オフ動作に
   よつて前記負荷に一定の出力を供給する多出力スイッチ
   ング電源回路において、前記スイッチ素子のオン期間に
   エネルギーを蓄積し、オフ期間にそのエネルギーを負荷
   に供給する第２の変圧器を、前記第１の変圧器と直列に
   接続するとともに、複数の出力のうち、１つの出力を安
   定化する様に前記スイッチ素子駆動する制御回路を設け
   たことを特徴とする多出力スイッチング電源回路。 ２、特許請求の範囲第１項において、前記第１の変圧器
   及び、前記第２の変圧器の２次巻線は、それぞれ一端に
   整流素子を接続した後、対応する第１の変圧器と第２の
   変圧器の２次巻線同志が並列に接続され、その両端にコ
   ンデンサを設けた出力回路を構成したことを特徴とする
   多出力スイッチング電源回路。 ３、特許請求の範囲第２項において、前記多出力スイッ
   チング電源回路から出力する電圧のうち、前記第２の負
   荷に供給する電圧は、前記第１の負荷に供給する電圧と
   、前記第１、第２の変圧器の２次巻線のうち、第２の負
   荷に電力を供給するための巻線から得られる電圧とを直
   列にして得る構成の出力回路を含むことを特徴とする多
   出力スイッチング電源回路。 ４、特許請求の範囲第３項において、前記第２の負荷に
   電圧を供給するための出力回路と同様な構成の出力回路
   を複数備えたことを特徴とする多出力スイッチング電源
   回路。