JPS6144467A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6144467A JPS6144467A JP59165701A JP16570184A JPS6144467A JP S6144467 A JPS6144467 A JP S6144467A JP 59165701 A JP59165701 A JP 59165701A JP 16570184 A JP16570184 A JP 16570184A JP S6144467 A JPS6144467 A JP S6144467A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- photo
- thin film
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 16
- 239000010408 film Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011521 glass Substances 0.000 claims abstract description 6
- 239000000203 mixture Substances 0.000 claims abstract description 4
- 230000005669 field effect Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000000034 method Methods 0.000 abstract description 14
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000002253 acid Substances 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 210000002925 A-like Anatomy 0.000 description 1
- -1 No. Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、液晶画像パネルに用いられる半導体能動素子
など、光による漏れ電流や特性劣化が問題となる薄膜ト
ランジスタにおいて、前記の光による漏れ電流や特性劣
化を軽減せしめる構造を付は加えた薄膜トランジスタに
関する。
など、光による漏れ電流や特性劣化が問題となる薄膜ト
ランジスタにおいて、前記の光による漏れ電流や特性劣
化を軽減せしめる構造を付は加えた薄膜トランジスタに
関する。
[従来の技術]
最近、OA機器端末や平面テレビ等薄形ディスプレイ開
発の要求が強くなっており、そのひとつとして行列状に
電極を配置した液晶表示装置において前記電極の交点部
分に能動素子を配こして液晶の駆動を行なうアクティブ
マトリツクス方式が盛んに研究されている。第2図はア
クティブマトリックスの代表的な等価回路図である。
(21)は液晶層であり、(22)は前記液晶層に印加
される電圧を保持するためのコンデンサーである。但し
、コンデンサー(22)は省略されることもある。 (
23)は前記液晶層を駆動する電圧を制御するためのス
イッチングトランジスタである。x、、x2 、X3
、・・・はスイッチングトランジスタ(23)のゲー
トを制御する選択信号線、Ys * Y2 、Y3
・・・は液晶を駆動するのに必要な電圧を印加するため
のデータ線であり、線順次で駆動される。
発の要求が強くなっており、そのひとつとして行列状に
電極を配置した液晶表示装置において前記電極の交点部
分に能動素子を配こして液晶の駆動を行なうアクティブ
マトリツクス方式が盛んに研究されている。第2図はア
クティブマトリックスの代表的な等価回路図である。
(21)は液晶層であり、(22)は前記液晶層に印加
される電圧を保持するためのコンデンサーである。但し
、コンデンサー(22)は省略されることもある。 (
23)は前記液晶層を駆動する電圧を制御するためのス
イッチングトランジスタである。x、、x2 、X3
、・・・はスイッチングトランジスタ(23)のゲー
トを制御する選択信号線、Ys * Y2 、Y3
・・・は液晶を駆動するのに必要な電圧を印加するため
のデータ線であり、線順次で駆動される。
スイッチングトランジスタの半導体層としてハホリシリ
コン、CdSe 、アモルファスシリコン等が使われる
が、安価に大面積の基板の作成が可能なこと、 300
℃程度の低温プロセスを採用できること、素子作製の再
現性が良いこと等の点でアモルファスシリコンが有利で
ある。その反面、アモルファスシリコンは光導電性が高
く、光照射下でもちいるとトランジスタのオンはコント
ラストの低下を招くという欠点を有していた。これを解
決する為に通常金属層による遮光膜をもちいて、光が直
接半導体層に到達しないようにし、光漏れ電流を防止し
ている。しかし、遮光膜の形成は工程の増加1歩留りの
低下を招き、製造コスト低減の障害となっている。
コン、CdSe 、アモルファスシリコン等が使われる
が、安価に大面積の基板の作成が可能なこと、 300
℃程度の低温プロセスを採用できること、素子作製の再
現性が良いこと等の点でアモルファスシリコンが有利で
ある。その反面、アモルファスシリコンは光導電性が高
く、光照射下でもちいるとトランジスタのオンはコント
ラストの低下を招くという欠点を有していた。これを解
決する為に通常金属層による遮光膜をもちいて、光が直
接半導体層に到達しないようにし、光漏れ電流を防止し
ている。しかし、遮光膜の形成は工程の増加1歩留りの
低下を招き、製造コスト低減の障害となっている。
第3図は従来より知られている、遮光膜を有する薄膜ト
ランジスタ(以後TPTと呼ぶ)の構造を示し、第3図
(a)はコプレーナ型構造の例の断面図であり、第3図
(b)は逆スタガー構造の例の断面図であり、第3図(
C)は、第3図(a)の例の平面図である9図中の(1
)は石英、ガラス等の透明絶縁性基板であり、この上に
TPTが形成される。(2)は遮光膜で、Gr。
ランジスタ(以後TPTと呼ぶ)の構造を示し、第3図
(a)はコプレーナ型構造の例の断面図であり、第3図
(b)は逆スタガー構造の例の断面図であり、第3図(
C)は、第3図(a)の例の平面図である9図中の(1
)は石英、ガラス等の透明絶縁性基板であり、この上に
TPTが形成される。(2)は遮光膜で、Gr。
No等の金属を用いてアモルファスシリコン、CdSe
、ポリシリコン等より成る半導体層(4)の能動部分を
覆うように選択的に形成される。
、ポリシリコン等より成る半導体層(4)の能動部分を
覆うように選択的に形成される。
(3)は前記遮光膜(2)と前記半導体層(4)とを電
気的に絶縁する為の絶縁膜であリアモノト÷アス窒化シ
リコン、SiO□、 Si3 N a等で形成される。
気的に絶縁する為の絶縁膜であリアモノト÷アス窒化シ
リコン、SiO□、 Si3 N a等で形成される。
(5)はソース電極、(6)はドレイン電極であり 入
車等で配線される。(7)はゲート絶縁膜で前記絶縁F
A(3)同様アモルファス窒化シリコン等で形成される
。(8)はゲート電極であり、前記ソース電極、ドレイ
ン電極同様A見等で形成される。(9)は保護膜であり
、省略される場合もある。
車等で配線される。(7)はゲート絶縁膜で前記絶縁F
A(3)同様アモルファス窒化シリコン等で形成される
。(8)はゲート電極であり、前記ソース電極、ドレイ
ン電極同様A見等で形成される。(9)は保護膜であり
、省略される場合もある。
上記のように従来のTPTにおいてはOr、 N。
等の金属を蒸着あるいはスパッターによってデポジット
し、これをフォトリソグラフィー等を用いて選択的に除
去し、残した前記金属層を遮光膜として用いてTPTの
光による漏れ電流や特性劣化を軽減する対策としてきた
。
し、これをフォトリソグラフィー等を用いて選択的に除
去し、残した前記金属層を遮光膜として用いてTPTの
光による漏れ電流や特性劣化を軽減する対策としてきた
。
[発明の解決しようとする問題点]
従来の遮光膜形成法においては、金属のデポジットとフ
ォリソグラフィーによる選択的除去という2つの工程を
必要とするため、TPTの生産性の低下、歩留りの低下
及び製造コストのi「♂を招くという欠点を有していた
。この為、TPTマトリックスパネルをOA 4’l器
や液晶テレビ用表示パネルとして使用する際に、従来か
ら用いられているドツトマトリックス等と比べて不利な
条件のひとつとなっている・また・第3図(b)ノスタ
ガー構造においてはゲート電極(8)は寄生容量を減ら
すためにはできるだけ細くすることが必要なので半導体
層(4)をすべて覆うというわけにいかず、前記半導体
層(4)は透明絶縁性基板(1)を透過してくる光に一
部分さらされることになり、その結果光による漏れ電流
の増加を招くという欠点を有していた。
ォリソグラフィーによる選択的除去という2つの工程を
必要とするため、TPTの生産性の低下、歩留りの低下
及び製造コストのi「♂を招くという欠点を有していた
。この為、TPTマトリックスパネルをOA 4’l器
や液晶テレビ用表示パネルとして使用する際に、従来か
ら用いられているドツトマトリックス等と比べて不利な
条件のひとつとなっている・また・第3図(b)ノスタ
ガー構造においてはゲート電極(8)は寄生容量を減ら
すためにはできるだけ細くすることが必要なので半導体
層(4)をすべて覆うというわけにいかず、前記半導体
層(4)は透明絶縁性基板(1)を透過してくる光に一
部分さらされることになり、その結果光による漏れ電流
の増加を招くという欠点を有していた。
[問題を解決するための手段]
本発明は前述の問題を解決すべくなされたものであり、
ガラス等の透明絶縁性基板上に形成された、コプレーナ
構造にしたがってソース電極、ドレイン電極、ゲート電
極を配置した薄膜トランジスタにおいて、該ソース電極
、ドレイン電極、ゲート電極とは該薄膜トランジスタの
能動半導体層に関して反対側の位置に半導体層によって
遮晃膜を形成することを特徴とする薄膜トランジスタで
ある。その目的とするところは、製造工程を簡略化し、
生産性を上げるとともに低い製造コストで遮光膜を形成
してTPTの光漏れ電流を防ぐことである。
ガラス等の透明絶縁性基板上に形成された、コプレーナ
構造にしたがってソース電極、ドレイン電極、ゲート電
極を配置した薄膜トランジスタにおいて、該ソース電極
、ドレイン電極、ゲート電極とは該薄膜トランジスタの
能動半導体層に関して反対側の位置に半導体層によって
遮晃膜を形成することを特徴とする薄膜トランジスタで
ある。その目的とするところは、製造工程を簡略化し、
生産性を上げるとともに低い製造コストで遮光膜を形成
してTPTの光漏れ電流を防ぐことである。
以下に図を参照しながら説明する。第1図は本発明のT
PTの製造方法の1例を示すものである。M1図(a)
のように、ガラス、石英等の透明絶縁性基板上に遮光用
半導体層(12)、絶縁DA(3)、能動半導体! <
4)を連続的にデポジットし、フォトレジスト(10)
によって所望の形状にパターンをつくる。前記遮光用半
導体層(12)能動半導体層(4)としては、Cd5a
、アモルファスシリコン、ポリシリコン等を用いるこ
とができる。その組み合わせとしては遮光用半導体とし
てポリシリコン、能動半導体としてアモルファスシリコ
ンを用いる等も考えられるが、工程が煩雑であることや
、同一装置でデポジットできるという利点がある為、同
じ半導体をもちいることが望ましい。
PTの製造方法の1例を示すものである。M1図(a)
のように、ガラス、石英等の透明絶縁性基板上に遮光用
半導体層(12)、絶縁DA(3)、能動半導体! <
4)を連続的にデポジットし、フォトレジスト(10)
によって所望の形状にパターンをつくる。前記遮光用半
導体層(12)能動半導体層(4)としては、Cd5a
、アモルファスシリコン、ポリシリコン等を用いるこ
とができる。その組み合わせとしては遮光用半導体とし
てポリシリコン、能動半導体としてアモルファスシリコ
ンを用いる等も考えられるが、工程が煩雑であることや
、同一装置でデポジットできるという利点がある為、同
じ半導体をもちいることが望ましい。
次に前記レジス下めパターン(10)にしたがって、能
動半導体層(4)、絶縁膜(3)、遮光用半導体層(1
2)を連続的に除去した後、パターンの側面に醸化膜層
あるいは絶縁l1l(11)を形成する(第1図(b)
) 。
動半導体層(4)、絶縁膜(3)、遮光用半導体層(1
2)を連続的に除去した後、パターンの側面に醸化膜層
あるいは絶縁l1l(11)を形成する(第1図(b)
) 。
前記絶縁膜(11)は前記遮光用半導体層(12)と前
記ソース電極(5)、ドレイン電極(8)との絶縁を確
実にする為のもので酸あるいはプラズマによって形成す
る。このように、遮光膜として半導体をもちいると、同
一の装置内で連続製膜をすることができ、また1度のパ
ターニングで連続的にエツチングもできる為、従来のよ
うな金属による遮光膜形成に比べて製造工程が大巾に軽
減される。遮光用半導体層として、光の反射率が高く、
光導電性の低い組成のものを選べば前記パターンの側面
の酸化膜あるいは絶縁膜(11)は省略することができ
る。
記ソース電極(5)、ドレイン電極(8)との絶縁を確
実にする為のもので酸あるいはプラズマによって形成す
る。このように、遮光膜として半導体をもちいると、同
一の装置内で連続製膜をすることができ、また1度のパ
ターニングで連続的にエツチングもできる為、従来のよ
うな金属による遮光膜形成に比べて製造工程が大巾に軽
減される。遮光用半導体層として、光の反射率が高く、
光導電性の低い組成のものを選べば前記パターンの側面
の酸化膜あるいは絶縁膜(11)は省略することができ
る。
本発明は特に、能動半導体yfJ(4)がアモルファス
シリコンである場合に効果が大きく、光電導性の高いア
モルファスシリコンの外光に、よる誤動作を防止できる
。
シリコンである場合に効果が大きく、光電導性の高いア
モルファスシリコンの外光に、よる誤動作を防止できる
。
遮光用半導体層は、能動半導体層と同一材質であっても
、能動半導体層へ到達する光の量が低下することから誤
動作防止の効果はあるが、遮光用半導体層の遮光能力を
能動半導体層よりも高くしておくことが好ましく、特に
両者にアモルファスシリコンを用いた場合、このような
構成をとることが好ましい。
、能動半導体層へ到達する光の量が低下することから誤
動作防止の効果はあるが、遮光用半導体層の遮光能力を
能動半導体層よりも高くしておくことが好ましく、特に
両者にアモルファスシリコンを用いた場合、このような
構成をとることが好ましい。
アモルファスシリコンの遮光能力を高める方法としては
1例えば醜素、もつ素をアモルファスシリコン中に混入
させればよく、具体的にはシランガスと N20ガス、
CO2ガス、 N2ガス、NH3ガス等のガスとを混合
して&B’Aしてやればよい。
1例えば醜素、もつ素をアモルファスシリコン中に混入
させればよく、具体的にはシランガスと N20ガス、
CO2ガス、 N2ガス、NH3ガス等のガスとを混合
して&B’Aしてやればよい。
本発明では、TPTの他の材料、構成、例えば電極の材
質、絶縁膜の材質又は製法、液晶駆動用7If極等は公
知の極々の材質、製法等が使用でき、この外、カラーフ
ィルター、偏光膜、液晶配向膜の併用、2色性染料の液
晶への添加、2枚の基板間隙を一定に保つための接着性
の面内シール又は非接着性の微粒子状の7車」す粒子、
有機樹脂粒子、ガラス繊維等のスペーサー等の使用もさ
れてもよい。
質、絶縁膜の材質又は製法、液晶駆動用7If極等は公
知の極々の材質、製法等が使用でき、この外、カラーフ
ィルター、偏光膜、液晶配向膜の併用、2色性染料の液
晶への添加、2枚の基板間隙を一定に保つための接着性
の面内シール又は非接着性の微粒子状の7車」す粒子、
有機樹脂粒子、ガラス繊維等のスペーサー等の使用もさ
れてもよい。
完成したTPTをgIJ1図(c)に示す、(5)はソ
ース電極、(6)はドレイン電極、(7)はゲート絶縁
ng、(8)はゲート電極、(9)は表面保護膜である
。
ース電極、(6)はドレイン電極、(7)はゲート絶縁
ng、(8)はゲート電極、(9)は表面保護膜である
。
前記半導体層(4)は、前記ソース電極(5)、ドレイ
ン電極(6)、ゲート電極(8)で覆われるように形成
する。その平面図をf51図(d)に示す、これにより
、前記透明絶縁性基板(1)とは反対側から入射してく
る光を前記電極(5)、(G) 、 (8)によって遮
断することができる。
ン電極(6)、ゲート電極(8)で覆われるように形成
する。その平面図をf51図(d)に示す、これにより
、前記透明絶縁性基板(1)とは反対側から入射してく
る光を前記電極(5)、(G) 、 (8)によって遮
断することができる。
■作用]
本発明の遮光膜形成法によれば、従来の金属を用いた遮
光法と比べて。
光法と比べて。
(1) 金属のデポジット工程が不要で、遮光用半導
体層のデポジットは能動半導体層のデポジットと同一バ
ッチにおいて連続的に行なうことが可能であること、 前記金属層のバターニング工程が不要 で、前記遮光用半導体層のバターニングは前記能動半導
体層のバターニングと同一パッチにおいて連続的に行な
うことが可能であること、 の利点を有する。
体層のデポジットは能動半導体層のデポジットと同一バ
ッチにおいて連続的に行なうことが可能であること、 前記金属層のバターニング工程が不要 で、前記遮光用半導体層のバターニングは前記能動半導
体層のバターニングと同一パッチにおいて連続的に行な
うことが可能であること、 の利点を有する。
また、能動半導体層をソース電極、ドレイン電極、ゲー
ト電極で覆い隠すように形成することにより、前記電極
そのまま前記透明絶縁性基板とは反対側から入射する光
の遮光膜としてもちいることができる。
ト電極で覆い隠すように形成することにより、前記電極
そのまま前記透明絶縁性基板とは反対側から入射する光
の遮光膜としてもちいることができる。
この結果、まったく遮光膜をもたないTPTの製造工程
を殆どふやすことなく遮光膜を有するTPTを作成する
ことができる。
を殆どふやすことなく遮光膜を有するTPTを作成する
ことができる。
次に本発明の方法による遮光膜形成の実施例を示す、T
PTの構成は前出の第1図(c)に示したものと同じで
ある。ガラス基板(1)上に、プラズマCVD法によっ
て遮光用アモルファスシリコンW (12)、 アモ
ルファス窒化シリコン層(3)、能動テモルファスシリ
コン層(4)11続的にデポジットした。遮光用アモル
ファスシリコン層(12)はシランガスに 002ガス
を添加して、 Anと接触しても殆ど電流が流れず、か
つ光導電性が低くて反射率の高いものを選び、絶縁11
2(11)を省略できるようにした。アモルファス窒化
シリコン層(3)はシランガスにアンモニアガスを添加
して製膜し、能動半導体! (4)はシランガス 10
0%より製膜した。このように遮光用アモルファスシリ
コン(12)と能動アモルファスシリコン(4)とでは
用途に応じて組成を変えた。膜厚は、遮光用アモルファ
スシリコンG(12)が1000人、アモルファス窒化
シリコン層(3) カ100OA、 能動アモルファス
シリコン層(0が4000人とした。
PTの構成は前出の第1図(c)に示したものと同じで
ある。ガラス基板(1)上に、プラズマCVD法によっ
て遮光用アモルファスシリコンW (12)、 アモ
ルファス窒化シリコン層(3)、能動テモルファスシリ
コン層(4)11続的にデポジットした。遮光用アモル
ファスシリコン層(12)はシランガスに 002ガス
を添加して、 Anと接触しても殆ど電流が流れず、か
つ光導電性が低くて反射率の高いものを選び、絶縁11
2(11)を省略できるようにした。アモルファス窒化
シリコン層(3)はシランガスにアンモニアガスを添加
して製膜し、能動半導体! (4)はシランガス 10
0%より製膜した。このように遮光用アモルファスシリ
コン(12)と能動アモルファスシリコン(4)とでは
用途に応じて組成を変えた。膜厚は、遮光用アモルファ
スシリコンG(12)が1000人、アモルファス窒化
シリコン層(3) カ100OA、 能動アモルファス
シリコン層(0が4000人とした。
上記アモルファスシリコン層(4)の上にフォトレジス
) (10)をもちいてバターニングを行ない、能動ア
モルファスシリコンr(4)、アモルファス窒(IJ5
J(3) 、 !光用アモルファスシリコン層(12)
を連続的にエツチングした。エツチングは、RIE装置
をdてフロンガスによってドライエッチを行なった。
) (10)をもちいてバターニングを行ない、能動ア
モルファスシリコンr(4)、アモルファス窒(IJ5
J(3) 、 !光用アモルファスシリコン層(12)
を連続的にエツチングした。エツチングは、RIE装置
をdてフロンガスによってドライエッチを行なった。
その後、 Alを6000人の厚ざに蒸着してソース電
極(5)、ドレイン電極(6)を形成した。さらに、ア
モルファス窒化シリコン膜をプラズマCVD法により2
000人デポジットしてゲート絶縁膜(7)とし、最後
に、ゲート電極(3)をA文を8000人蒸着して形成
し、保2ffi膜(8)は省略した・前記フォトレジス
トのパターy(10)it、 前出の第1図(d)の如
く、能動アモルファスシリコン!j(4)がソース電極
、ドレイン電極、ゲート電極(5) 、 (6) 、
(8)に覆い隠されるようなものとした。
極(5)、ドレイン電極(6)を形成した。さらに、ア
モルファス窒化シリコン膜をプラズマCVD法により2
000人デポジットしてゲート絶縁膜(7)とし、最後
に、ゲート電極(3)をA文を8000人蒸着して形成
し、保2ffi膜(8)は省略した・前記フォトレジス
トのパターy(10)it、 前出の第1図(d)の如
く、能動アモルファスシリコン!j(4)がソース電極
、ドレイン電極、ゲート電極(5) 、 (6) 、
(8)に覆い隠されるようなものとした。
さて、上述の如く作製されたTETを、能動アモルファ
スシリコン層(4)が前記電極(5)(8) 、 (8
)よりはみ出ているもの(第3図(C)にその1例を示
す)やまったく遮光用アモルファスシリコン!(12)
をもたないものと比較してみた。
スシリコン層(4)が前記電極(5)(8) 、 (8
)よりはみ出ているもの(第3図(C)にその1例を示
す)やまったく遮光用アモルファスシリコン!(12)
をもたないものと比較してみた。
能動アモルファスシリコン層(4)が前記電極(5)
、 (8) 、 (8)よりはみ出している場合には、
前記能動アモルファスシリコン層(4)に対して前記電
極(5) 、 (8) 、 (8)の側から光を照射し
た場合、最大2桁程度の光漏れ電流の増加がみられたの
に対し、第1図(d)のように能動アモルファスシリコ
ン層(4)を前記電極(5)(6) 、 (8)で覆い
隠した場合には光漏れ電流の増加は数倍程度にとどまっ
た。
、 (8) 、 (8)よりはみ出している場合には、
前記能動アモルファスシリコン層(4)に対して前記電
極(5) 、 (8) 、 (8)の側から光を照射し
た場合、最大2桁程度の光漏れ電流の増加がみられたの
に対し、第1図(d)のように能動アモルファスシリコ
ン層(4)を前記電極(5)(6) 、 (8)で覆い
隠した場合には光漏れ電流の増加は数倍程度にとどまっ
た。
アモルファスシリコン層(12)を遮光膜としてもちい
た場合には、金属をもちいた遮光膜のように透過光を殆
ど零にするには至らないが、プラズマCVDの放電出力
の変更、ガスをシラン 100%ではなく COz、
N 20を添加することにより、光が照射されても導電
性を殆ど示さず、かつ透過率がlO%程度にすることが
できる。この場合、光漏れ電流の増加はまったく遮光膜
をもたないTPTに比べてl/10程度であり、光漏れ
電流の増加を抑止することができた。
た場合には、金属をもちいた遮光膜のように透過光を殆
ど零にするには至らないが、プラズマCVDの放電出力
の変更、ガスをシラン 100%ではなく COz、
N 20を添加することにより、光が照射されても導電
性を殆ど示さず、かつ透過率がlO%程度にすることが
できる。この場合、光漏れ電流の増加はまったく遮光膜
をもたないTPTに比べてl/10程度であり、光漏れ
電流の増加を抑止することができた。
[発明の効果]
以上のように本発明は、遮光膜を従来に比へてはるかに
少ない製造工程で形成する力益を提供するものであり、
アクティブマトリックスパネルの生産性を上げ、製造コ
ストを低減する効果を生じる優れたものである。
少ない製造工程で形成する力益を提供するものであり、
アクティブマトリックスパネルの生産性を上げ、製造コ
ストを低減する効果を生じる優れたものである。
アクティブマトリックス液晶パネルは、従来からポータ
プルコンピュータや小型液晶テレビに応用されているド
ツトマトリックス液晶パネルに比べて生産性が悪く製造
コストが高いことが難点であるが、本発明はアクティブ
マトリックス液晶パネルの生産性を向上し製造コストを
低減し、実用化に大きく貢献するものである。
プルコンピュータや小型液晶テレビに応用されているド
ツトマトリックス液晶パネルに比べて生産性が悪く製造
コストが高いことが難点であるが、本発明はアクティブ
マトリックス液晶パネルの生産性を向上し製造コストを
低減し、実用化に大きく貢献するものである。
なお、本発明はこのように液晶パネルに適しているが、
他の表示素子等に使用されてもよく、今後種々の応用が
可能なものである。
他の表示素子等に使用されてもよく、今後種々の応用が
可能なものである。
第1図(a)〜(C)は本発明のTPTの製造方法の1
例を示す断面図であり、第1図(d)はその平面図であ
る。 第2図は液晶駆動アクティブマトリックスパネルの代表
的な例の等価回路図である。 第3図(a) 、 (b)は従来技術によるTPTの構
造の断面図である。第3図(C)はその平面図である。 第1凹(0) (b) (C) !J1図fd+ 第2図 YIY2 Y3
例を示す断面図であり、第1図(d)はその平面図であ
る。 第2図は液晶駆動アクティブマトリックスパネルの代表
的な例の等価回路図である。 第3図(a) 、 (b)は従来技術によるTPTの構
造の断面図である。第3図(C)はその平面図である。 第1凹(0) (b) (C) !J1図fd+ 第2図 YIY2 Y3
Claims (1)
- 【特許請求の範囲】 1、ガラス等の透明絶縁性基板上に形成された、コプレ
ーナ型構造にしたがってソース電極、ドレイン電極、ゲ
ート電極を配置した薄膜トランジスタにおいて、該ソー
ス電極、ドレイン電極、ゲート電極とは該薄膜トランジ
スタの能動半導体層に関して反対側の位置に半導体層に
よって遮光膜を形成することを特徴とする薄膜トランジ
スタ。 2、該能動半導体層は該ソース電極、ドレイン電極、ゲ
ート電極によって覆われるように形成されていることを
特徴とする特許請求の範囲第1項記載の薄膜トランジス
タ。 3、該能動半導体層および該遮光膜はともにアモルファ
スシリコンから成ることを特徴とする特許請求の範囲第
1項記載の薄膜トランジスタ。 4、該能動半導体層と該遮光膜は異なる組成であること
を特徴とする特許請求の範囲第1項又は第3項記載の薄
膜トランジスタ。 5、該薄膜トランジスタは絶縁ゲート型電界効果トラン
ジスタであることを特徴とす特許請求の範囲第1項記載
の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59165701A JPS6144467A (ja) | 1984-08-09 | 1984-08-09 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59165701A JPS6144467A (ja) | 1984-08-09 | 1984-08-09 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6144467A true JPS6144467A (ja) | 1986-03-04 |
Family
ID=15817407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59165701A Pending JPS6144467A (ja) | 1984-08-09 | 1984-08-09 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6144467A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63144388A (ja) * | 1986-12-08 | 1988-06-16 | シャープ株式会社 | アクテイブ表示装置 |
JPH01191479A (ja) * | 1988-01-27 | 1989-08-01 | Toshiba Corp | 薄膜半導体素子 |
JPH0243739A (ja) * | 1988-08-04 | 1990-02-14 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
JPH04127198U (ja) * | 1991-02-01 | 1992-11-19 | 株式会社神田製作所 | 壁面固定用灰皿 |
WO2001043180A1 (en) * | 1999-12-10 | 2001-06-14 | Koninklijke Philips Electronics N.V. | Thin film transistor and method of manufacturing the same |
-
1984
- 1984-08-09 JP JP59165701A patent/JPS6144467A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63144388A (ja) * | 1986-12-08 | 1988-06-16 | シャープ株式会社 | アクテイブ表示装置 |
JPH01191479A (ja) * | 1988-01-27 | 1989-08-01 | Toshiba Corp | 薄膜半導体素子 |
JPH0243739A (ja) * | 1988-08-04 | 1990-02-14 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
JPH04127198U (ja) * | 1991-02-01 | 1992-11-19 | 株式会社神田製作所 | 壁面固定用灰皿 |
WO2001043180A1 (en) * | 1999-12-10 | 2001-06-14 | Koninklijke Philips Electronics N.V. | Thin film transistor and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
KR100241828B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
US8158982B2 (en) | Polysilicon thin film transistor device with gate electrode thinner than gate line | |
US10665616B2 (en) | Thin film transistor substrate and method of manufacturing thin film transistor substrate | |
JPS59208783A (ja) | 薄膜トランジスタ | |
CN1112730A (zh) | 用于显示的薄膜半导体器件及其制造方法 | |
KR100537020B1 (ko) | Ips모드박막트랜지스터용액정표시소자제조방법 | |
US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
US7414691B2 (en) | Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom | |
JPS6144467A (ja) | 薄膜トランジスタ | |
JP3234168B2 (ja) | Tftアレイ基板の製造方法 | |
US5049952A (en) | Thin film transistor for use in a flat plate display | |
KR100922792B1 (ko) | 액정표시장치의 어레이기판 제조방법 | |
US20050037528A1 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
KR100683143B1 (ko) | 에프에프에스 모드의 다결정질 실리콘 박막 트랜지스터제조방법 | |
JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
CN100378554C (zh) | 液晶显示器的制造方法 | |
JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
KR20020077047A (ko) | 평판 디스플레이 및 그 제조방법 | |
JP3283919B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100683142B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
JPH02163971A (ja) | 半導体装置およびその製造方法 | |
JPH03116778A (ja) | アクティブマトリクス基板の製造方法と表示装置の製造方法 |