JPS6118058A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS6118058A JPS6118058A JP13960984A JP13960984A JPS6118058A JP S6118058 A JPS6118058 A JP S6118058A JP 13960984 A JP13960984 A JP 13960984A JP 13960984 A JP13960984 A JP 13960984A JP S6118058 A JPS6118058 A JP S6118058A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- memory
- control
- control block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はデータ転送方式に関し、特に外部装置からデー
タ処理装置内のメモリへデータを転送するデータ転送方
式に関する。
タ処理装置内のメモリへデータを転送するデータ転送方
式に関する。
（従来技術）
従来この種のデータ転送方式は転送起動から終結に至る
一連の転送データをデータ単位でデータ処理装置内のメ
モリ又はデータ処理装置に付随するメモリへ格納してい
る。しかし、転送データは一般に制御ブロックとデータ
ブロックに分かれているにもかかわらず転送データ単位
（制御ブロック及びチータブロックを含む）でメモリへ
転送するため、データ処理装置内のソフトウェアは制御
ブロックは制御ブロック専用メモリのアドレス空間へ、
またデータブロックはデータブロックメモリのアドレス
空間へ転送する必要があるので制御ブロック専用メモリ
とチータブロックメモリ間の転送ノオーバヘッドは大き
くなる。特にファクシミリ交換システム等の場合には取
り扱うデータが非常に大きいので、前記オーバヘッドは
無視できないほど大きくなるという欠点があった。
一連の転送データをデータ単位でデータ処理装置内のメ
モリ又はデータ処理装置に付随するメモリへ格納してい
る。しかし、転送データは一般に制御ブロックとデータ
ブロックに分かれているにもかかわらず転送データ単位
（制御ブロック及びチータブロックを含む）でメモリへ
転送するため、データ処理装置内のソフトウェアは制御
ブロックは制御ブロック専用メモリのアドレス空間へ、
またデータブロックはデータブロックメモリのアドレス
空間へ転送する必要があるので制御ブロック専用メモリ
とチータブロックメモリ間の転送ノオーバヘッドは大き
くなる。特にファクシミリ交換システム等の場合には取
り扱うデータが非常に大きいので、前記オーバヘッドは
無視できないほど大きくなるという欠点があった。
（発明の目的）
本発明の目的は、データ処理装置内のデータ転送手段に
転送データを識別する機能を備えることにより上記欠点
を解決し、受信データの制御ブロックとデータブロック
とをそれぞれ別のメモリのアドレス空間へ転送するよう
にしたデータ転送方式を提供することにある。
転送データを識別する機能を備えることにより上記欠点
を解決し、受信データの制御ブロックとデータブロック
とをそれぞれ別のメモリのアドレス空間へ転送するよう
にしたデータ転送方式を提供することにある。
（発明の構成）
本発明によれば、外部装置からデータ処理装置内のメモ
リへデータを転送するデータ転送方式において、前記デ
ータ処理装置はプログラムを実行する演算手段と、演算
に伴う制御及びデータ情報を格納するメモリ手段と、前
記外部装置からの受信データを前記メモリ手段へ転送す
るデータ転送手段とを備え、該データ転送手段は転送対
象データを１回の起動から終結に至るまで転送を許容す
る転送バイトカウンタと、前記転送対象データの制御ブ
ロックを判読するデコーダ回路と、デコード結果により
当該転送データのうち制御ブロックを前さ乙メモリのア
ドレス空間へ転送するだめの制御アドレスカウンタと、
前記制御ブロックに後続するデータブロックを前記メモ
リとは別のメモリのアドレス空間へ転送するためのデー
タアドレスカウンタとを備えてなることを特徴とするデ
ータ転送方式が得られる。
リへデータを転送するデータ転送方式において、前記デ
ータ処理装置はプログラムを実行する演算手段と、演算
に伴う制御及びデータ情報を格納するメモリ手段と、前
記外部装置からの受信データを前記メモリ手段へ転送す
るデータ転送手段とを備え、該データ転送手段は転送対
象データを１回の起動から終結に至るまで転送を許容す
る転送バイトカウンタと、前記転送対象データの制御ブ
ロックを判読するデコーダ回路と、デコード結果により
当該転送データのうち制御ブロックを前さ乙メモリのア
ドレス空間へ転送するだめの制御アドレスカウンタと、
前記制御ブロックに後続するデータブロックを前記メモ
リとは別のメモリのアドレス空間へ転送するためのデー
タアドレスカウンタとを備えてなることを特徴とするデ
ータ転送方式が得られる。
（実施例）
次に図面を参照して本発明について説明する。
第１図は本発明のデータ転送方式の一実施例を示すブロ
ック図、第２図は第１図におけるデータ転送回路の一構
成例を示す回路ブロック図及び第３図（ａ） 、 （ｂ
） ｌ （Ｃ）はそれぞれ第１図における外部装置から
の受信データのフォーマット例を示す図である。
ック図、第２図は第１図におけるデータ転送回路の一構
成例を示す回路ブロック図及び第３図（ａ） 、 （ｂ
） ｌ （Ｃ）はそれぞれ第１図における外部装置から
の受信データのフォーマット例を示す図である。
第１図において、データ処理装置１は外部装置２と通信
線３を介して接続される。本実施例では通信線３を直列
インタフェースで実現するが゛並列インタフェースであ
ってもかまわない。データ処理装置１は通信線３を介し
て外部装置２からの受信データを転送するデータ転送回
路１０を備え、データ転送回路１０はそれぞれ内部バス
１１．外部バス１２にローカルメモリ書込み信号１１１
゜データメモリ書込み信号１１２を送出する。内部バス
１１には中央処理装置１３及びローカルメモリ１４が接
続され、データ処理時のデータ処理情報はローカルメモ
リ１４内に格納されている制御プログラムに基づいて中
央処理装置１３が実行管理する。また、外部バス１２に
は磁気ディスク装置１６の他データメモリ１５が接続さ
れ、データ処理対象となるデータのほとんどは磁気ディ
スク装置１６及びデータメモ’Ｊ１５上に集中して存在
する。さらに、内部バス１１と外部バス１２はバスイン
タフェースユニット１７を介して接続され互いにマスク
、スレーブの関係を維持しながら並列、独立動作を行な
う。すなわち、例えば中央処理装置１３がローカルメモ
リ１４とデータ処理を実行している間でも外部バス１２
に接続されているデータメモリ１５は磁気ディスク装置
１６との間で並列に独立してデータ転送処理が行なわれ
る。
線３を介して接続される。本実施例では通信線３を直列
インタフェースで実現するが゛並列インタフェースであ
ってもかまわない。データ処理装置１は通信線３を介し
て外部装置２からの受信データを転送するデータ転送回
路１０を備え、データ転送回路１０はそれぞれ内部バス
１１．外部バス１２にローカルメモリ書込み信号１１１
゜データメモリ書込み信号１１２を送出する。内部バス
１１には中央処理装置１３及びローカルメモリ１４が接
続され、データ処理時のデータ処理情報はローカルメモ
リ１４内に格納されている制御プログラムに基づいて中
央処理装置１３が実行管理する。また、外部バス１２に
は磁気ディスク装置１６の他データメモリ１５が接続さ
れ、データ処理対象となるデータのほとんどは磁気ディ
スク装置１６及びデータメモ’Ｊ１５上に集中して存在
する。さらに、内部バス１１と外部バス１２はバスイン
タフェースユニット１７を介して接続され互いにマスク
、スレーブの関係を維持しながら並列、独立動作を行な
う。すなわち、例えば中央処理装置１３がローカルメモ
リ１４とデータ処理を実行している間でも外部バス１２
に接続されているデータメモリ１５は磁気ディスク装置
１６との間で並列に独立してデータ転送処理が行なわれ
る。
なお、中央処理装置１３は内部バス１１及びバスインタ
フェースユニット１７を介してデータメモリ１５をもア
クセスすることができるが、外部バス１２を使用するた
めアクセスタイムは遅くなる。
フェースユニット１７を介してデータメモリ１５をもア
クセスすることができるが、外部バス１２を使用するた
めアクセスタイムは遅くなる。
また、データメそり１５の内容をローカルメモリ１４へ
転送する場合には内部バス１１を専有するため中央処理
装置１３は一時的に停止状態となるので、このような転
送はできる限り避けることが望ましい。
転送する場合には内部バス１１を専有するため中央処理
装置１３は一時的に停止状態となるので、このような転
送はできる限り避けることが望ましい。
次にデータ転送回路１０は第２図に示すように、通信線
３からの受信データ（第３図に図示したフォーマットの
直列ビットデータ）をバイト単位に組み立ててこのバイ
トデータを並列ビットデータに変換する直列変換部１０
１と、転送対象データを１回の起動から終結に至るまで
転送を許容する転送バイトカウンタ１０２と、転送対象
データの制御ブロックを判読するデコーダ部１０３と、
ゾロ − コーダ部１０３のテコード結果により尚該転送データの
うち制御ブロックをローカルメモリ１４（第１図に図示
）のアドレス空間へ転送するだめの制御アドレスカウン
タ１０４と、前記制御ブロックに後続するデータブロッ
クをデータメモリ１５（−第１図に図示）のアドレス空
間へ転送するためのデータアドレスカウンタ１０５を含
んでなる。
３からの受信データ（第３図に図示したフォーマットの
直列ビットデータ）をバイト単位に組み立ててこのバイ
トデータを並列ビットデータに変換する直列変換部１０
１と、転送対象データを１回の起動から終結に至るまで
転送を許容する転送バイトカウンタ１０２と、転送対象
データの制御ブロックを判読するデコーダ部１０３と、
ゾロ − コーダ部１０３のテコード結果により尚該転送データの
うち制御ブロックをローカルメモリ１４（第１図に図示
）のアドレス空間へ転送するだめの制御アドレスカウン
タ１０４と、前記制御ブロックに後続するデータブロッ
クをデータメモリ１５（−第１図に図示）のアドレス空
間へ転送するためのデータアドレスカウンタ１０５を含
んでなる。
続いて第１図、〜第３図を用いて本実施例における外部
装置からローカルメモリ及びデータメモリへのデータ転
送動作について説明する。
装置からローカルメモリ及びデータメモリへのデータ転
送動作について説明する。
中央処理装置１３は第３図に示すプロ、クサイズを決定
する。第３図（ａ）はＦｌタイプと称し制御ブロック情
報は１６バイト、後続するデータブロック領域は最大値
を４０９６バイトとする可変長サイズであり、第３図（
ｂ）はＦ２タイプと称し制御ブロック情報は３２バイト
、後続するチータブロック領域はＦｌタイプと同様であ
る。また第３図（Ｃ）はＦ３タイプと称し制御ブロック
情報は６４バイト、後続するチータブロック領域はＦｌ
タイプと同様であり、中央処理装置１３はこの、Ｆ’ｌ
、Ｆ２Ｆ３タイプの中から任意のタイプを選択決定し。
する。第３図（ａ）はＦｌタイプと称し制御ブロック情
報は１６バイト、後続するデータブロック領域は最大値
を４０９６バイトとする可変長サイズであり、第３図（
ｂ）はＦ２タイプと称し制御ブロック情報は３２バイト
、後続するチータブロック領域はＦｌタイプと同様であ
る。また第３図（Ｃ）はＦ３タイプと称し制御ブロック
情報は６４バイト、後続するチータブロック領域はＦｌ
タイプと同様であり、中央処理装置１３はこの、Ｆ’ｌ
、Ｆ２Ｆ３タイプの中から任意のタイプを選択決定し。
そのタイプに基づいたローカルメモリ１４．データメモ
リ１５のアドレス空間を確保する。次に中央処理装置１
３は転送バイトカウンタ１０２へ前記各タイプの最大４
０９６バイトのデータブロック３０４．３０５．３０６
に制御ブロック３０１゜３０２．３０３の情報（タイプ
によって異なり１６゜３２．６４バイトのいずれか）を
加えた値を設定する他、制御アドレスカウンタ１０４に
ローカルメモリ１４の転送アドレスを、またデータアド
レスカウンタ１０５にデータメモリ１５の転送アドレス
を設定し起動を掛ける。該起動は制御部１０８に対して
行なわれ、制御部１０８は起動／転送／終結動作を実行
する。起動が掛けられると制御部１０８は通信線３．か
らの直列ビットデータを直並列変換部１０１により並列
データに変換させてデコーダ部１０３へ送出させる。デ
コーダ部１０３はこれらデータが前記Ｆｔ 、Ｆ２ 、
Ｆ３タイプのいずれのタイプに該当するかを識別する。
リ１５のアドレス空間を確保する。次に中央処理装置１
３は転送バイトカウンタ１０２へ前記各タイプの最大４
０９６バイトのデータブロック３０４．３０５．３０６
に制御ブロック３０１゜３０２．３０３の情報（タイプ
によって異なり１６゜３２．６４バイトのいずれか）を
加えた値を設定する他、制御アドレスカウンタ１０４に
ローカルメモリ１４の転送アドレスを、またデータアド
レスカウンタ１０５にデータメモリ１５の転送アドレス
を設定し起動を掛ける。該起動は制御部１０８に対して
行なわれ、制御部１０８は起動／転送／終結動作を実行
する。起動が掛けられると制御部１０８は通信線３．か
らの直列ビットデータを直並列変換部１０１により並列
データに変換させてデコーダ部１０３へ送出させる。デ
コーダ部１０３はこれらデータが前記Ｆｔ 、Ｆ２ 、
Ｆ３タイプのいずれのタイプに該当するかを識別する。
とこで例えばＦｌタイプが識別されたものとすれば、デ
コーダ部１０３からの制御ブロック受信信号（破線図示
）により受信データ内の先頭１６バイトが制御ブロック
３０１として制御データレジスタス６に設定され、制御
アドレスカウンタ１０４からの制御アドレス信号１０９
によって示されるローカルメモリ１４の番地へ内部バス
１１を介して格納される。−力制御ブロック３０１に後
続するデータブロック３０４は同様にデータブロック受
信信号（鎖線図示）によりデータレジスタ１０７に設定
され、データアドレスカウンタ１０５からのデータアド
レス信号１１０によって示されるデータメそり１５０番
地へ外部バス１２を介して格納される。アドレスカウン
タ１０４．データアドレスカウンタ１０５は１バイト転
送する度に更新される。
コーダ部１０３からの制御ブロック受信信号（破線図示
）により受信データ内の先頭１６バイトが制御ブロック
３０１として制御データレジスタス６に設定され、制御
アドレスカウンタ１０４からの制御アドレス信号１０９
によって示されるローカルメモリ１４の番地へ内部バス
１１を介して格納される。−力制御ブロック３０１に後
続するデータブロック３０４は同様にデータブロック受
信信号（鎖線図示）によりデータレジスタ１０７に設定
され、データアドレスカウンタ１０５からのデータアド
レス信号１１０によって示されるデータメそり１５０番
地へ外部バス１２を介して格納される。アドレスカウン
タ１０４．データアドレスカウンタ１０５は１バイト転
送する度に更新される。
なお、Ｆｌタイプ以外のＦ２．Ｆ３タイプが識別された
ときの動作も上記に準じるので説明を省略する。
ときの動作も上記に準じるので説明を省略する。
（発明の効果）
以上の説明により明らかなように本発明のチー夕転送方
式によれば、転送対象データの制御ブロック及びデータ
ブロックを異なったメモリ空間から転送できるので、制
御ブロックメモリとチータブロックメモリ間の不必要な
データ転送がなくなり転送のオーバヘッドが小さくなる
。従ってデータ処理装置の処理能力を著しく向上させ得
るという効果が生じる。
式によれば、転送対象データの制御ブロック及びデータ
ブロックを異なったメモリ空間から転送できるので、制
御ブロックメモリとチータブロックメモリ間の不必要な
データ転送がなくなり転送のオーバヘッドが小さくなる
。従ってデータ処理装置の処理能力を著しく向上させ得
るという効果が生じる。
第１図は本発明のデータ転送方式の一実施例を示すブロ
ック図、第２図は第１図におけるデータ転送回路の一構
成例を示す回路ブロック図及び第３図（ａ） ｌ （ｂ
） 、 （Ｃ）はそれぞれ第１図における外部装置から
の受信データのフォーマット例を示す図である。 図において、１・・・・・・データ処理装置、２・・・
・・・外部装置、３・・・・・・通信線、１０・・・・
・・データ転送回路、１１・・・・・・内部ハス、１２
・・・・・・外部バス、１３・・・・・・中央処理装置
、１４・・・・・・ローカルメモ１ハ １５・・・・・
・データメモリ、１６・・・・・・磁気ディスク装置、
１７ｌＯ− °°・°°°バスインタフェースユニット、１０１・・
・・・・直並列変換部、１０２・・・・・・転送バイト
カウンタ、１０３・・・・・・デコーダ部、１０４“°
°°°°制御アド制御アドレスカニシタ・・・・・・デ
ータアドレスカウンタ、１０６・・・・・・制御データ
レジスタ、１０７°°°°°゛データレジスタ、１０８
・・パ°゛制御部、１０９・“°°°制御アドレス（Ｗ
号、１１０・・・・・・データアドレス信号、１１１
＝−°・°°ローカルメモリ書込み信号、１１２・・・
・・・データメモリ書込み信号、３０１．３０２，３０
３・・・・・・制御ブロック、３０４，３０５．３０６
・・・・・・データブロック。 −・、
ック図、第２図は第１図におけるデータ転送回路の一構
成例を示す回路ブロック図及び第３図（ａ） ｌ （ｂ
） 、 （Ｃ）はそれぞれ第１図における外部装置から
の受信データのフォーマット例を示す図である。 図において、１・・・・・・データ処理装置、２・・・
・・・外部装置、３・・・・・・通信線、１０・・・・
・・データ転送回路、１１・・・・・・内部ハス、１２
・・・・・・外部バス、１３・・・・・・中央処理装置
、１４・・・・・・ローカルメモ１ハ １５・・・・・
・データメモリ、１６・・・・・・磁気ディスク装置、
１７ｌＯ− °°・°°°バスインタフェースユニット、１０１・・
・・・・直並列変換部、１０２・・・・・・転送バイト
カウンタ、１０３・・・・・・デコーダ部、１０４“°
°°°°制御アド制御アドレスカニシタ・・・・・・デ
ータアドレスカウンタ、１０６・・・・・・制御データ
レジスタ、１０７°°°°°゛データレジスタ、１０８
・・パ°゛制御部、１０９・“°°°制御アドレス（Ｗ
号、１１０・・・・・・データアドレス信号、１１１
＝−°・°°ローカルメモリ書込み信号、１１２・・・
・・・データメモリ書込み信号、３０１．３０２，３０
３・・・・・・制御ブロック、３０４，３０５．３０６
・・・・・・データブロック。 −・、
Claims (1)
- 外部装置からデータ処理装置内のメモリへデータを転送
するデータ転送方式において、前記データ処理装置はプ
ログラムを実行する演算手段と、演算に伴う制御及びデ
ータ情報を格納するメモリ手段と、前記外部装置からの
受信データを前記メモリ手段へ転送するデータ転送手段
とを備え、該データ転送手段は、転送対象データを１回
の起動から終結に至るまで転送を許容する転送バイトカ
ウンタと、前記転送対象データの制御ブロックを判読す
るデコーダ回路と、デコード結果により当該転送データ
のうち制御ブロックを前記メモリのアドレス空間へ転送
するための制御アドレスカウンタと、前記制御ブロック
に後続するデータブロックを前記メモリとは別のメモリ
のアドレス空間へ転送するためのデータアドレスカウン
タとを備えてなることを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13960984A JPS6118058A (ja) | 1984-07-05 | 1984-07-05 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13960984A JPS6118058A (ja) | 1984-07-05 | 1984-07-05 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6118058A true JPS6118058A (ja) | 1986-01-25 |
Family
ID=15249267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13960984A Pending JPS6118058A (ja) | 1984-07-05 | 1984-07-05 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118058A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11815488B2 (en) | 2018-01-12 | 2023-11-14 | Agilent Technologies, Inc. | Use of tri- and tetra-hydroxyl quaternary ammonium compounds as resolving agents for electrophoretic separations |
-
1984
- 1984-07-05 JP JP13960984A patent/JPS6118058A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11815488B2 (en) | 2018-01-12 | 2023-11-14 | Agilent Technologies, Inc. | Use of tri- and tetra-hydroxyl quaternary ammonium compounds as resolving agents for electrophoretic separations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704717A (en) | Receive message processor for a solicited message packet transfer system | |
| JPS5851327A (ja) | 入出力制御システム | |
| JPS6359042A (ja) | 通信インタ−フエイス装置 | |
| JPS6118058A (ja) | デ−タ転送方式 | |
| JPH08339290A (ja) | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 | |
| US5603057A (en) | System for initiating data transfer between input/output devices having separate address spaces in accordance with initializing information in two address packages | |
| JPS62135038A (ja) | スレ−ブプロセツサのデ−タ通信方式 | |
| US5692218A (en) | System for transferring data between input/output devices having separate address spaces in accordance with initializing information in address packages | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JP2713204B2 (ja) | 情報処理システム | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JPS6198469A (ja) | マイクロプロセツサ間通信方式 | |
| JP2856709B2 (ja) | バス間結合システム | |
| JPH0344748A (ja) | メモリデータ読出制御方式 | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH0565895B2 (ja) | ||
| JPS59119428A (ja) | デ−タ転送システム | |
| JPS59123914A (ja) | チヤネル装置及びその制御方法 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPH02254557A (ja) | 通信制御処理装置 | |
| JPH03184143A (ja) | メモリアクセス方式 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH0381861A (ja) | マルチプロセッサシステム | |
| JPH01134654A (ja) | 情報転送方式 | |
| JPS61210464A (ja) | デ−タ緩衝装置 |